CN100435060C

CN100435060C - 带隙参考电路

Info

Publication number: CN100435060C
Application number: CNB038176645A
Authority: CN
Inventors: E·布拉斯; C·格雷温格; J·奥赫姆
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-07-23
Filing date: 2003-07-15
Publication date: 2008-11-19
Anticipated expiration: 2023-07-15
Also published as: JP2005534124A; US6972549B2; EP1523703B1; DE10233526A1; JP4065274B2; WO2004017153A1; CN1672110A; DE50312448D1; US20050184718A1; EP1523703A1

Abstract

本案揭露了一带隙参考电路，其中乃以流经连接到微分放大器(8、9、10、11)的偏压输入的电阻器(12)的参考电流(IREF)取代具有电流镜以馈送微分放大器的传统电流回路。配合较简单的构造以及较低电源电压，所述电路的特征乃在于改良的电源电压抑制PSRR。

Description

带隙参考电路

技术领域

本发明关于一种带隙参考电路。

背景技术

一般类型的带隙参考电路请参见以下文件，H.Banba和H.Shiga等人的：″A CMOS Bandgap Reference Circuit Sub-1-V Operation″，IEEE Journa of Solid-State Circuits，Vol.34，No.5，May 1999。传统带隙参考电路的电路构造显示于其内的图1。此电路包括调节电路，具有CMOS运算放大器，也具有二极管以及电阻器。调节运算放大器的一对输入电压，使得电压相等。在每一情形的运算放大器的二个输入电压取决于耦合到运算放大器输出的各个电流分支中的二极管的正向电压。

二极管的正向电压通常具有比较高的温度系数，举例来说，在0.6伏每一绝对温度负2mV。在一般类型的带隙参考的情形，具有每一绝对温度正2mV的温度系数或者其它正温度系数以加权方式相加的电压补偿该温度系数。所以，经由配合运算放大器的最高可能DC增益的电阻比值的适当选择，带隙电路的输出参考电压成为实际上与温度无关的电压值。在此情形，二个电流分支中的二极管的电流密度设为不同。

在硅做为半导体材料的情形，此种带隙电路的参考电压通常大约为1.25伏。

上述Banba et al.文件的图5显示带隙参考电路的运算放大器，是组件等级的电路图。可以看出运算放大器是使用MOS电路技术的微分放大器，微分放大器的输出信号经由电流镜馈入放大器晶体管的共同源极节点。一方面，其缺点是微分放大器的参考电流产生需要比较多的组件，另一方面，形成不利的电流回路，只有参考电流的相当差的电源电压抑制。电源电压抑制也称为PSRR，Power Supply Rejection Ratio。

引证文件H.Banba、H.Shiga et al的图5进一步指出开启带隙参考电路的激活电路，具有NMOS晶体管，其受控路径以根据开启控制信号的方式将微分放大器的输出耦合到参考电位，必须由额外控制电路(未画出)产生。此种控制电路通常包括多个其它组件，特别是晶体管以及电容器。此种激活电路可以可靠以及相当快速激活带隙调节电路，但是在图5的电路的情形实施的花费相当高。

发明内容

本发明的目标是以改善电源电压抑制的方式开发一般类型的带隙参考电路。详言之，带隙参考电路要适当应用于具有会承受相当大波动的低电源电压的行动装置。

依据本发明，通过一种带隙参考电路来达成目标，该带隙参考电路具有：第一电流路径，包括电流输入、第一二极管、以及根据所述第一二极管的正向电压而将电压分接的第一分接节点，第二电流路径，包括电流输入、电阻器、第二二极管、以及根据所述第二二极管的正向电压而将电压分接的第二分接节点，微分放大器，包括连接到所述第一分接节点的第一输入、连接到所述第二分接节点的第二输入、偏压输出以及耦合到第一以及第二电流路径的偏压输入并且在该处提供取决于在输入的电压差的信号的输出，其中，电阻器连接到所述微分放大器的偏压输入，其与参考电位端子有关而提供参考电流给微分放大器，以及提供开启所述带隙参考电路的激活电路，其包括第一晶体管以及第二晶体管，所述第一晶体管具有连接到第一分接节点的控制输入以及具有将电负载连接到参考电位端子的受控路径，所述第二晶体管具有连接到第一晶体管的受控路径的控制输入，在负载侧，将微分放大器的输出耦合到所述参考电位端子。

依据本原理，通过接地电阻器来提供微分放大器的参考电流，不是通过电流回路衍生自微分放大器的输出信号。

令人讶异的是，在所述的带隙参考电路的情形可以使用电阻器做为电流源。这是因为发明人了解在本情形中，在电流分支的分接点的共同模式位置可以通过电阻器产生电流。

归因于来自带隙参考电路电流分支的微分放大器的输入信号的共同模式位置，微分放大器可以稳定操作，而没有微分放大器的输出信号的复杂反馈。所以，微分放大器的参考电流供应的电源电压抑制大为改善，除此之外，以组件的大为降低的花费可以达成微分放大器的所述参考电流产生。不用三个MOS晶体管，只需要一个电阻器。

利用在带隙参考电路中的参考电流馈入的所述原理，归因于电源电压波动的电流扰动的发生大为降低，也就是说，对数式降低。

除此之外，有利地避免形成对于电源电压波动只有较低稳定性的电流回路。

本原理所根据的利用电阻器的参考电流产生其另外的优点是，带隙调节电路更快速激活以及更快速平定，在输出提供稳定参考电压的参考电路的激活大为缩短。

本参考电路的较佳实施例中，提供开启或者激活该参考电路的激活电路。在此情形，第一晶体管受控于存在于第一分接节点的电压，作用于第二晶体管，在负载侧，第二晶体管将微分放大器的输出耦合到参考电位端子。

本激活电路需要比较少的组件，具有简单构造，但却可以有效以及快速激活带隙参考电路。

在带隙参考电路中的第一以及第二电流路径最好由其电流输入彼此连接，于是并联在最好提供的控制晶体管以及参考电位之间。控制晶体管由它的控制端子连接到微分放大器的输出，由它的受控路径一方面连接到供应电位端子，另一方面连接到电流路径的二个电流输入。一方面，提供微分放大器控制二个电流路径中的电流的单一控制晶体管具有较少组件数目的优点。然而，另一方面，在提供二个晶体管的情形不用确保良好匹配公差。

取决于带隙参考电路操作的正向电压的二极管最好形成双极二极管。

如果使用CMOS n型井技术来制造电路，则二极管最好成为双极晶体管，其基极端子在每一情形与其集极端子短电路。所以，晶体管的基极-射极接面成为二极管。

做为参考组件的二个二极管除外，本带隙参考电路最好完全使用MOS电路技术来实施。

附图说明

以下使用实施例并且参考图式来详细解释本发明。

图中：

图1显示根据电路图的本带隙参考电路的第一实施例，

图2显示微分放大器的参考电流的电源电压抑制的频率响应，

图3显示在输出侧的带隙电路的电源电压抑制的频率响应，

图4显示根据电路图的本带隙参考电路的第二实施例。

具体实施方式

图1显示使用CMOS电路技术所构成的带隙参考电路的实施例，使用二极管的正向电压做为电压参考。第一电流路径包括第一电阻器1、第二电阻器2、第一二极管3所形成的串联电路。与此第一电流路径1、2、3并联的是第二电流路径4、5，包括第三电阻器4以及第二二极管5，同样在串联电路中彼此连接。电流路径1、2、3；4、5的二个电流输入在每一情形分别形成于第一以及第三电阻器1、4的自由端子。这些电流输入彼此连接。再者，二极管3、5的阴极端子在每一情形连接到参考电位端子6。控制晶体管7由在电源电压端子V_DD以及电流路径1、2、3；4、5的电流输入之间的负载路径连接，该控制晶体管成为PMOS晶体管。控制晶体管7的控制输入连接到做为运算放大器的微分放大器的输出。

微分放大器8、9、10、11、12包括第一放大器晶体管8、第二放大器晶体管9、电流镜10、11、以及做为参考电流源的电阻器12。二个放大器晶体管8、9成为n信道MOS场效晶体管，在每一情形具有控制输入，放大器晶体管8、9的控制输入形成微分放大器的第一以及第二输入13、14。二个放大器晶体管8、9的受控路径由各个第一端子经由电流镜10、11彼此连接，在受控路径的第二端子，直接彼此连接以及经由参考电流源电阻器12相对于参考电位6。电流镜晶体管10、11由其闸极端子彼此直接连接，并且由各个负载端子直接连接到供应电位V_DD。连接成二极管的电流镜晶体管10形成p信道MOS场效晶体管，如同电流镜晶体管11。

微分放大器的第一以及第二输入13、14在第一以及第二电流路径1、2、3；4、5连接到各个分接点15、16。第一分接点15形成在电阻器1、2的共同连接节点。第二分接节点16在节点端子设于第三电阻器4以及第二二极管5之间。

图1的带隙参考电路的输出形成在第一电流路径1、2、3的电流输入、第二电流路径4、5的电流输入、控制晶体管7的受控路径端子的共同连接节点。包括串联电阻器17以及电容器18(连接电阻器17的下游)的RC组件相对于参考电位或者地连接到该连接节点。低通滤波的带隙参考信号设在RC组件17、18的输出端子。

为了激活带隙参考电路，提供激活电路19、20、21，包括第一晶体管19、第二晶体管20、以及连接成电负载的晶体管21。虽然第一以及第二晶体管19、20形成NMOS晶体管，但是电负载是PMOS晶体管21。晶体管21以及晶体管19以其受控路径形成串联电路，连接在供应电位端子V_DD以及参考电位端子6之间。负载晶体管21同样由其控制端子连接到参考电位，因此一直在开启状态。晶体管19的控制输入连接到第一电流路径1、2、3的第一分接节点15。第二晶体管20由其控制输入连接到晶体管19、21的连接节点，在负载侧，将控制晶体管7的控制输入连接到参考电位端子6。

在此情形形成微分放大器的运算放大器在平定相位后一直改正建立在二个分接点15、16的电位，使它们相等。其效果是第二二极管5的正向电压等于跨越电阻器2以及二极管3的电压的总和。在此情形，二极管3最好形成包括复数个部分二极管的并联电路。图1的电路的电关系由以下公式表示，其中U_PTAT代表相当于跨越电阻器2的热能的电压，k代表波兹曼常数，T代表绝对温度，q代表基本电荷，I_S5代表二极管5的电流密度，I_S3代表二极管3的电流密度，U₁至U₅代表跨越电阻器1至5的电压，R1、R2代表电阻器1、2的值，U_BG代表带隙电压。

U_{PTAT} = \frac{k \cdot T}{q} \cdot \ln (\frac{I_{S 5}}{I_{S 3}})

U_{1} = R_{1} \cdot \frac{U_{PTAT}}{R_{2}} = \frac{R_{1}}{R_{2}} \cdot \frac{k \cdot T}{q} \cdot \ln (\frac{I_{S 5}}{I_{S 3}})

U_PTAT+U₃＝U₅

U₁＝U₄

U_{BG} = U_{5} + U_{1} = U_{5} + \frac{k \cdot T}{q} \cdot \ln (\frac{I_{S 5}}{I_{S 3}}) \approx 1.25 V

根据具有适当、充分共同模式位置的信号对存在于分接节点15、16的观察，依据本原理，电阻器12相对于地连接在做为电流源的微分放大器的参考电流输入。由于依据本原理，扰动只以对数方式影响电源电压，所以进而可以提供具有特别良好电源电压抑制(power supplyrejection ratio，PSRR)的参考电流。参考电流I_ref对以下公式成立：

I_{ref} = \frac{U_{5} - U_{GS 8}}{R_{12}}

在此情形，U_GS8代表晶体管8的闸极-源极电压，R₁₂代表电阻器12的值。

除此之外，参考电流产生的简单性有低需求组件的优点，因此大为节省芯片面积。参考电流的改良电源电压抑制另外导致在带隙参考电路的输出改善信号品质的优点。

激活电路19、20、21只包括三个MOS晶体管，如同带隙参考电路的其余部分，特别用于低电源电压V_DD。以根据存在于第一分接点15的电压位准的方式来驱动晶体管19。在此情形，必须考虑晶体管21一直在开启状态。通过抽取电流，第二晶体管20控制晶体管7。一旦参考电压产生开始以及在电路中达成特定电流流动，则晶体管19开启，于是晶体管20在其闸极关闭。所以，激活电路以简单手段有效作用。

归因于改良电压供应抑制以及-归因于可能的低电源电压，本电路特别适于应用在从可充电电池供电的行动装置。此种装置中，电源电压有相当大的波动。

以有利的方式，本带隙参考电路完全使用CMOS电路技术来构成，因此可以特别使用于双资料速率同步动态随机存取内存(DDR-SDRAM)和其它半导体内存以及行动无线电中，诸如蓝芽或者DECT(DigitalEuropean Cordless Telephone)装置。

带隙参考电路在1.3符的电源电压仍然可靠地作用。

取代所显示的二极管3、5(其正向电压做为带隙参考电路的参考)，也可以使用晶体管，其中基极-射极接面经由基极以及集极的短路而做为参考基础。

取代显示于图1的MOS晶体管，在本发明的范畴内，当然也可以使用其它晶体管类型。

图2显示根据对数代表图的微分放大器的参考电流IREF的电源电压抑制PSRR的频率响应。在此情形，图1的微分放大器的参考电流的电源电压抑制以dB(A)描绘相对于频率以赫兹表示。曲线N说明图1的电路的频率响应，而曲线O是上文中所提到的已知带隙参考电路的频率响应。高达20dB的电路的电源电压抑制的改善产生在100kHz以及100MHz之间的中频范围，在技术上特别重要。

图3显示根据对数代表图的图1整体的带隙电路的电源电压抑制的频率响应。在此情形，产生在电路的输出的带隙电压VBG的电源电压抑制PSRR描绘相对于频率以赫兹表示。曲线N说明图1的电路的行为，而曲线O关于上文中所提到的已知带隙参考电路。大约3dB的改善电源电压抑制产生在宽的频率范围。

图4显示带隙参考电路的另一实施例，使用CMOS电路技术构成，并且使用二极管的正向电压做为电压参考。此电路在构造以及功能方面大致对应于图1，在此不再重复。取代图1的电阻器12，在图4的情形提供晶体管22，为了设定导通性，该晶体管的控制端子连接到参考电路的一组适当电路节点的其中一个。举例而言，此类型的适当电路节点包含分接节点15、16，但是也可以是连接晶体管8以及9的节点A或者带隙参考电路上游或者低通滤波器17、18的下游的输出节点B、C。

参考符号表

1 电阻器

2 电阻器

3 二极管

4 电阻器

5 二极管

6 地

7 控制晶体管

8 放大器晶体管

9 放大器晶体管

1 电流镜晶体管

1 电阻器

1 输入

1 分接节点

1 电阻器

1 电容器

1 晶体管

2 晶体管

2 负载晶体管

2 晶体管

Claims

1.一种带隙参考电路，具有：

第一电流路径(1、2、3)，包括电流输入、第一二极管(3)、以及根据所述第一二极管(3)的正向电压而将电压分接的第一分接节点(15)，

第二电流路径(4、5)，包括电流输入、电阻器(4)、第二二极管(5)、以及根据所述第二二极管(5)的正向电压而将电压分接的第二分接节点(16)，

微分放大器(8、9、10、11)，包括连接到所述第一分接节点(15)的第一输入(13)、连接到所述第二分接节点(16)的第二输入(14)、偏压输出以及耦合到第一以及第二电流路径(1、2、3；4、5)的偏压输入并且在该处提供取决于在输入的电压差的信号的输出，

其中，

电阻器(12)，连接到所述微分放大器(8、9、10、11)的偏压输入，其与参考电位端子(6)有关而提供参考电流(IREF)给微分放大器，以及

提供开启所述带隙参考电路的激活电路(19、20、21)，其包括第一晶体管(19)以及第二晶体管(20)，所述第一晶体管(19)具有连接到第一分接节点(15)的控制输入以及具有将电负载(21)连接到参考电位端子(6)的受控路径，所述第二晶体管(20)具有连接到第一晶体管(19)的受控路径的控制输入，在负载侧，将微分放大器的输出耦合到所述参考电位端子(6)。

2.如权利要求1的带隙参考电路，

其中，

在激活电路中的电负载(21)形成晶体管，其将供应电位端子(V_DD)耦合到第一晶体管(19)的受控路径的端子。

3.如权利要求1至2中任一项的带隙参考电路，

其中

第一电流路径(1、2、3)包括由所述第一电阻器(1)、所述第二电阻器(2)、以及所述第一二极管(3)形成的串联电路，而所述第一分接点(15)设在所述第一以及第二电阻器(1、2)间，以及

所述第二电流路径(4、5)包括由第三电阻器(4)以及第二二极管(4)所形成的串联电路，所述第二分接点(16)设在其间。

4.如权利要求1的带隙参考电路，

其中，

微分放大器(8、9、10、11)包括第一以及第二放大器晶体管(8、9)，具有形成微分放大器的二输入(13、14)的控制输入，放大器晶体管通过受控路径的各端子而连接到所述微分放大器的偏压输入，放大器晶体管(8、9)的受控路径的自由端子通过电流镜(10、11)而彼此连接。

5.如权利要求1的带隙参考电路，

其中

为了将微分放大器(8、9、10、11)的输出耦合到第一以及第二电流路径(1、2、3；4、5)的电流输入，提供控制晶体管(7)，其具有控制输入以及具有受控路径，所述控制输入连接到微分放大器(8、9、10、11)的输出，受控路径将供应电位端子(V_DD)耦合到所述第一以及第二电流路径(1、2、3；4、5)的二电流输入以及带隙参考电路的输出。

6.如权利要求5的带隙参考电路，

其中，

低通滤波器(17、18)连接到带隙参考电路的输出。

7.如权利要求1的带隙参考电路，

其中

连接在微分放大器(8、9、10、11)的偏压输入以及为了提供参考电流(IREF)给微分放大器(8、9、10、11)的参考电位端子(6)间的电阻器(12)为晶体管(22)。

8.如权利要求7的带隙参考电路，

其中，

设计用来提供参考电流(IREF)给微分放大器(8、9、10、11)的晶体管(22)包括控制输入，其为了设定导通性连接到微分放大器(8、9、10、11)的偏压输入(A)、参考电路的输出(B)或是二分接节点(15、16)的其一。