JP2005534124A - バンドギャップ基準回路 - Google Patents
バンドギャップ基準回路 Download PDFInfo
- Publication number
- JP2005534124A JP2005534124A JP2004528373A JP2004528373A JP2005534124A JP 2005534124 A JP2005534124 A JP 2005534124A JP 2004528373 A JP2004528373 A JP 2004528373A JP 2004528373 A JP2004528373 A JP 2004528373A JP 2005534124 A JP2005534124 A JP 2005534124A
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference circuit
- transistor
- circuit
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/345—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with field-effect devices
Abstract
Description
以下の文献1に記載されている。
文献1:H. Banba, H. Shiga他「サブI−VオペレーションによるCMOSバンドギャップ基準回路(A CMOS Bandgap Reference Circuit with Sub-l-V Operation)」, IEEE Journal of Solid-State Circuits, 34巻5号、1999年5月
この文献の図1に、従来のバンドギャップ基準回路の回路構成が記載されている。この回路構成は、CMOSオペレーション増幅器およびダイオードを有する調整回路と、抵抗器とを含んでいる。オペレーション増幅器の一対の入力電圧は、互いに等しくなるように調整されている。オペレーション増幅器の2つの入力電圧は、それぞれ、各電流分枝部のダイオードの貫流電圧(Durchflussspannung)に依存している。なお、各電流分枝部は、オペレーション増幅器の出力部と接続されている。
図1のバンドギャップ基準回路の出力部は、共通の接続ノードに形成されている。この共通接続ノードは、第1電流経路1,2,3の電流入力部、第2電流経路4,5の電流入力部、および、ここに接続された制御トランジスタ7の制御配線端子の共通するノードである。この接続ノードに、RC部(RC-Glied)が接続されている。なお、このRC部は、直列抵抗器17と、キャパシタ18とを備えている。このキャパシタ18は、抵抗器17の下流に接続されており、基準電位に接続されているか、あるいは、接地されている。RC部17,18の出力端子からは、ローパス濾波された(tiefpassgefilterte)バンドギャップ基準信号が出力される。
UPTAT=k・T/q・ln(IS5/IS3)
U1=R1・UPTAT/R2=R1/R2・k・T/q・ln(IS5/IS3)
UPTAT+U3=U5
U1=U4
UBG=U5+U1=U5+R1/R2・k・T/q・ln(IS5/IS3)
≒1.25V
タップノード15,16に、適切かつ充分なコモンモード状態にある信号対が存在しているという認識により、本原則では、差動増幅器の基準電流入力部に、電流源として、接地されている抵抗器12が接続されている。このことにより、同じく、非常に良好な供給電圧抑制(Power Supply Rejection Ratio, PSRR)を有する基準電流を準備できる。なぜなら、供給電圧に対する干渉は、本原則によると、単に対数的に重み付けされて生じるからである。基準電流Irefに対しては、
Iref=(U5−UGS8)/R12
が当てはまる。ただし、UGS8は、トランジスタ8のゲートソース電圧、R12は、抵抗器12の値を示す。
図3に、図1に示したバンドギャップ回路の供給電圧抑制の周波数を、両対数グラフで示す。このグラフでは、ヘルツの単位で示す周波数に対して、回路の出力部に生成されたバンドギャップ電圧VBGの供給電圧抑制PSRRをプロットしている。ここでも、曲線Nは、図1に示した回路の特性(Verhalten)を示し、一方、曲線Oは、冒頭部分で言及した既知のバンドギャップ回路の特性を示す。広い周波数範囲にわたって、供給電圧抑制を約3dBに改善できる。
2 抵抗器
3 ダイオード
4 抵抗器
5 ダイオード
6 接地
7 制御トランジスタ
8 増幅器トランジスタ
9 増幅器トランジスタ
10 電流ミラートランジスタ
11 電流ミラートランジスタ
12 抵抗器
13 入力部
14 入力部
15 タップノード
16 タップノード
17 抵抗器
18 キャパシタ
19 トランジスタ
20 トランジスタ
21 負荷トランジスタ
22 トランジスタ
Claims (9)
- 電流入力部と、第1ダイオード(3)と、第1ダイオード(3)の貫流電圧に応じた電圧をタップするための第1タップノード(15)とを含む第1電流経路(1,2,3)、
電流入力部と、抵抗器(4)と、第2ダイオード(5)と、第2ダイオード(5)の貫流電圧に応じた電圧をタップするための第2タップノード(16)とを含む第2電流経路(4,5)、
および、
第1タップノード(15)と接続されている第1入力部(13)と、第2タップノード(16)と接続されている第2重力部(14)と、第1および第2電流経路(1,2,3;4,5)の電流入力部に接続されており、これらの入力部間の電圧差に応じた信号を供給されるバイアス電流入出力部とを含む、差動増幅器(8,9,10,11)、
を有するバンドギャップ基準回路において、
差動増幅器(8,9,10,11)用の基準電流(IREF)を得るために、基準電位端子(6)に接続されている抵抗器(12)が、差動増幅器のバイアス電流入力部に接続されていることを特徴とする、バンドギャップ基準回路。 - 上記バンドギャップ基準回路をスイッチオンするためのスタート回路(19,20,21)が備えられており、
このスタート回路(19,20,21)が、
第1タップノード(15)に接続されている制御入力部と、電気的な負荷(21)を基準電位端子(6)に接続する制御配線とを備える第1トランジスタ(19)、
および、
第1トランジスタ(19)の制御配線に接続されており、負荷側で差動増幅器の出力部を基準電位端子(6)に接続する制御入力部と、第2トランジスタ(20)、
を含んでいることを特徴とする、請求項1に記載のバンドギャップ基準回路。 - 上記スタート回路にある電気的負荷(21)が、供給電位端子(VDD)を第1トランジスタ(19)の制御配線の端子と接続するトランジスタとして形成されていることを特徴とする、請求項2に記載のバンドギャップ基準回路。
- 上記第1電流経路(1,2,3)が、第1抵抗器(1)と、第2抵抗器(2)と、第1ダイオード(3)とを含む直列回路を備え、
第1タップ点(15)が、第1および第2抵抗器(1,2)の間に配置されており、
第2電流経路(4,5)が、第3抵抗器(4)と第2ダイオード(4)とを含む直列回路を備え、
第3抵抗器(4)と第2ダイオード(4)との間に第2タップ点(16)が配置されていることを特徴とする、請求項1〜3のいずれか1項に記載のバンドギャップ基準回路。 - 上記差動増幅器(8,9,10,11)が、第1および第2増幅器トランジスタ(8,9)を備え、
上記第1および第2増幅器トランジスタ(8,9)が、差動増幅器の2つの入力部(13,14)を形成する、制御配線のそれぞれの端子によって差動増幅器のバイアス電流入力部と接続されている制御入力部を備え、
増幅器トランジスタ(8,9)の制御配線の空いている端子が、電流ミラー(10,11)を介して相互接続されていることを特徴とする、請求項1〜4のいずれか1項に記載のバンドギャップ基準回路。 - 上記差動増幅器(8,9,10,11)の出力部を、第1および第2電流経路(1,2,3;4,5)の電流入力部と接続するために、制御入力部と、制御配線とを有する制御トランジスタ(7)が備えられており、
上記制御入力部は、差動増幅器(8,9,10,11)の出力部と接続されており、
上記制御配線は、供給電位端子(VDD)を、第1および第2電流経路(1,2,3;4,5)の2つの電流入力部と、バンドギャップ基準回路の出力部とに接続することを特徴とする、請求項1〜5のいずれか1項に記載のバンドギャップ基準回路。 - 上記バンドギャップ基準回路の出力部に、ローパスフィルター(17,18)が接続されていることを特徴とする、請求項6に記載のバンドギャップ基準回路。
- 上記差動増幅器(8,9,10,11)用の基準電流(IREF)を得るために、
差動増幅器(8,9,10,11)のバイアス電流入力部と基準電位端子(6)との間に接続されている抵抗器(12)が、トランジスタ(22)として形成されていることを特徴とする、請求項1〜6のいずれか1項に記載のバンドギャップ基準回路。 - 上記差動増幅器(8,9,10,11)用の基準電流(IREF)を得るために設計されたトランジスタ(22)が、制御入力部を備え、
この制御入力部が、導電性を設定するために、差動増幅器(8,9,10,11)のバイアス電流入力部(A)、基準回路の出力部(B,C)または2つのタップノード(15,16)の1つと接続されていることを特徴とする、請求項8に記載のバンドギャップ基準回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10233526A DE10233526A1 (de) | 2002-07-23 | 2002-07-23 | Bandabstands-Referenzschaltung |
PCT/DE2003/002377 WO2004017153A1 (de) | 2002-07-23 | 2003-07-15 | Bandabstands-referenzschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005534124A true JP2005534124A (ja) | 2005-11-10 |
JP4065274B2 JP4065274B2 (ja) | 2008-03-19 |
Family
ID=30128307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004528373A Expired - Fee Related JP4065274B2 (ja) | 2002-07-23 | 2003-07-15 | バンドギャップ基準回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6972549B2 (ja) |
EP (1) | EP1523703B1 (ja) |
JP (1) | JP4065274B2 (ja) |
CN (1) | CN100435060C (ja) |
DE (2) | DE10233526A1 (ja) |
WO (1) | WO2004017153A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1987710B (zh) * | 2005-12-23 | 2010-05-05 | 深圳市芯海科技有限公司 | 一种电压调整装置 |
TWI451697B (zh) * | 2006-05-03 | 2014-09-01 | Synopsys Inc | 極低功率類比補償電路 |
DE102006034560B4 (de) * | 2006-07-26 | 2012-04-26 | Infineon Technologies Ag | Verstärkerstufe, Operationsverstärker und Verfahren zur Signalverstärkung |
US7764059B2 (en) * | 2006-12-20 | 2010-07-27 | Semiconductor Components Industries L.L.C. | Voltage reference circuit and method therefor |
CN100465851C (zh) * | 2007-04-19 | 2009-03-04 | 复旦大学 | 一种带隙基准参考源 |
CN101770249B (zh) * | 2008-12-30 | 2013-06-05 | 联咏科技股份有限公司 | 低电压能带隙参考电路 |
US8324881B2 (en) * | 2010-04-21 | 2012-12-04 | Texas Instruments Incorporated | Bandgap reference circuit with sampling and averaging circuitry |
US8461912B1 (en) * | 2011-12-20 | 2013-06-11 | Atmel Corporation | Switched-capacitor, curvature-compensated bandgap voltage reference |
US9218014B2 (en) | 2012-10-25 | 2015-12-22 | Fairchild Semiconductor Corporation | Supply voltage independent bandgap circuit |
EP3021189B1 (en) * | 2014-11-14 | 2020-12-30 | ams AG | Voltage reference source and method for generating a reference voltage |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4349778A (en) * | 1981-05-11 | 1982-09-14 | Motorola, Inc. | Band-gap voltage reference having an improved current mirror circuit |
JPH087636B2 (ja) * | 1990-01-18 | 1996-01-29 | シャープ株式会社 | 半導体装置の電圧降下回路 |
DE69229995T2 (de) * | 1992-06-30 | 2000-03-16 | St Microelectronics Srl | Spannungsregler für Speichergeräte |
US5686823A (en) * | 1996-08-07 | 1997-11-11 | National Semiconductor Corporation | Bandgap voltage reference circuit |
US5900773A (en) * | 1997-04-22 | 1999-05-04 | Microchip Technology Incorporated | Precision bandgap reference circuit |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
US6150872A (en) * | 1998-08-28 | 2000-11-21 | Lucent Technologies Inc. | CMOS bandgap voltage reference |
CN1154032C (zh) * | 1999-09-02 | 2004-06-16 | 深圳赛意法微电子有限公司 | 预调节器、产生参考电压的电路和方法 |
US6278320B1 (en) * | 1999-12-16 | 2001-08-21 | National Semiconductor Corporation | Low noise high PSRR band-gap with fast turn-on time |
JP2001320243A (ja) * | 2000-05-12 | 2001-11-16 | Sony Corp | バイアス回路およびこれを用いた無線通信装置 |
JP3519361B2 (ja) * | 2000-11-07 | 2004-04-12 | Necエレクトロニクス株式会社 | バンドギャップレファレンス回路 |
US6815941B2 (en) * | 2003-02-05 | 2004-11-09 | United Memories, Inc. | Bandgap reference circuit |
-
2002
- 2002-07-23 DE DE10233526A patent/DE10233526A1/de not_active Ceased
-
2003
- 2003-07-15 WO PCT/DE2003/002377 patent/WO2004017153A1/de active Application Filing
- 2003-07-15 DE DE50312448T patent/DE50312448D1/de not_active Expired - Lifetime
- 2003-07-15 EP EP03787666A patent/EP1523703B1/de not_active Expired - Fee Related
- 2003-07-15 CN CNB038176645A patent/CN100435060C/zh not_active Expired - Fee Related
- 2003-07-15 JP JP2004528373A patent/JP4065274B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-24 US US11/041,611 patent/US6972549B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE50312448D1 (de) | 2010-04-08 |
CN100435060C (zh) | 2008-11-19 |
US6972549B2 (en) | 2005-12-06 |
CN1672110A (zh) | 2005-09-21 |
WO2004017153A1 (de) | 2004-02-26 |
US20050184718A1 (en) | 2005-08-25 |
DE10233526A1 (de) | 2004-02-12 |
EP1523703A1 (de) | 2005-04-20 |
EP1523703B1 (de) | 2010-02-24 |
JP4065274B2 (ja) | 2008-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8704588B2 (en) | Circuit for generating a reference voltage | |
US5061862A (en) | Reference voltage generating circuit | |
KR101585958B1 (ko) | 기준전압 발생회로 | |
US5146152A (en) | Circuit for generating internal supply voltage | |
JP3773718B2 (ja) | 半導体集積回路 | |
US6972549B2 (en) | Bandgap reference circuit | |
US7005839B2 (en) | Reference power supply circuit for semiconductor device | |
US6448844B1 (en) | CMOS constant current reference circuit | |
US5453679A (en) | Bandgap voltage and current generator circuit for generating constant reference voltage independent of supply voltage, temperature and semiconductor processing | |
US9553548B2 (en) | Low drop out voltage regulator and method therefor | |
EP1065580B1 (en) | Voltage regulating circuit for a capacitive load | |
US7830200B2 (en) | High voltage tolerant bias circuit with low voltage transistors | |
US20040207380A1 (en) | Reference voltage generating circuit capable of controlling temperature dependency of reference voltage | |
KR20100077271A (ko) | 기준전압 발생회로 | |
US6201436B1 (en) | Bias current generating circuits and methods for integrated circuits including bias current generators that increase and decrease with temperature | |
US6091285A (en) | Constant voltage output device | |
JPH077341A (ja) | 高電力供給排除比を持つ対称的なバイポーラバイアス電流源 | |
US7034605B2 (en) | Internal step-down power supply circuit | |
KR0163728B1 (ko) | 바이모오스로 이루어진 정전압 발생회로 | |
JP2002175126A (ja) | ピークホールド回路 | |
KR20050041592A (ko) | 온도 보상이 가능한 내부전압 발생장치 | |
JP3227711B2 (ja) | 基準電圧発生回路 | |
JP4341882B2 (ja) | 定電圧回路 | |
WO2023233565A1 (ja) | バンドギャップ電源回路 | |
JP2000049283A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071228 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4065274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |