KR20050041592A

KR20050041592A - 온도 보상이 가능한 내부전압 발생장치

Info

Publication number: KR20050041592A
Application number: KR1020030076812A
Authority: KR
Inventors: 강동금
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-10-31
Filing date: 2003-10-31
Publication date: 2005-05-04
Also published as: US20050093581A1

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 온도 보상이 가능한 내부전압 발생 장치에 관한 것이다. 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변화에 따른 기준전압의 변동분을 보상하여 일정한 레벨의 내부전압을 생성할 수 있는 내부전압 발생장치를 제공하는데 목적이 있다. 본 발명은 서로 다른 전압 분배비를 가지는 다수의 전압 분배 경로를 마련하고 선택신호의 설정을 통해 원하는 전압 분배비를 가지는 전압 분배 경로를 선택할 수 있도록 하였다. 이러한 전압 분배 경로의 선택을 통해 본 발명은 온도 변화에 따른 기준전압의 변동을 보상하여 안정한 레벨의 내부전압을 생성할 수 있다.

Description

온도 보상이 가능한 내부전압 발생장치{INTERNAL VOLTAGE GENERATION DEVICE CAPABLE OF TEMPERATURE COMPENSATION}

본 발명은 반도체 설계 기술에 관한 것으로, 특히 온도 보상이 가능한 내부전압 발생 장치에 관한 것이다.

일반적으로, 반도체 메모리 칩이 고집적화 되면서 칩 내의 셀 사이즈(cell size)는 점점 더 작아지고 있으며, 이렇게 작아진 셀 사이즈로 인해 동작전압(operating voltage) 또한 더욱 낮아지고 있다. 대부분의 반도체 메모리 칩은 내부전압을 발생시키기 위한 내부전압 발생회로('내부전압강하회로', '전압강하회로' 등의 용어가 사용되고 있음)가 칩 내에 탑재되어 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하도록 있다. 이러한 내부전압 발생회로를 설계함에 있어서 안정한 레벨의 내부전압을 일정하게 공급할 것이 요구되고 있다.

도 1은 종래기술에 따른 내부전압 발생 장치의 회로도이다.

도 1을 참조하면, 종래기술에 따른 내부전압 발생장치는, 기준전압(Vref)과 비교전압(Vcomp)의 레벨을 비교하기 위한 비교기(10)와, 비교기(10)의 출력신호를 게이트 입력으로 하며 전원전압단(VDD)과 출력단(Vout) 사이에 접속된 PMOS 트랜지스터(PM1)와, 출력단(Vout)과 접지전압단(VSS) 사이에 차례로 직렬 접속되며 각각 다이오드 접속된 NMOS 트랜지스터 NM1 및 NM2를 구비한다.

여기서, 비교기(10)는 일반적인 전류 미러형(Current Mirror) 차동증폭기로 구현하는 것이 바람직하며, NMOS 트랜지스터 NM1 및 NM2는 전압 분배를 위해 채용된 것으로서 비교전압(Vcomp)을 출력한다.

도 2는 상기 도 1과 등가인 회로의 구성도로서, 상기 도 1의 내부전압 발생장치와 비교할 때 NMOS 트랜지스터 NM1 및 NM2를 대신하여 저항 R1 및 R2를 사용한 점이 다를 뿐 나머지 회로 구성은 동일하다. 따라서, 상기 도 1과 동일한 구성에 대해서는 동일한 도면 부호를 병기하였으며, 자세한 구성 설명은 생략하기로 한다.

이하, 상기 도 1 및 도 2를 참조하여, 종래기술에 따른 내부전압 발생장치의 동작을 살펴본다.

우선, 비교기(10)는 기준전압(Vref)과 비교전압(Vcomp)의 레벨을 비교하여 비교전압(Vcomp)이 기준전압(Vref)보다 낮은 경우에는 논리레벨 로우의 신호를 출력한다. 따라서, PMOS 트랜지스터(MP1)가 턴온되어 출력단(Vout)의 전위가 상승하게 되며, 이에 따라 비교전압(Vcomp)의 전위도 상승하게 된다.

한편, 비교전압(Vcomp)의 레벨이 기준전압(Vref)보다 상승하는 경우에는 비교기(10)의 출력신호가 논리레벨 하이가 되어 PMOS 트랜지스터(MP1)는 턴오프되어 출력단(Vout)의 레벨이 하강한다.

이러한 비교 과정은 비교전압(Vcomp)과 기준전압(Vref)의 레벨이 같아질 때 까지 반복된다.

도 1 및 도 2에서, 비교전압(Vcomp)은 하기의 수학식 1과 같이 나타낼 수 있다.

Vcomp = R2/(R1+R2)×Vout

한편, 비교기(10)는 비교전압(Vcomp)과 기준전압(Vref)이 동일 레벨을 갖도록 PMOS 트랜지스터(MP1)를 제어한다. 따라서, 궁극적으로 Vref = Vcomp가 성립할 것이며, 상기 수학식 1에 Vref = Vcomp를 적용하여 정리하면 하기의 수학식 2를 얻을 수 있다.

Vout = (R1+R2)/R2×Vref = (1 + R1/R2)×Vref

즉, 내부전압이 되는 출력전압(Vout)은 기준전압(Vref)과 R1/R2값에 의존하는 함수가 된다.

한편, 기준전압(Vref)이 온도에 관계 없이 일정하다면 온도가 변하더라도 R1/R2값은 일정하게 유지되므로, 출력전압(Vout)은 일정 레벨을 유지하게 된다. 참고적으로, 상기 도 1과 같이 MOS 트랜지스터 MN1 및 MN2를 사용하여 전압 분배 회로를 구현한 경우에는 두 MOS 트랜지스터 MN1 및 MN2의 저항값 R1 및 R2가 동일한 온도 특성을 가지므로 R1/R2값이 일정하게 유지될 수 있는 것이며, 상기 도 2와 같이 저항 소자 R1 및 R2를 사용하여 전압 분배 회로를 구현한 경우에는 온도에 따른 저항값의 변화가 거의 없기 때문에 R1/R2값이 일정하게 유지될 수 있는 것이다.

하지만 기준전압(Vref) 자체가 온도에 따라 변화하는 경우에는 출력전압(Vout)은 기준전압(Vref)에 대해 (1 + R1/R2)의 비율로 변화하게 된다.

내부전압의 전압 레벨이 불안정하게 되면 칩의 동작 특성이 열화되어 신뢰성이 떨어지는 결과를 초래한다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변화에 따른 기준전압의 변동분을 보상하여 일정한 레벨의 내부전압을 생성할 수 있는 내부전압 발생장치를 제공하는데 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기준전압과 비교전압의 전압 레벨을 비교하기 위한 비교수단; 상기 비교수단의 출력신호에 응답하여 출력단에 전류를 공급하기 위한 전류공급수단; 및 선택신호에 응답하여 다수의 분배비 중 선택된 분배비로 출력단 전압을 분배하여 상기 비교전압을 출력하기 위한 전압분배수단을 구비하는 내부전압 발생장치가 제공된다.

본 발명은 서로 다른 전압 분배비를 가지는 다수의 전압 분배 경로를 마련하고 선택신호의 설정을 통해 원하는 전압 분배비를 가지는 전압 분배 경로를 선택할 수 있도록 하였다. 이러한 전압 분배 경로의 선택을 통해 본 발명은 온도 변화에 따른 기준전압의 변동을 보상하여 안정한 레벨의 내부전압을 생성할 수 있다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 3은 본 발명의 일 실시예에 따른 내부전압 발생 장치의 회로도이다.

도 3을 참조하면, 본 실시예에 따른 내부전압 발생 장치는, 기준전압(Vref)과 비교전압(Vcomp)의 전압 레벨을 비교하기 위한 비교부(100)와, 비교부(100)의 출력신호에 응답하여 출력단(Vout)에 전류를 공급하기 위한 전류공급부(110)와, 선택신호(S_m, S_m+1, … S_n)에 응답하여 다수의 분배비 중 선택된 분배비로 출력단 전압(Vout)을 분배하여 비교전압(Vcomp)을 출력하기 위한 전압분배부(120)를 구비한다.

여기서, 비교부(100)는 기준전압(Vref)을 정입력단으로, 비교전압(Vcomp)을 부입력단으로 인가받는 일반적인 전류 미러형 차동증폭기로 구현하는 것이 바람직하며, 전류공급부(110)는 전원전압단(VDD)과 출력단(Vout) 사이에 접속되며, 비교부(100)의 출력신호를 게이트 입력으로 하는 PMOS 트랜지스터(MP2)로 구현하는 것이 바람직하다.

한편, 전압분배부(120)는 접지전압(VSS)을 게이트 입력으로 하며 출력단(Vout)과 비교전압단(Vcomp) 사이에 접속된 PMOS트랜지스터(MP3)와, 비교전압단(Vcomp)에 병렬로 접속되며 서로 사이즈가 다른 다수의 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)와, 각각의 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)와 접지전압단(VSS) 사이에 접속되며, 각각의 선택신호(S_m, S_m+1, … S_n)를 게이트 입력으로 하는 다수의 NMOS 트랜지스터(MNS_m, MNS_m+1, … MNS_n)로 구현할 수 있다. 여기서, 다수의 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)는 각각 다이오드 접속되어 있다.

여기서, PMOS트랜지스터(MP3)는 접지전압(VSS)을 게이트 입력으로 하기 때문에 일정한 - 물론 온도가 변화하면 달라질 수 있겠지만 - 포화 저항값을 가진다. 또한, NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)는 각각 사이즈가 다르기 때문에 서로 다른 턴온 저항값을 가진다.

PMOS트랜지스터(MP3)의 포화 저항값을 R1'으로 정의하고, NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)의 턴온 저항값을 R2'이라 정의하면, 하기의 수학식 3이 성립된다. 물론, NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)는 각각 턴온 저항값이 다르지만, 여기에서는 임의의 NMOS 트랜지스터 하나가 턴온되어 있는 상황을 가정한다.

Vout = (1 + R1'/R2')×Vref

상기 도 3에 도시된 회로는 NMOS 트랜지스터(MNS_m, MNS_m+1, … MNS_n) 중 정확한 기준전압(Vref)에 대응하는 NMOS 트랜지스터가 선택되도록 선택신호(S_m, S_m+1, … S_n)가 디폴트 값으로 셋팅되어 있다.

상기 수학식 3을 참조하면, 기준전압(Vref)이 변화하면 출력단 전압(Vout)도 변화하게 된다. 즉, 주변 온도의 변화에 따라 기준전압(Vref) 레벨이 바뀌면 내부전압 레벨이 불안정하게 된다.

본 실시예에서는 이처럼 온도 변화에 의해 기준전압(Vref) 레벨이 변화하면, 선택신호(S_m, S_m+1, … S_n)를 디폴트 값이 아닌 다른 값으로 변경하여 그 값에 따라 NMOS 트랜지스터(MNS_m, MNS_m+1, … MNS_n)를 선택적으로 턴온시켜 턴온 저항값 R2'를 변경시켜 준다.

즉, 온도 변화에 따라 기준전압(Vref) 레벨이 떨어지면 턴온 저항값 R2'가 낮은 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)를 턴온시켜 줌으로써 R1'/R2' 값을 높이고, 반대로 기준전압(Vref) 레벨이 올라가면 턴온 저항값 R2'가 높은 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)를 턴온시켜 줌으로써 R1'/R2' 값을 줄이는 방식으로 기준전압(Vref)의 변화를 보상할 수 있다.

다이오드 접속된 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)는 온도에 따라 턴온 저항값이 변화하는데, 최적의 R2' 값을 선택하기 위해서는 이러한 온도에 따른 턴온 저항값의 변화를 사전 평가하고 온도 범위별로 선택신호(S_m, S_m+1, … S_n)를 매칭시키는 작업이 선행되어야 한다. 이러한 선택신호(S_m, S_m+1, … S_n)에 대한 정보만 있으면 반도체 칩의 주변 온도에 따라 사용자가 선택신호(S_m, S_m+1, … S_n)를 셋팅함으로써 내부전압 레벨을 안정화할 수 있다.

본 발명의 다른 실시예는 전술한 일 실시예에서 PMOS트랜지스터(MP3)를 저항 소자로 대체하고, 다이오드 접속된 NMOS 트랜지스터(MN_m, MN_m+1, … MN_n)를 대신하여 서로 다른 저항값을 가지는 저항 소자를 사용하는 것이다. 이 경우에도 다수의 전압 분배 경로 중 어느 하나를 선택적으로 활성화시키기 위한 스위치 구조가 필요하며, 이를 상기 일 실시예와 같이 NMOS 트랜지스터로 구현할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서는 서로 다른 저항값을 가지는 전압강하 소자를 사용하여 하나의 전압 분배 경로만을 활성화하는 경우를 일례로 들어 설명하였으나, 본 발명은 동일한 저항값을 가지는 전압강하 소자를 사용하여 다수의 전압 분배 경로를 구현하고 활성화되는 경로 수를 조절하여 총 저항값(병렬 저항값)을 조절하는 방식을 적용할 수 있다.

또한, 전술한 실시예에서는 스위칭 소자로서 NMOS 트랜지스터를 사용하는 경우를 일례로 들어 설명하였으나, 이를 다른 스위칭 소자로 구현하는 경우에도 본 발명은 적용된다.

전술한 본 발명은 온도 변화에 따른 기준전압의 변동분을 보상하여 일정한 레벨의 내부전압을 생성할 수 있으며, 이로 인하여 반도체 소자의 신뢰도 및 동작을 특성을 개선하는 효과가 있다.

도 1 및 도 2는 각각 종래기술에 따른 내부전압 발생장치의 회로도.

도 3은 본 발명의 일 실시예에 따른 내부전압 발생장치의 회로도.

* 도면의 주요부분에 대한 부호의 설명

100 : 비교부

110 : 전류공급부

120 : 전압분배부

Claims

기준전압과 비교전압의 전압 레벨을 비교하기 위한 비교수단;

상기 비교수단의 출력신호에 응답하여 출력단에 전류를 공급하기 위한 전류공급수단; 및

선택신호에 응답하여 다수의 분배비 중 선택된 분배비로 출력단 전압을 분배하여 상기 비교전압을 출력하기 위한 전압분배수단

을 구비하는 내부전압 발생장치.
제1항에 있어서,

상기 전압분배수단은,

그 일측이 상기 출력단에 접속된 제1 전압강하수단;

각각 상기 제1 전압강하수단의 타측에 병렬로 접속되며, 서로 다른 저항값을 가지는 다수의 제2 전압강하수단; 및

상기 제2 전압강하수단을 선택적으로 인에이블 시키기 위한 다수의 스위칭 수단을 구비하는 것을 특징으로 하는 내부전압 발생장치.
제2항에 있어서,

상기 제1 전압강하수단은 상기 출력단과 비교전압단 사이에 접속되며, 접지전압을 게이트 입력으로 하는 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제3항에 있어서,

상기 제2 전압강하수단은 상기 비교전압단에 다이오드 접속된 제1 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제4항에 있어서,

상기 스위칭수단은 접지전원과 상기 제1 NMOS 트랜지스터 사이에 접속되며, 각각의 상기 제2 전압강하수단에 대응하는 상기 선택신호를 게이트 입력으로 하는 제2 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제2항에 있어서,

상기 제1 전압강하수단은 상기 출력단과 비교전압단 사이에 접속된 제1 저항소자를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제6항에 있어서,

상기 제2 전압강하수단은 상기 비교전압단에 접속된 제2 저항 소자를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제7항에 있어서,

상기 스위칭수단은 접지전원과 상기 제2 저항 소자 사이에 접속되며, 각각의 제2 전압강하수단에 대응하는 상기 선택신호를 게이트 입력으로 하는 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생장치.
제2항에 있어서,

상기 비교수단은 상기 기준전압과 상기 비교전압을 입력으로 하는 전류 미러형 차동증폭기를 포함하는 것을 특징으로 하는 내부전압 발생 장치.
제2항 또는 제9항에 있어서,

상기 전류 공급수단은 전원전압단과 상기 출력단 사이에 접속되며, 상기 비교수단의 출력신호를 게이트 입력으로 하는 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 내부전압 발생장치.