CN112787640B - 使用具有不同栅极工作功能的fet器件的参考发生器 - Google Patents
使用具有不同栅极工作功能的fet器件的参考发生器 Download PDFInfo
- Publication number
- CN112787640B CN112787640B CN202011190032.4A CN202011190032A CN112787640B CN 112787640 B CN112787640 B CN 112787640B CN 202011190032 A CN202011190032 A CN 202011190032A CN 112787640 B CN112787640 B CN 112787640B
- Authority
- CN
- China
- Prior art keywords
- reference signal
- transistor
- gate
- coupled
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 title abstract description 24
- 238000000034 method Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 6
- 230000008569 process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000015654 memory Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及使用具有不同栅极工作功能的FET器件的参考发生器。参考信号发生器电路可以配置为在输出节点处提供温度补偿的电压参考信号。参考信号发生器可以包括耦合在电源节点和输出节点之间的二极管连接的第一FET器件、以及耦合在所述输出节点和参考节点之间的翻转栅极晶体管。参考信号发生器可包括偏置电流源，被配置为向输出节点提供偏置电流以相对于第一晶体管中的电流密度来调节翻转栅极晶体管中的电流密度。
Description
要求优先权
本申请是2019年11月1日提交的美国申请序列号16/671,782的延续，其全部内容通过引用合并于此。
技术领域
本申请涉及参考信号发生器。
背景技术
参考电路可用于提供参考电流信号或参考电压信号，以用于各种电路中。在示例中，参考信号可用于提供稳定且准确的偏置信号，以供各种组件或系统使用，例如放大器、比较器、模数转换器、数模转换器、振荡器或锁相环等。
可以提供几种差分类型参考信号发生器电路。差分类型一些示例可以包括带隙基准信号发生器、MOS-Vth差分类型参考信号发生器和功函数差分类型参考信号发生器。
可以使用双极结型晶体管(BJT)器件提供带隙型参考信号发生器。带隙型发生器可以包括具有各自的正温度系数和负温度系数的电压源，使得当将这些源相加时，可以消除装置的温度依赖性。然而，带隙型参考信号发生器可有一些局限性，例如对基板噪声的敏感性。
功函数差分类型参考信号发生器可通常比其他类型的参考信号发生器消耗更少的功率，并且可对过程变化的依赖性最小。但是，功函数差分类型参考信号发生器可表现出温度依赖性，这会影响其在不同使用条件下的精度。
发明内容
本发明的发明人已经认识到，要解决的问题包括提供基本稳定、与温度无关并且在预期的与工艺有关的制造变化上有用的参考电压或参考电流信号。在一个示例中，该问题的解决方案可以包括或使用功函数差分类型参考信号发生器。信号发生器可以包括至少一个标准金属氧化物半导体(MOS)器件和至少一个功函数修改的或翻转栅极的nMOS器件。该解决方案可以包括对标准和翻转栅极器件进行不同的偏置，从而使器件具有各自不同的电流密度。当器件被相应地偏置时，可以提供输出信号，该信号是两个器件的阈值电压和栅极-源极过驱动电压之差的函数。输出信号可以用作电压参考，并且可以在温度和与工艺相关的变化范围内保持稳定。
在一个示例中，该解决方案可以包括参考信号发生器电路，该参考信号发生器电路被配置为在输出节点处提供温度补偿的电压参考信号。参考信号发生器电路可以包括：耦合在电源节点和输出节点之间的第一晶体管；耦合在所述输出节点和参考节点之间的翻转栅极晶体管；和偏置电流源，被配置为在输出节点处向所述翻转栅极晶体管提供偏置电流，以相对于第一晶体管中的电流密度来调节翻转栅极晶体管中的电流密度。在一个示例中，第一晶体管的有效栅极宽度与翻转栅极晶体管的有效栅极宽度之比可以为至少10:1。
在一个示例中，该解决方案可以包括一种用于在参考信号发生器电路的输出节点处提供温度补偿的电压参考信号的方法。该方法可以包括在二极管连接的第一晶体管的漏极端子处接收第一电流偏置信号，其中第一晶体管耦合在电源节点和输出节点之间。该方法可以包括在耦合在输出节点和参考节点之间的翻转栅极晶体管的漏极端子处接收第一电流偏置信号的至少一部分。该方法可以进一步包括：在输出节点处向翻转栅极晶体管提供第二偏置信号，以相对于第一晶体管中的电流密度提供翻转栅极晶体管中的更高的电流密度。该方法可以进一步包括：当晶体管被第一偏置信号和第二偏置信号偏置时，从输出节点提供电压参考信号。
本概述旨在提供对本主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本主题的进一步信息。
附图说明
为了容易地确定对任何特定元素或动作的讨论，参考数字中的最高有效数字指的是首次引入该元素的图形编号。
图1一般性地示出了标准和倒栅nMOS器件的示例。
图2总体上示出了第一参考电压电路，该第一参考电压电路包括具有各自不同的功函数特性的器件。
图3总体上示出了第一参考信号发生器的框图。
图4大体上示出了对应于图3的第一参考信号发生器的示意性示例。
图5总体上示出了负参考信号发生器电路的第一示例。
图6A总体上示出了第一降压参考信号发生器电路的第一示例。
图6B大体示出了降压监控器电路的示例，其可以包括或使用来自图6A的降压参考信号发生器电路。
图7总体上示出了第二降压参考信号发生器电路的示例。
图8总体上示出了第一参考信号乘法器电路的示例。
图9总体上示出了比较器电路的示例。
图10总体上示出了可调参考信号发生器电路的示例。
图11大体上说明可包含产生电压参考信号的第一方法的实例。
具体实施方式
以下描述包括用于使用具有不同的栅极功函数的MOS晶体管器件来提供电压参考电路的系统、方法、装置和器件的示例。在整个说明书中，参考了附图，这些附图形成了详细说明的一部分。附图通过说明的方式示出了其中可以实践本文公开的发明的实施例。这些实施例在本文中通常被称为“示例”。除了所示出或描述的那些元件之外，这样的示例可以包括元件。然而，本发明人还设想了仅提供示出或描述的那些元件的示例。本发明人设想了使用示出或描述的那些元素的任何组合或排列(或其一个或多个方面)的示例，关于此处显示或描述的特定示例(或其一个或多个方面)，或其他示例(或其一个或多个方面)。
电压或电流参考电路是一个常见的构建模块，广泛用于集成电路中。在一个示例中，可以通过布置成基于硅带隙电压形成电压基准的双极晶体管来处理电压基准的产生。但是，双极型晶体管的物理尺寸可能很大，并且容易受到噪声的影响。此外，在简单的CMOS工艺中，只有PNP型衬底可用，因此限制了可以使用的电路拓扑。一些基于MOSFET的电压基准拓扑提供了相对低功耗的解决方案，与某些双极性电压基准相比，它们占用的面积较小。但是，在某些情况下，基于MOSFET的基准的工作温度范围可能会受到限制(例如，限制到80℃)。在其他示例中，可能需要额外的处理来制造具有非典型器件特性的特殊MOSFET器件。
图1大体示出了不同的nMOS器件的示例。在图1中，标准nMOS器件102可以包括P型阱和N+型栅极。图1的示例包括可以包括P型阱的倒栅nMOS器件104以及选择性地掺杂有N+材料的P+型栅极。也就是说，翻转栅极nMOS器件104可以包括具有通过选择性地掺杂栅极而修改的栅极功函数的特殊nMOS器件。倒栅nMOS器件或“反掺杂”器件的阈值电压可以大于标准nMOS器件。标准和翻转栅器件可以表现出负温度斜率特性，例如具有不同的梯度。因此，标准和翻转栅极器件的阈值电压之间的差可以具有负的温度斜率。在一个示例中，可以调节标准和翻转栅极器件的电流密度，以补偿负温度斜率。因此，可以一起使用标准器件和翻转栅极器件提供在温度范围内基本恒定的电压基准。
术语“功函数”或功函数可用于描述在真空中从材料中提取电子所需的电压。对于许多金属，电压可以在三到五伏之间。在一个示例中，参考发生器可以包括具有各自不同的功函数并因此具有不同的阈值特性的FET器件。当FET器件一起使用时，该电路可以提供一个基准发生器电路，该电路消耗的功率最小，可在较宽的电源范围内工作，并且可微调或可调以在过程变化、工作电压变化和温度变化方面实现高精度。在一个示例中，相对于常规带隙或其他参考发生器拓扑，本文描述的参考发生器可以具有减小的尺寸或占地面积。
在物理上，可以相对于标准器件的栅极来调整功函数修改器件的多晶硅栅极的掺杂，例如在其他器件特性保持不变的情况下。因此，所得的装置可以具有基本相似或相关的操作特性。器件的阈值电压之差可以表现出负温度系数，并且在0K时可以接近硅带隙电压。
在示例中，可以调整功函数修改的器件和标准器件的偏置条件或电流密度，以使得各个栅极过驱动电压(VOV_device)中的差异具有正温度系数。例如，如果第一和第二器件的相应器件温度系数大小相等但符号相反，则功函数修改和标准nMOS器件的栅极-源极电压(VGS_device)的差值在整个温度范围内可以基本保持恒定，如以下所示：
VGS1＝VTH1+VOV1
VGS2＝VTH2+VOV2
VGS1-VGS2＝(VTH1-VTH2)+(VOV1-VOV2)
其中，的温度系数为负，/>的温度系数为正。
图2总体上示出了第一参考电压电路200，其包括具有各自不同的功函数特性的器件。第一参考电压电路200包括耦合到提供电源电压Vdd的电源节点208的第一FET器件PMOS202。第一FET器件PMOS 202可以包括具有耦合到电源的源极端子的p沟道金属氧化物半导体晶体管。第一参考电压电路200包括与第一FET器件PMOS 202串联耦合的第二FET器件NG_NMOS 204，和与第二FET器件NG_NMOS 204串联耦合的第三FET器件FG_NMOS 206。在这种配置下，三个FET器件202、204和206串联耦合，并且每个器件在其各自的源极端子和漏极端子之间可以携带基本相同的恒定电流Ids。
在第一参考电压电路200中，第二FET器件NG_NMOS 204包括具有n+型栅电极的常规n沟道金属氧化物半导体(nMOS)晶体管，例如可以掺杂磷(P)，并且阈值电压大约为0.9V。第三FET器件FG_NMOS 206可以包括p+型栅电极，例如可以掺杂硼(B)。p+型栅电极可以具有与n+型栅电极不同的功函数，例如，大约1.0V，因此第三FET器件FG_NMOS 206可以具有大约1.9V的阈值电压。在第一参考电压电路200中，第二FET器件NG_NMOS 204和第三FET器件FG_NMOS 206可以具有基本相同的栅极宽度W和栅极长度特性，但是，可以类似地使用其他尺寸的器件。
在第一参考电压电路200中，第一FET器件PMOS 202可以向串联的第二FET器件NG_NMOS 204和第三FET器件FG_NMOS 206提供恒定电流。第一FET器件PMOS 202可以在其栅极接收栅极电压Vg_p1。在其他示例中，可以提供电阻器代替第一FET器件PMOS 202。
第二FET器件NG_NMOS 204和第三FET器件FG_NMOS 206的栅极端子可以耦合到第一FET器件PMOS 202的漏极。栅极的电势可以具有电压Vg_n1。在示例中，第二FET器件NG_NMOS 204可以设置在较深的n型阱的浅p型阱中。在该示例中，由于p型阱耦合到第二FET器件NG_NMOS 204的源极，所以p型阱的电压电位不固定到地(GND)，并且可以用来提供参考电压。即，当第一FET器件PMOS 202、第二FET器件NG_NMOS 204和第三FET器件FG_NMOS 206串联耦合时，如图2所示，并且被操作为通过其中传导电流Ids，p+型栅电极和n+型栅电极之间的功函数差等于第二FET器件NG_NMOS 204的源极电压。源极电压可以提供可以用作参考电压信号的输出信号Vout。
图3总体上示出了第一参考信号发生器300的框图。第一参考信号发生器300可以包括电源302、偏置控制器304、放大器电路310，并且在示例中，包括图2的示例中的第一参考电压电路200。第一电压参考电路200可以在中间输出节点306处将中间输出信号Vout提供给放大器电路310。作为响应，放大器电路310可以在参考输出节点308处提供缓冲的参考电压输出信号Vref。
在示例中，第一参考电压电路200被配置为从电源302接收电源信号。例如，电源302可以提供来自图2的示例的电源电压Vdd，例如具有足够的电流以操作第一参考电压电路200中的器件。
在示例中，偏置控制器304包括可调电流源，该可调电流源被配置为向第一电压基准电路200中的一个或多个装置提供偏置电流信号。偏置控制器304可以被配置为提供固定或预设幅度的电流信号，例如可以在制造时设置的幅度。在示例中，偏置控制器304可以被配置为提供具有可调节信号幅度的电流信号，例如可以由用户定义的信号幅度。在示例中，提供给第一参考电压电路200的偏置电流信号可以被配置为补偿包括第一参考电压电路200的器件中的工艺变化，如下文进一步解释。
图4大体上示出了与图3的第一参考信号发生器300相对应的示意性示例400。也就是说，示意性示例400示出了可以如何布置和配置各种装置以实现第一参考信号发生器300的示例。图4总体上示出了在电路环境中的翻转门和标准器件的示例，该电路被配置为管理启动电流和偏置电流生成以在变化的电源范围上运行并提供参考信号。
在示意性示例400中，电源302可以包括或可以耦合到电源轨Vsupply。来自电源轨的信号可以使用第一功率电阻器R1耦合到启动网络。在一个示例中，电源轨可以提供各种值的信号，例如具有至少约3.5V的电压幅度。在初始启动期间，公共源节点(S)随电源信号Vsupply经由R1上升到Vdd。随着节点S的上升，节点X可以被P1拉高，节点Y可以被串联的启动FET器件PS和NS拉高。当节点X上的电压升高到足以接通N2的电压时，节点Z开始拉高。随着节点Z处电压的升高，PMOS器件P1、P2、P3和P4可以开始传导电流。
在示例中，串联连接的器件N3和N4将节点S调节到电压Vdd，该电压可以是器件N1、N2和P1的栅极-源极电压的函数(例如，Vdd＝VGS,N1+VGS,N2+VGS,P1)。器件N3和N4因此可以通过从R1分流到地的任何额外电流来调节节点S，从而允许提供高电压。在电路中建立电流之后，可以禁用器件PS和NS，例如，无需电路其他位置的明确反馈。例如，在稳态操作中，如果FET器件P1和P2的尺寸类似，则这些器件将携带等于VGS,N1/R2的电流。
在示例中，可以在节点Y与参考节点或地之间提供小电容器，以增强电路的稳定性。在示例中，可以使用示意性示例400中的一个或多个FET器件的寄生电容代替电容器。
在示意性示例400中，第一参考电压电路200可以包括FET器件P3第一标准器件402和第一修改器件404。FET器件P3可以对应于图2的示例中的PMOS器件，在图2的示例中，第一标准器件402可以对应于第二FET器件NG_NMOS 204，在图1的示例中，第一标准器件402可以对应于标准nMOS器件102，并且第一修改的器件404可以对应于图2的示例中的第三FET器件FG_NMOS 206或图1的示例中的翻转栅极nMOS器件104。FET器件P3可以被配置为在节点S处接收功率信号，并且作为响应，将电流信号提供给串联耦合的第一标准器件402和第一修改器件404。在示例中，第一标准器件402可以包括：标准Vt(～0.9V)器件，并且第一修改器件404可以包括特殊的Vt(～1.9V)器件。
在图4的示例中，第一标准器件402和第一修改装置404的栅极串联连接到第一标准器件402的漏极。第一标准器件402的源极(例如，耦合至第一修改器件404的漏极)可以被配置为在中间输出节点306处提供输出信号Vout。在图4的示例中，VOUT是第一标准器件402和第一修改器件404的栅极-源极电压的函数，即VOUT＝VGS,404–VGS,402。因此，图4的示例示出了如何布置倒置栅极和标准器件，使得其栅极-源极电压被减去并用于提供可用作电压基准的信号。换句话说，可以测量第一标准器件402和第一修改器件404的栅极-源极电压之间的差并将其用作参考信号。
在一个示例中，第一标准器件402和第一修改的器件404可以具有不同的纵横比，可以是不同大小的器件，或者可以包括并联器件的不同组合。在一个示例中，第一标准器件402与第一修改后的器件404的纵横比可以为至少10：1，或者可以为20：1或更大。因此，当被来自PMOS器件P3或P4的电流信号偏置时，第一标准器件402和第一修改器件404中的每个中的有效电流密度可以基本不同。也就是说，第一修改器件404可以被操作为具有比第一标准器件402中存在的电流密度高得多的电流密度。
在图4的示例中，偏置控制器304可包括被配置为提供可调电流信号的一个或多个器件。偏置控制器304可以包括耦合在电源(例如，电源302的节点S)和中间输出节点306之间的第一器件。在示例中，偏置控制器304包括PMOS器件P4，该PMOS器件P4可以包括固定或可调整的电流源以在中间输出节点306处提供电流源，从而调整第一修改器件404中的电流密度。通过调整第一修改器件404中的电流密度，可以使中间输出节点306处的信号Vout的温度依赖性最小。
在一个示例中，PMOS器件P4可以包括可以被选择性地启用或禁用的多个并联连接的器件。即，可以将这些器件选择性地包括在与示意性示例400相对应的电路中或从中排除。在一个示例中，确定要使用哪个或多少个器件P4的过程可以包括在第一温度(例如室温)下测量信号Vout，然后加热包括器件P4(和参考生成器电路的其他电路)的芯片，然后在升高的温度下再次测量信号Vout。可以确定用作PMOS器件P4的器件的数量，以使得Vout的值在升高的温度和在第一温度下基本相同。
在示例中，偏置控制器304可以包括耦合在参考节点或地与中间输出节点306之间的第二器件。第二器件可以包括NMOS器件N5，该NMOS器件N5可以包括固定或可调整的电流源以调整第一标准器件402中的电流密度。NMOS器件N5可以配置为在平均期望值附近调整电流密度，以适应误差(例如工艺变化可能引入的误差)，从而有助于在中间输出节点306处保持稳定且与温度无关的输出。
在示例中，中间输出节点306处的信号Vout可以是高阻抗信号，并且可以由于工艺变化或其他影响而变化。为了校正此变化并调整阻抗，以使参考信号可用于驱动各种负载，示意性示例400包括放大器电路310。可以对放大器电路310的增益特性进行修整或使用反馈网络，例如包括电阻器R3和R4，以产生恒定电压输出信号。例如，当节点S被提供在3.5V或附近时，在放大器电路310的参考输出节点308处的参考信号Vref可以是大约2.05V。
包括标准nMOS器件102和翻转栅极nMOS器件104的电路可以用于提供具有不同信号幅度或极性特性的各种参考信号。本文在图5至图10中讨论了这种电路的一些示例。在有或没有图4的示例中提供的启动，偏置和信号调节电路的情况下，图5至图10的示例都是有用的。
图5总体上示出了负参考信号发生器电路500的第一示例。负参考信号发生器电路500可以包括或使用标准和翻转门器件的串联耦合布置(例如，标准nMOS器件102和翻转栅极nMOS器件104)，以提供可以具有负极性的参考输出信号Vref_neg。
在示例中，负参考信号发生器电路500可以包括耦合到正电源轨Vpos的第一电流源502和耦合到负电源轨Vneg的第二电流源504。标准nMOS器件102和倒栅nMOS器件104可以串联耦合，并且可以使它们各自的栅极端子耦合在一起并耦合到标准nMOS器件102的漏极端子。参考节点或地可以耦合到标准nMOS器件102的源极节点和翻转栅极nMOS器件104的漏极节点。输出信号Vref_neg可以被提供在翻转栅极nMOS器件104的源节点处。在图5的示例中，输出信号可以具有例如相对于地的-1.2V的信号幅度或值。在示例中，可以分别调节电流源502和504以修整输出信号Vref_neg，以使输出信号基本上温度不变。在示例中，输出信号Vref_neg可以用作具有双极性电源的电路(例如双极性模数转换器电路)的参考。在另一示例中，输出信号Vref_neg可以被放大以产生用于各种其他用途或目的的任何任意负电压。
图6A总体上示出了第一降压参考信号发生器电路600A的第一示例。第一降压参考信号发生器电路600A可以被配置为在降压的输出信号节点606处生成参考输出信号。可以相对于正电源信号输入节点604处的正电源信号Vpos提供输出信号。
第一降压参考信号发生器电路600A可以包括串联耦合的标准nMOS器件102和翻转栅极nMOS器件104。器件可以使它们各自的栅极端子耦合在一起并耦合到标准nMOS器件102的漏极端子。也就是说，可以将标准nMOS器件102二极管耦合，并且可以将标准nMOS器件102的栅极端子耦合到翻转栅极nMOS器件104。正电源信号输入节点604可以耦合到标准nMOS器件102的源极端子和翻转nMOS器件104的漏极端子。电荷泵电路602可以耦合到电流源603，电流源603又可以耦合到标准nMOS器件102的漏极节点。在操作中，电荷泵电路602所提供的电压信号幅度可能比Vpos在正电源信号输入节点604处所提供的幅度稍大。
图6A的第一降压参考信号发生器电路600A的示例被配置为消耗最小量的工作功率，例如大约200nA的量级，并且可以最小化由电荷泵电路602引入的噪声。因此，第一降压参考信号发生器电路600A可以在降压的输出信号节点606处提供降压的参考信号，该降压的参考信号的幅度比正电源信号Vpos低约1.2V。电流源605可以耦合在输出信号节点606与参考节点或地之间，以提供电流流动路径。可以分别调节电流源603和605以修整输出信号，使得其可以基本上是温度不变的。
在示例中，降压参考信号发生器电路600A可以用于提供传感器信号的转换，例如从高电压或高电流信号到可以用于反馈控制或其他目的的数字输出信号的转换。例如，图6B总体上示出了降压监控器电路600B的示例，其可以包括或使用来自图6A的降压参考信号发生器电路600A。在图6B的示例中，Vpos可以包括诸如具有500V或更高的电压的高压供应轨，诸如可以在用于车辆或其他高压应用的电池堆中找到的高压供应轨。诸如可由电流源605提供的电流偏置信号可用于使包含标准nMOS器件102和翻转栅极nMOS器件104以及ADC610的电路浮置，使得Vpos主要在电流源两端下降。
在图6B的示例中，感测电阻器608的第一侧在正电源信号输入节点604处耦合到电源轨Vpos。感测电阻器608的相对的第二侧可以耦合至ADC 610和另一偏置源612。图6B的示例使得能够使用感测电阻器608直接转换由ADC 610测量的电流感测信号。例如，ADC 610可以提供关于在其输入端子处接收的信号之间的幅度关系的信息。例如，ADC 610可以提供关于从感测电阻器608接收的信号的幅度与降压的输出信号节点606处的参考信号的幅度之间的差的信息。
图7大体上示出了第二降压参考信号发生器电路700的示例。第二降压参考信号发生器电路700可以包括例如第一降压参考信号发生器电路600A的多个实例，其可以耦合在一起以提供具有各自不同幅度特性的各种不同电压参考信号。
第二降压参考信号发生器电路700的示例包括第一降压级702、第二降压级704和第n降压级706。第二降压参考信号发生器电路700进一步包括各种输出器件，包括输出级倒栅nMOS器件730和输出级标准nMOS器件732。输出级标准nMOS器件732的源极端子可以耦合至电路接地或不同的参考信号源。
第一降压级702可以包括第一降压参考信号发生器电路600A的实例，例如，包括通过电流源701耦合到第一级标准nMOS器件708和第一级倒栅nMOS器件710的电荷泵电路602。第一降压级702可以包括耦合到第一级倒栅nMOS器件710的漏极端子的正电源信号输入节点604。在示例中，第一降压级702可以包括第一级输出节点712，例如可以被配置为提供具有比正电源信号Vpos低大约1.2V的幅度的参考信号。
在示例中，代替在第一级输出节点712处使用参考信号或除了在第一级输出节点712处使用参考信号之外，第一级输出节点712可以耦合至第二降压级704的第二级信号输入节点718。第二降压级704可以包括第二级标准nMOS器件714和第二级倒栅nMOS器件716，例如可以串联耦合。例如，第二级标准nMOS器件714可以是二极管耦合的器件，其漏极端子耦合至电流源，并且其源极端子耦合至第二级倒栅nMOS器件716的漏极端子。第二级标准nMOS器件714和第二级倒栅nMOS器件716可以耦合在一起。在示例中，第二降压级704包括第二级输出节点720，该第二级输出节点720可以提供幅值比正电源信号Vpos低约2.4V的另一降压输出信号。
在一示例中，一个或多个附加级可以耦合在一起以提供另一降压输出信号。例如，第二降压参考信号发生器电路700可以包括第n降压级706。第二级输出节点720处的参考信号可以被提供给第n降压级706的第n级信号输入节点726。第n降压级706可以包括第n级标准nMOS器件722和第n级倒栅nMOS器件724，例如可以串联耦合。例如，第n级标准nMOS器件722可以是二极管耦合的器件，其漏极端子耦合到电流源，并且其源极端子耦合到第n级翻转栅极nMOS器件724的漏极端子。第n级标准nMOS器件722和第n级翻转栅极nMOS器件724可以耦合在一起。在一个示例中，第n降压级706包括第n级输出节点728，其可以提供一个进一步的降压输出信号，其幅度小于正电源信号Vpos，幅度为所用级数的函数，例如Vref＝Vpos-(n+1)(1.2)，其中，n表示阶段数。
在一个示例中，降压参考信号发生器电路700可以用于生成线性稳压器的参考，该线性稳压器可以为浮地应用提供比Vpos低(n+1)(1.2)V的电压。在这样的示例中，可以对输出电压进行缓冲，以为其他高端电路提供接地回路。在没有通常可以增加额外成本的高薄层电阻器的情况下，因此可以实现显着的功率和管芯面积节省。
图8总体上示出了第一参考信号乘法器电路800的示例。第一参考信号乘法器电路800可以被配置为以各自不同的参考输出信号幅度生成多个参考输出信号。参考输出信号可以具有各自的信号幅度，其可以是基本参考幅度的不同倍数。
在一个示例中，第一参考信号乘法器电路800可以包括耦合到第一器件对的电源轨802，该第一器件对包括第一级标准nMOS器件808和第一级翻转栅极nMOS器件812。这些器件可以使它们各自的栅极端子耦合在一起并且耦合到第一级标准nMOS器件808的漏极端子，使得第一级标准nMOS器件808被二极管耦合。供电轨802可以通过电流源耦合到第一级标准nMOS器件808的漏极和栅极端子。在图8的示例中，第一器件对可以在第一级标准nMOS器件808的源极端子与第一级翻转栅极nMOS器件812的漏极端子之间的结处具有第一参考信号输出节点806。第一参考信号输出节点806可以被配置为在参考节点804处提供第一参考信号，该第一参考信号具有例如高于地面1.2V或高于参考信号的电压幅度的参考信号幅度。
在一个示例中，第一参考信号乘法器电路800可以包括第二器件对，该第二器件对包括第二级标准nMOS器件816，该第二级标准nMOS器件816串联耦合到第二级翻转栅极nMOS器件818。类似于第一器件对，第二器件对中的器件可以包括处于二极管耦合配置中的第二级标准nMOS器件816，其漏极端子经由电流源耦合至电源轨802。第二级标准nMOS器件816的栅极端子可以耦合至第二级翻转栅极nMOS器件818的栅极端子，并且第二级标准nMOS器件816的源极端子可以耦合至第二级倒栅nMOS器件818的漏极端子。在该示例中，第二级翻转栅极nMOS器件818的源极端子可以耦合至第一参考信号输出节点806，诸如而不是耦合至接地或参考节点804。在图8的示例中，第二器件对可以在第二级标准nMOS器件816的源极端子与第二级翻转栅极nMOS器件818的漏极端子之间的结处具有第二参考信号输出节点810。第二参考信号输出节点810可以被配置为在第一参考信号输出节点806处提供第二参考信号，该第二参考信号的参考信号幅度是该参考信号的倍数。即，在图8的示例中，第二参考信号输出节点810处的参考信号可以约为2.4V，或者是第一参考信号输出节点806处的参考信号的大小的两倍。
在一个示例中，第一参考信号乘法器电路800可以被配置为在第三参考信号输出节点814处诸如使用第二器件对来提供参考信号的不同倍数。例如，第一参考信号乘法器电路800可以包括第三器件对，该第三器件对包括第三级标准nMOS器件820，该第三级标准nMOS器件串行耦合到第三级翻转门nMOS器件822。类似于第一和第二器件对，第三器件对中的器件可以包括二极管耦合配置的第三级标准nMOS器件820，其漏极端子通过电流源耦合到电源轨802。第三级标准nMOS器件820的栅极端子可以耦合至第三级翻转栅极nMOS器件822的栅极端子，并且第三级标准nMOS器件820的源极端子可以耦合到第三级翻转栅极nMOS器件822的漏极端子。在该示例中，第三级翻转栅极nMOS器件822的源极端子可以耦合到第二参考信号输出节点810，例如而不是耦合到地面或参考节点804。在图8的示例中，第三器件对可以在第三级标准nMOS器件820的源极端子与第三级倒栅nMOS器件822的漏极端子之间的结处具有第三参考信号输出节点814。第三参考信号输出节点814可以被配置为在第一参考信号输出节点806处提供第三参考信号，该第三参考信号的参考信号幅度是该参考信号的倍数。即，在图8的示例中，在第三参考信号输出节点814处的参考信号可以是大约3.6V，或在第一参考信号输出节点806处的参考信号的大小的三倍。可以类似地包括器件对的附加级，以提供参考信号的进一步的步进倍数。级数可以例如通过在供电轨802处的供电信号的大小来限制。在一个示例中，相乘的参考输出可用于产生电源轨，例如在线性稳压器中，或用作数据转换器的参考或用于其他目的。由于乘法不涉及高薄层电阻，因此与其他设计相比，功耗更低，成本更低，面积损失更少。
图9大体上说明比较器电路900的实例。比较器电路900的实例可包含或使用一个或一个以上标准和翻转栅极nMOS装置对来产生参考信号，可将测试信号Vin与参考信号进行比较。
例如，比较器电路900可以包括第一供应轨902，其可以将供应信号Vpos提供给二极管连接的PMOS输入器件908。PMOS输入器件908可以在其栅极端向第一器件对904提供第一参考信号Vref_1。
第一对器件904可以包括第一级标准nMOS器件914和第一级翻转栅nMOS器件916。第一级标准nMOS器件914和第一级翻转栅nMOS器件916可以串联耦合，并且第一级标准nMOS器件914可以是二极管耦合的。第一级翻转栅极nMOS器件916的栅极端子可以耦合到第一级标准nMOS器件914的栅极端子。在示例中，可以在第一级翻转栅极nMOS器件916的漏极端子处提供第二参考信号Vref_2。
在一个示例中，比较器电路900可以包括耦合到第一器件对904的第二器件对912。例如，第二器件对912可以包括第二级标准nMOS器件918和第二级翻转栅极nMOS器件920。第二级标准nMOS器件918和第二级倒栅nMOS器件920可以串联耦合，并且第二级标准nMOS器件918可以二极管耦合。第二级标准nMOS器件918的栅极端子可以耦合到第二级翻转栅极nMOS器件920的栅极端子。在示例中，可以在第二级翻转栅极nMOS器件920的漏极端子处提供第三参考信号Vref_3。
在一个示例中，比较器电路900包括PMOS输出器件910。PMOS输出器件910可以被配置为在其源极端处接收比较器输入信号924或Vin。Vin的值可以与阈值进行比较。阈值可以对应于第三参考信号Vref_3的值，并且可以从PMOS输出装置910的漏极端子提供或测量比较结果。也就是说，比较器电路900可以在PMOS输出器件910的漏极端子处的比较器输出节点906处提供信号Vout。信号Vout指示在第二级翻转栅极nMOS器件920的漏极端子处的比较器输入信号924Vin和第三参考信号Vref_3之间的关系。
在图9的示例中，可以基于在PMOS输入器件908和PMOS输出器件910之间使用的级数来调节阈值或Vref_3。图9的示例示出了两个级，但是，附加级或少至一级也可以类似地用于提供阈值，将输入信号Vin与该阈值进行比较。在示例中，电路900可以用作公共栅极放大器，以将Vin调节到指定的阈值电压值，例如高于Vpos的2.4V。通过使用公共栅极配置串行设置阈值，例如与在PMOS输入器件908或PMOS输出器件910的源极提供阈值相反，可以帮助避免由于源极退化导致的增益降低。
图10大体上示出了可调参考信号发生器电路1000的示例。可调参考信号发生器电路1000可以被配置为提供具有用户指定幅度的电压参考输出信号Vref。在一个示例中，可调参考信号发生器电路1000被配置为一起使用标准nMOS器件和翻转栅极nMOS器件，以第一信号幅度提供中间参考电压信号，将中间参考电压信号转换为电流，然后提供具有不同第二信号幅度的参考电压输出信号Vref。
例如，可调参考信号发生器电路1000可以包括耦合在电源节点和地之间的倒栅nMOS器件1002，以及耦合在电源节点和地之间的标准nMOS器件1004。翻转栅极nMOS器件1002的栅极和漏极端子可以通过nMOS对晶体管1012中的第一晶体管的栅极-源极结来耦合，并且标准nMOS器件1004的栅极和漏极端子可以通过nMOS对晶体管1012中的第二晶体管的栅极-源极结耦合。翻转栅极nMOS器件1002和标准nMOS器件1004的栅极端子可以分别通过第一电压-电流转换电阻器1008和第二电压-电流转换电阻器1010接地。
在一个示例中，翻转栅极nMOS器件1002和标准nMOS器件1004的栅极端子处的电压信号可以使用第一电压-电流转换电阻器1008和第二电压-电流转换电阻器1010转换为电流信号，并且所得的电流信号可以通过电流镜像网络1014镜像到参考电压输出节点1016。参考电压输出节点1016可以通过输出电阻器1006接地。可以选择输出电阻器1006的值或调整以提供指定电压幅度的参考电压输出信号Vref。例如，输出电阻器1006的相对较高的值或电阻可以用于提供相对较大的幅度的输出信号Vref，或者输出电阻器1006的较低值或较小电阻可用于提供相对较小幅度的输出信号Vref。在示例中，输出电阻器1006的值可以在制造时指定或可以由用户提供。
图11大体上说明可包含产生电压参考信号的第一方法1100的实例。在示例中，第一方法1100包括使用一对MOSFET器件，包括标准器件和串联布置的倒栅nMOS器件，以产生电压参考信号。
在方框1102中，第一方法1100可以包括在二极管连接的第一晶体管的漏极端子处接收第一电流偏置信号。在一个示例中，第一晶体管可以包括标准nMOS器件，例如来自图1的示例的标准nMOS器件102。在一个示例中，第一晶体管可以耦合在电流源和被配置为提供电压参考信号的输出节点之间。即，第一晶体管可以包括耦合到电流源的漏极端子和耦合到输出节点的源极端子。
在方框1104中，第一方法1100可以包括在诸如图1的示例中的翻转栅极nMOS器件104的翻转栅极晶体管的漏极端子处接收第一电流偏置信号的至少一部分。在示例中，翻转栅极晶体管可以耦合在输出节点和参考节点(例如，地)之间。也就是说，翻转栅极晶体管可以包括耦合到输出节点的漏极端子和耦合到地的源极端子。
在方框1106中，第一方法1100可以包括在输出节点处向翻转栅极晶体管提供第二偏置信号，以相对于第一晶体管中的电流密度在翻转栅极晶体管中提供更高的电流密度。在示例中，在框1106中提供第二偏置信号可以包括选择多个分立的晶体管器件以用于将第二偏置信号从电源节点提供给输出节点。
在方框1108中，第一方法1100可以包括在输出节点处提供基本上与温度无关的电压参考信号。即，框1108可以包括提供电压信号，该电压信号在至少包括第一晶体管和翻转栅极晶体管的基板的温度变化上基本稳定。电压参考信号可用作各种电路的稳定参考或源，例如信号转换器电路、开关控制电路、热插拔控制电路、信号监视电路、模数转换器电路、功率转换器电路，或要求或使用高精度监测或测量的其他电路。
在示例中，第一方法1100可以进一步包括增大或减小参考信号的幅度以提供不同值的参考信号。在一示例中，提供逐步升高或逐步降低的信号的电路可以包括或使用串联耦合的晶体管和翻转栅极晶体管对的一个或多个其他实例。
在示例中，第一方法1100可以包括在缓冲器或增益电路处接收来自输出节点的电压信号，以及使用增益电路来增大或减小所接收的电压信号的幅度。
在一个示例中，并且如本文其他地方所讨论的，要解决的问题包括提供基本稳定，与温度无关并且在预期的与工艺有关的制造变化方面有用的参考电压或参考电流信号。本公开的各个方面可以帮助提供对与参考提供电路相关联的这些和其他问题的解决方案。
在示例中，方面1可以包括或使用主题(例如用于执行动作的器件，系统，器件，方法，装置或器件可读介质，包括指令，当这些指令由该器件执行时，可能导致该器件执行动作，或者制造品)，例如可以包括或使用被配置为在输出节点处提供温度补偿的电压参考信号的参考信号发生器。在方面1中，参考信号发生器可以包括耦合在电源节点(例如，包括电流源)和输出节点之间的第一晶体管，耦合在输出节点和参考节点之间的翻转栅极晶体管，以及偏置电流源，其被配置为在输出节点处向翻转栅极晶体管提供偏置电流，以相对于第一晶体管中的电流密度来调节翻转栅极晶体管中的电流密度。
方面2可以包括或使用方面1的主题，或者可以可选地与方面1的主题组合，以可选地包括具有N+型栅极的第一晶体管，并且包括具有N+型栅极的翻转栅极晶体管，该N+型栅极反掺杂有P+型材料。
方面3可包括或使用方面1或2的一个或任意组合的主题，或可任选地与之结合，以可选地包括电源节点，该电源节点电耦合到第一晶体管的栅极端子和翻转栅极晶体管的栅极端子。
方面4可以包括或使用方面1或3的一个或任意组合的主题，或者可以可选地与方面1至3的一个或任意组合相结合，以可选地包括或使用第一晶体管的有效栅极宽度与翻转栅极晶体管的有效栅极宽度之比至少为10：1。
方面5可包括或使用方面1至4的一个或任何组合的主题，或可任选地与之结合，以可选地包括并联耦合的多个晶体管器件作为偏置电流源。在方面5中，可以选择少于全部的多个晶体管器件来提供可调节的偏置电流。
方面6可以包括或使用方面1至5中的一个或任何组合的主题，或者可以可选地与方面1至5的一个或任意组合相结合，以可选地包括或使用被配置为向第一晶体管的漏极节点提供参考电流的第一电流源，其中参考电流的大小大于来自偏置电流源的偏置电流的大小。
方面7可以包括或使用方面1至6中的一个或任意组合的主题，或者可以可选地与方面1至6的主题的主题相结合，以可选地包括第一电流源和偏置电流源，该第一电流源和偏置电流源包括耦合至公共电源节点的各个晶体管。
方面8可以包括或使用方面，或者可以可选地与方面1至7中的一个或任何组合的主题结合，以可选地包括或使用耦合到输出节点的输出缓冲电路，并且输出缓冲电路可以被配置为在输出节点上升高或降低电压信号的幅度。
方面9可以包括或使用，或者可以可选地与方面1至8的一个或任意组合的主题结合，以可选地包括或使用串联耦合在电流电源节点和输出节点之间的第二晶体管和第二翻转栅极晶体管，以及升压参考节点，其耦合到第二晶体管的源极并耦合到第二翻转栅极晶体管的漏极。在方面9中，可以将第二晶体管的漏极节点、第二晶体管的栅极节点和第二翻转栅极晶体管的栅极节点电耦合。在方面9中，升压的参考节点可以提供参考信号输出，该参考信号输出的信号幅度大于在输出节点处的电压参考信号。
方面10可以包括或使用方面1或8之一或任意组合的主题，以可选地包括耦合到电源轨的输出节点，并且在翻转栅极晶体管的漏极节点处的参考节点可以被配置为提供相对于电源轨上的信号的降压参考信号。
方面11可以包括或使用主题(例如用于执行动作的器件，系统，器件，方法，装置或器件可读介质，包括指令，当这些指令由该器件执行时，可能导致该器件执行动作，或者制造品)，例如可以包括或使用用于使用参考信号发生器在输出节点处提供温度补偿的电压参考信号的方法。在一个示例中，方面11可以包括在二极管连接的第一晶体管的漏极端子处接收第一电流偏置信号，该第一晶体管耦合在电源节点和输出节点之间，并且在耦合在输出节点和参考节点之间的翻转栅极晶体管的漏极端子处接收第一电流偏置信号的至少一部分，并在输出节点处向翻转栅极晶体管提供第二偏置信号，以相对于第一晶体管中的电流密度在翻转栅极晶体管中提供更高的电流密度。
方面12可以包括或使用方面11的主题，或者可以可选地与方面11的主题组合，以可选地包括提供第二偏置信号，包括选择多个分立的晶体管器件以用于将第二偏置信号从电源节点提供给输出节点。
方面13可以包括或使用方面11或方面12的主题，或者可以可选地与方面11或方面12的主题组合，以可选地包括使用串行耦合的晶体管和翻转栅极晶体管对的一个或多个其他实例来提高或降低参考信号的幅度。
方面14可以包括、使用或可以与方面11至13之一或任意组合的主题进行组合，以可选地包括：在增益电路处，从输出节点接收电压信号；以及使用增益电路来递增或递减所接收的电压信号的幅度。
方面15可以包括、使用或可以与方面11至14的一种或任意组合的主题进行组合，以可选地包括电耦合电源节点、二极管连接的第一晶体管的漏极端子和翻转栅极晶体管的栅极端子。
方面16可以包括或使用方面，或者可以可选地与方面11至15的一个或任何组合的主题结合，以可选地包括接收第一电流偏置信号，包括使用耦合在电源节点和二极管连接的第一晶体管的漏极端子之间的第二晶体管。在一个示例中，在方面16中，提供第二偏置信号可以包括使用耦合在电源节点和输出节点之间的第三晶体管。
方面17可以包括或使用主题(例如用于执行动作的器件，系统，器件，方法，装置或器件可读介质，包括指令，当这些指令由该器件执行时，可能导致该器件执行动作，或者制造品)，诸如可以包括或使用参考信号发生器的参考信号发生器被配置为在输出节点处提供温度补偿的电压参考信号。在方面17中，参考信号发生器可以包括耦接在电源节点和输出节点之间的二极管连接的第一FET器件，耦接在输出节点和参考节点之间的翻转栅极晶体管，并且该翻转栅极晶体管可以包括耦合到第一FET器件的漏极端子的栅极端子，方面17可以进一步包括偏置电流源，该偏置电流源被配置为向输出节点提供偏置电流，以相对于第一晶体管中的电流密度来调整翻转栅极晶体管中的电流密度。
方面18可以包括或使用方面17，或者可以与方面17的主题组合，以可选地包括第一FET器件，该第一FET器件包括N+型栅极，并且翻转栅极晶体管可以包括被P+型材料反掺杂的N+型栅极。
方面19可包括或使用方面17或方面18的主题，或者可任选地与方面17或方面18的主题组合，以可选地包括第一FET器件的有效栅极宽度与翻转栅极晶体管的有效栅极宽度之比至少为10∶1。
方面20可包括或使用方面17或方面17至19中的一个或任何组合的主题，以可选地包括偏置电流源，该偏置电流源包括并联耦合的多个晶体管器件，并选择少于全部的多个晶体管器件以向输出节点提供可调的偏置电流。
该详细描述包括对附图的引用，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。除了所示出或描述的元件之外，这样的示例可以包括元件。然而，本发明人还设想了仅提供示出或描述的那些元件的示例。本发明人设想了使用示出或描述的那些元素的任何组合或排列(或其一个或多个方面)的示例，关于此处显示或描述的特定示例(或其一个或多个方面)，或其他示例(或其一个或多个方面)。
在该文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文档中，除非另有说明，否则术语“或”用于表示非排他性或，例如“A或B”包括“A但不包括B”、“B但不包括A”和“A和B”。在本文档中，术语“包括”和“其中”用作相应术语“包含”和“其中”的普通等效词。
在以下权利要求中，术语“包括”和“包含”是开放式的，即，除权利要求中在此术语之后列出的元件之外，还包括其他元件的系统、器件、物品、组合物、制剂或方法仍被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。
本文描述的方法示例可以至少部分是机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子器件以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，例如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外，在示例中，代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如，光盘和数字视频磁盘)、磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述意图是说明性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，例如可以由本领域的普通技术人员使用其他实施例。提供摘要以允许读者快速地确定技术公开的性质。提交本文档的前提是，它不会被用来解释或限制权利要求的范围或含义。另外，在以上详细描述中，可以将各种特征分组在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何声明都是必不可少的。相反，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求在此作为示例或实施例并入详细说明中，每个权利要求作为独立的实施例独立存在，并且可以预期的是，这样的实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。
Claims (16)
1.一种参考信号发生器，被配置为在输出节点处提供温度补偿的电压参考信号，该参考信号发生器包括：
第一晶体管，耦合在电源节点和所述输出节点之间；
翻转栅极晶体管，耦合在所述输出节点和参考节点之间；和
偏置电流源，被配置为在所述输出节点处向所述翻转栅极晶体管提供偏置电流，以相对于所述第一晶体管中的电流密度来调节所述翻转栅极晶体管中的电流密度。
2.根据权利要求1所述的参考信号发生器，其中所述第一晶体管包括N+型栅极，并且其中所述翻转栅极晶体管包括N+型栅极，所述N+型栅极反向掺杂有P+型材料。
3.根据权利要求1所述的参考信号发生器，其中所述电源节点电耦合到所述第一晶体管的栅极端子和所述翻转栅极晶体管的栅极端子。
4.根据权利要求1所述的参考信号发生器，其中所述第一晶体管的有效栅极宽度与所述翻转栅极晶体管的有效栅极宽度之比至少为10:1。
5.根据权利要求1所述的参考信号发生器，其中所述偏置电流源包括并联耦合的多个晶体管器件，并且其中少于所有所述多个晶体管器件被选择来为所述翻转栅极晶体管提供可调节的偏置电流。
6.根据权利要求1所述的参考信号发生器，还包括第一电流源，该第一电流源被配置为向所述第一晶体管的漏极节点提供参考电流。
7.根据权利要求6所述的参考信号发生器，其中所述参考电流的幅度大于来自所述偏置电流源的偏置电流的幅度。
8.根据权利要求6所述的参考信号发生器，其中所述第一电流源和所述偏置电流源包括耦合到公共电源节点的相应的晶体管。
9.根据权利要求1所述的参考信号发生器，还包括耦合到所述输出节点的输出缓冲电路，所述输出缓冲电路被配置为将所述输出节点处的电压信号的幅度递增或递减。
10.根据权利要求9所述的参考信号发生器，其中所述输出缓冲电路被配置为将所述输出节点处的电压参考信号的幅度递增或递减。
11.一种使用参考信号发生器在输出节点处提供温度补偿的电压参考信号的方法，该方法包括：
在连接为二极管的第一晶体管的漏极端子处接收第一电流偏置信号，该第一晶体管耦合在电源节点和所述输出节点之间；
在耦合在所述输出节点和参考节点之间的翻转栅极晶体管的漏极端子处接收第一电流偏置信号的至少一部分；和
在所述输出节点处将第二偏置信号提供给所述翻转栅极晶体管，以相对于所述第一晶体管中的电流密度提供所述翻转栅极晶体管中的更高的电流密度。
12.根据权利要求11所述的方法，还包括使用串联耦合的晶体管和翻转栅极晶体管对的一个或多个附加的实例来递增或递减所述参考信号的幅度。
13.根据权利要求11所述的方法，还包括在增益电路处从所述输出节点接收电压信号，以及使用该增益电路使接收的电压信号的幅度递增或递减。
14.一种参考信号发生器，被配置为在输出节点处提供温度补偿的电压参考信号,该参考信号发生器包括:
连接为二极管的第一FET器件，耦合在电源节点和所述输出节点之间；
翻转栅极晶体管，耦合在所述输出节点和参考节点之间，所述翻转栅极晶体管包括耦接到所述第一FET器件的漏极端子的栅极端子；以及
偏置电流源，被配置为向所述输出节点提供偏置电流，以相对于所述第一FET器件中的电流密度来调节所述翻转栅极晶体管中的电流密度。
15.根据权利要求14所述的参考信号发生器，其中所述第一FET器件包括N+型栅极，并且其中所述翻转栅极晶体管包括N+型栅极，该N+型栅极反向掺杂有P+型材料。
16.根据权利要求14所述的参考信号发生器，其中所述第一FET器件的有效栅极宽度与所述翻转栅极晶体管的有效栅极宽度之比至少为10:1。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/671,782 US10782723B1 (en) | 2019-11-01 | 2019-11-01 | Reference generator using fet devices with different gate work functions |
| US16/671,782 | 2019-11-01 | ||
| US16/996,252 | 2020-08-18 | ||
| US16/996,252 US11687111B2 (en) | 2019-11-01 | 2020-08-18 | Reference generator using FET devices with different gate work functions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112787640A CN112787640A (zh) | 2021-05-11 |
| CN112787640B true CN112787640B (zh) | 2024-04-19 |
Family
ID=72516780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011190032.4A Active CN112787640B (zh) | 2019-11-01 | 2020-10-30 | 使用具有不同栅极工作功能的fet器件的参考发生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US10782723B1 (zh) |
| CN (1) | CN112787640B (zh) |
| TW (1) | TWI759924B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10782723B1 (en) | 2019-11-01 | 2020-09-22 | Analog Devices International Unlimited Company | Reference generator using fet devices with different gate work functions |
| CN113625818B (zh) * | 2021-08-17 | 2022-12-02 | 杭州深谙微电子科技有限公司 | 基准电压源 |
| CN114326916B (zh) * | 2022-01-04 | 2023-04-28 | 上海南芯半导体科技股份有限公司 | 一种基准电压检测电路 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5159260A (en) | 1978-03-08 | 1992-10-27 | Hitachi, Ltd. | Reference voltage generator device |
| JP3304539B2 (ja) | 1993-08-31 | 2002-07-22 | 富士通株式会社 | 基準電圧発生回路 |
| JP3139542B2 (ja) | 1998-01-28 | 2001-03-05 | 日本電気株式会社 | 参照電圧発生回路 |
| JP4194237B2 (ja) | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
| US6552603B2 (en) | 2000-06-23 | 2003-04-22 | Ricoh Company Ltd. | Voltage reference generation circuit and power source incorporating such circuit |
| JP2002170886A (ja) | 2000-09-19 | 2002-06-14 | Seiko Instruments Inc | 基準電圧用半導体装置とその製造方法 |
| JP3717388B2 (ja) * | 2000-09-27 | 2005-11-16 | 株式会社リコー | 基準電圧発生回路及びその出力値調整方法並びに電源装置 |
| JP2003283258A (ja) | 2002-03-20 | 2003-10-03 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
| JP4713280B2 (ja) | 2005-08-31 | 2011-06-29 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP2010176258A (ja) | 2009-01-28 | 2010-08-12 | Hitachi Ulsi Systems Co Ltd | 電圧発生回路 |
| JP5959220B2 (ja) | 2012-02-13 | 2016-08-02 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
| JP5919520B2 (ja) | 2012-02-24 | 2016-05-18 | パナソニックＩｐマネジメント株式会社 | 基準電圧源回路 |
| JP6097582B2 (ja) | 2013-02-01 | 2017-03-15 | ローム株式会社 | 定電圧源 |
| JP6215652B2 (ja) | 2013-10-28 | 2017-10-18 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
| US11269368B2 (en) | 2014-02-18 | 2022-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference and method of using |
| US10241535B2 (en) | 2014-02-18 | 2019-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate voltage reference having boxing region and method of using |
| US9590504B2 (en) | 2014-09-30 | 2017-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flipped gate current reference and method of using |
| US9666574B1 (en) | 2015-11-30 | 2017-05-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device structure and manufacturing method thereof |
| US10720885B2 (en) | 2017-08-04 | 2020-07-21 | Dialog Semiconductor (Uk) Limited | Low power oscillator using flipped-gate MOS |
| US10862469B2 (en) | 2017-10-09 | 2020-12-08 | Dialog Semiconductor (Uk) Limited | Nano power under-voltage lockout circuits (UVLO) using flipped-gate MOS |
| US10181854B1 (en) | 2018-06-15 | 2019-01-15 | Dialog Semiconductor (Uk) Limited | Low power input buffer using flipped gate MOS |
| US10782723B1 (en) | 2019-11-01 | 2020-09-22 | Analog Devices International Unlimited Company | Reference generator using fet devices with different gate work functions |
-
2019
- 2019-11-01 US US16/671,782 patent/US10782723B1/en active Active
-
2020
- 2020-08-18 US US16/996,252 patent/US11687111B2/en active Active
- 2020-10-27 TW TW109137221A patent/TWI759924B/zh active
- 2020-10-30 CN CN202011190032.4A patent/CN112787640B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TWI759924B (zh) | 2022-04-01 |
| TW202135465A (zh) | 2021-09-16 |
| US11687111B2 (en) | 2023-06-27 |
| CN112787640A (zh) | 2021-05-11 |
| US10782723B1 (en) | 2020-09-22 |
| US20210132649A1 (en) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112787640B (zh) | 使用具有不同栅极工作功能的fet器件的参考发生器 | |
| US9785176B2 (en) | Small-circuit-scale reference voltage generating circuit | |
| US6958643B2 (en) | Folded cascode bandgap reference voltage circuit | |
| US6628558B2 (en) | Proportional to temperature voltage generator | |
| US9632521B2 (en) | Voltage generator, a method of generating a voltage and a power-up reset circuit | |
| US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
| US10296026B2 (en) | Low noise reference voltage generator and load regulator | |
| KR101489006B1 (ko) | 정전류 회로 | |
| US20070046363A1 (en) | Method and apparatus for generating a variable output voltage from a bandgap reference | |
| US20090051329A1 (en) | Method and charge-up circuit capable of adjusting charge-up current | |
| JPH0782404B2 (ja) | 基準電圧発生回路 | |
| US20080284501A1 (en) | Reference bias circuit for compensating for process variation | |
| US8659346B2 (en) | Body-bias voltage controller and method of controlling body-bias voltage | |
| US11086348B2 (en) | Bandgap reference circuit | |
| US7863884B1 (en) | Sub-volt bandgap voltage reference with buffered CTAT bias | |
| US6972549B2 (en) | Bandgap reference circuit | |
| CN113253788B (zh) | 基准电压电路 | |
| WO2006090452A1 (ja) | 基準電圧発生回路 | |
| CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
| CN112558680B (zh) | 线性调整器及其控制电路 | |
| CN115454183A (zh) | 低压差线性稳压器 | |
| US20090058390A1 (en) | Semiconductor device with compensation current | |
| CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
| US7834682B2 (en) | Reference voltage generation circuit and semiconductor storage apparatus using the same | |
| GB2259376A (en) | Voltage and current reference source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |