JP6215652B2 - 基準電圧発生装置 - Google Patents

基準電圧発生装置 Download PDF

Info

Publication number
JP6215652B2
JP6215652B2 JP2013223367A JP2013223367A JP6215652B2 JP 6215652 B2 JP6215652 B2 JP 6215652B2 JP 2013223367 A JP2013223367 A JP 2013223367A JP 2013223367 A JP2013223367 A JP 2013223367A JP 6215652 B2 JP6215652 B2 JP 6215652B2
Authority
JP
Japan
Prior art keywords
reference voltage
nmos transistor
type
voltage generator
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013223367A
Other languages
English (en)
Other versions
JP2015087802A (ja
Inventor
雅幸 橋谷
雅幸 橋谷
英生 吉野
英生 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2013223367A priority Critical patent/JP6215652B2/ja
Priority to CN201410548857.7A priority patent/CN104571251B/zh
Priority to TW103135820A priority patent/TWI658352B/zh
Priority to KR1020140145240A priority patent/KR20150048647A/ko
Priority to US14/525,890 priority patent/US9552009B2/en
Publication of JP2015087802A publication Critical patent/JP2015087802A/ja
Application granted granted Critical
Publication of JP6215652B2 publication Critical patent/JP6215652B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体集積回路内において、基準電圧を発生する基準電圧発生装置に関する。
従来の基準電圧発生装置で用いられる回路について図４を用いて説明する。図４は基準電圧発生装置の回路図である。電流源として機能するように接続されたディプレション型ＮＭＯＳトランジスタ（以下Ｄ型ＮＭＯＳトランジスタ）９は、ダイオード接続されたエンハンスメント型ＮＭＯＳトランジスタ（以下Ｅ型ＮＭＯＳトランジスタ）１０に定電流を流し込む。この定電流により、Ｅ型ＮＭＯＳトランジスタ１０に、それぞれのトランジスタの閾値およびサイズに応じた基準電圧が発生する。
まず始めに、基準電圧発生装置の基本となる構造を図５の模式的断面図を参照に説明する。基準電圧発生装置は、ディプレション型ＮＭＯＳトランジスタ（以下Ｄ型ＮＭＯＳトランジスタ）９およびエンハンスメント型ＮＭＯＳトランジスタ（以下Ｅ型ＮＭＯＳトランジスタ）１０を備える。
電流源として機能するように接続されたＤ型ＮＭＯＳトランジスタ９は、閾値がディプレション領域で動作するように、埋め込みチャネル１２を備えており、ドレイン１７を電源端子として、ゲート電極１３とソース１６は基準電圧発生端子に接続されている。このような接続をすることで、上記のＤ型ＮＭＯＳトランジスタ９は定電流源として機能する。一方で、上記のＤ型ＮＭＯＳトランジスタ９とダイオード接続されたＥ型ＮＭＯＳトランジスタ１０は、閾値がエンハンスメント領域で動作するように表面チャネル１１を備えており、ゲート電極１３とドレイン１５が基準電圧発生端子に接続されており、ソース１４は接地端子に接続されている。すなわち、上記Ｄ型ＮＭＯＳトランジスタ９と上記Ｅ型ＮＭＯＳトランジスタ１０は直列接続されている。したがって、等価回路であらわすと、図４に示す回路図となる。
次に、この基準電圧発生装置の動作について図３を参照に説明する。
上述のＤ型ＮＭＯＳトランジスタ９は、定電流源として動作するため、ここでのトランジスタ特性として、例えば、ソース-基板接地のゲート電圧を一定間隔で印加した場合のドレイン電流は、図３のＤ型ＮＭＯＳトランジスタ特性８のようになり閾値はＢであり、かつ、ゲート電圧が０でドレイン電流を得る。一方で、上述のＥ型ＮＭＯＳトランジスタ１０は、同じくトランジスタ特性として、例えば、ソース-基板接地のゲート電圧を一定間隔で印加した場合のドレイン電流は、図３の閾値はＡのＥ型ＮＭＯＳトランジスタ特性７を得る。ここで、上述のＥ型ＮＭＯＳトランジスタ１０は、上述の定電流源としてのＤ型ＮＭＯＳトランジスタ９とダイオード接続されているため、上述のＤ型ＮＭＯＳトランジスタ特性８のゲート電圧が０の電流を流すためのゲート電圧が必要になり、これが図３の出力電圧Ｃになり、基準電圧発生装置の出力になる。
従来技術では、上述のように、定電流源のＤ型ＮＭＯＳトランジスタは埋め込みチャネルによってディプレション領域での動作をさせ、ダイオード接続されるＥ型トランジスタは表面チャネルによってエンハンスメント領域での動作をさせるように基準電圧発生装置を構成している。ここで、トランジスタ特性においては、特に図３に示されるソース−基板接地のゲート電圧に対するドレイン電流特性が重要となる。これはトランジスタの温度変化によっても変動する電気特性である。基準電圧発生装置を構成しているトランジスタの個々の温度特性が異なることによって、基準電圧発生装置の温度特性を広い温度範囲において平坦にすることは難しい。
特公平４−６５５４６号公報
近年、電子機器の高精度化が進み、この電子機器を制御するＩＣの高精度化が求められている。例として、ＩＣの特にボルテージディテクタあるいはボルテージレギュレータに代表されるパワーマネジメントＩＣにおいては、ＩＣが搭載される携帯機器の小型化および汎用性に伴って、周囲温度環境の変化、特にＩＣ内部において、温度が変化しても基準電圧発生装置が基準電圧を高精度に発生できること、すなわち、基準電圧の温度特性がより平坦になることが求められている。
本発明は、上記要求を鑑みてなされ、より平坦な温度特性を有する基準電圧発生装置を提供することを課題としている。
本発明は、上記課題を解決するために、基準電圧発生装置において、電流源として機能するために存在するＤ型ＮＭＯＳトランジスタと、その定電流を流し込むようにダイオード接続されるトランジスタを同じ温度係数を有するＤ型ＮＭＯＳトランジスタで回路構成することで、より平坦な温度特性を有する基準電圧発生装置とした。
本発明は、基準電圧発生装置において、Ｄ型ＮＭＯＳトランジスタと同じ温度係数のＤ型ＮＭＯＳトランジスタを備えることで、基準電圧発生装置の温度特性が改善される。
本発明の実施例の基準電圧発生装置を構成するトランジスタの模式的特性図である。 本発明の実施例の基準電圧発生装置の模式的回路図である。 従来技術を説明する基準電圧発生装置を構成するトランジスタの模式的特性図である。 従来技術を説明する基準電圧発生装置の模式的回路図である。 従来技術を説明する基準電圧発生装置の模式的断面図である。
以下、本発明の実施例について、図面を参照して説明する。
最初に、図１（ａ）を参照して本発明の特徴を説明する。図１（ａ）はともにＤ型の第１導電型であるＮＭＯＳトランジスタの温度係数の閾値に対する依存性を、温度特性３を有する第１のＮＭＯＳトランジスタと温度特性４を有する第２のＮＭＯＳトランジスタに関して描いた模式的特性図である。温度係数とは注目している物理量の規定された温度範囲における平均の変化率であり、ここでは、閾値電圧の温度係数となる。ここでＮＭＯＳトランジスタをＤ型とするためにチャネル領域に拡散される不純物の導電型はＮ型であり、埋め込みチャネルとなる。第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタとは、閾値を定めるための不純物の種類および深さ方向の分布であるプロファイル、さらに幾何学的な寸法が異なるので異なる温度係数を有している。
そして、基準電圧発生装置は、例えば、図１（ａ）における温度係数Ｄを示す、閾値電圧Ｂを有する第１のＮＭＯＳトランジスタと、閾値電圧Ａを有する第２のＮＭＯＳトランジスタとの二つのＮＭＯＳトランジスタとから構成される。つまり、同じ温度係数を有する二つのトランジスタで基準電圧発生装置を構成するのである。これは、上記構成からなる基準電圧発生装置の発生する基準電圧は、基本的に二つのトランジスタの閾値の差により決まるからである。さらに、二つのトランジスタの幾何学的寸法を調節することで、二つのトランジスタの閾値の差とすることもできるからである。そのため、温度係数が同じトランジスタで基準電圧発生装置を構成すれば、閾値電圧の差としての基準電圧は、温度が変化してもほぼ一定とすることが可能である。各々のトランジスタが有する閾値電圧Ａおよび閾値電圧Ｂは調整が可能である。例えば、イオン注入法を用いてチャネル領域のプロファイルを調整することが可能であり、この時に用いる不純物は、例えば、上述の第１のＮＭＯＳトランジスタにおいては砒素、第２のＮＭＯＳトランジスタにおいては燐とすることが可能である。
加えて、ここでのトランジスタの電気特性は図１（ｂ）に示すように、閾値電圧Ａを有する第２のＮＭＯＳトランジスタは特性１となり、閾値電圧Ｂを有する第１のＮＭＯＳトランジスタは特性２となる。これらのトランジスタの出力電圧の差を用いて、上述の図３で説明した動作原理により、基準電圧発生装置の出力Ｃを得ることができる。
上記の場合、基準電圧発生装置の模式的回路図は図２のようになり、閾値電圧Ｂを有する第１のＤ型ＮＭＯＳトランジスタ５が定電流源となり、閾値電圧Ａを有する第２のＤ型ＮＭＯＳトランジスタ６がダイオード接続されることで基準電圧発生装置を構成している。
この結果、本発明の特徴である、同じ温度係数を有するＤ型ＮＭＯＳトランジスタで構成された基準電圧発生装置は、平坦な温度特性を有すること可能となる。
１ 閾値Ａを有する第２のＮＭＯＳトランジスタの特性
２ 閾値Ｂを有する第１のＮＭＯＳトランジスタの特性
３ 第１のＮＭＯＳトランジスタの温度係数の閾値電圧依存性
４ 第２のＮＭＯＳトランジスタの温度係数の閾値電圧依存性
５ 閾値Ａを有するＤ型ＮＭＯＳトランジスタ
６ 閾値Ｂを有するＤ型ＮＭＯＳトランジスタ
７ 閾値ＡのＥ型ＮＭＯＳトランジスタ特性
８ 閾値ＢのＤ型ＮＭＯＳトランジスタ特性
９ Ｄ型ＮＭＯＳトランジスタ
１０ Ｅ型ＮＭＯＳトランジスタ
１１ 表面チャネル
１２ 埋め込みチャネル
１３ ゲート電極
１４、１６ ソース
１５、１７ ドレイン

Claims (2)

  1. 定電流を流す第１のＮ型ディプレション型ＭＯＳトランジスタと、
    前記第１のＮ型ディプレション型ＭＯＳトランジスタにダイオード接続され、前記定電流に基づいて基準電圧を発生させる第２のＮ型ディプレション型ＭＯＳトランジスタと、を備える基準電圧発生装置であって、
    少なくとも、前記第１のＮ型ディプレション型ＭＯＳトランジスタの第１の閾値電圧における温度係数は、前記第２のＮ型ディプレション型ＭＯＳトランジスタの第２の閾値電圧における温度係数と同じであり、
    前記第１のＮ型ディプレション型ＭＯＳトランジスタは、砒素が拡散された埋め込みチャネル領域を有し、前記第２のＮ型ディプレション型ＭＯＳトランジスタは、燐が拡散された埋め込みチャネル領域を有することを特徴とする基準電圧発生装置。
  2. 前記基準電圧が、前記第１のＮ型ディプレション型ＭＯＳトランジスタの閾値電圧と前記第２のＮ型ディプレション型ＭＯＳトランジスタの閾値電圧の差であることを特徴とする請求項１に記載の基準電圧発生装置。
JP2013223367A 2013-10-28 2013-10-28 基準電圧発生装置 Expired - Fee Related JP6215652B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013223367A JP6215652B2 (ja) 2013-10-28 2013-10-28 基準電圧発生装置
CN201410548857.7A CN104571251B (zh) 2013-10-28 2014-10-16 基准电压产生装置
TW103135820A TWI658352B (zh) 2013-10-28 2014-10-16 基準電壓產生裝置
KR1020140145240A KR20150048647A (ko) 2013-10-28 2014-10-24 기준 전압 발생 장치
US14/525,890 US9552009B2 (en) 2013-10-28 2014-10-28 Reference voltage generator having diode-connected depletion MOS transistors with same temperature coefficient

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223367A JP6215652B2 (ja) 2013-10-28 2013-10-28 基準電圧発生装置

Publications (2)

Publication Number Publication Date
JP2015087802A JP2015087802A (ja) 2015-05-07
JP6215652B2 true JP6215652B2 (ja) 2017-10-18

Family

ID=52994687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223367A Expired - Fee Related JP6215652B2 (ja) 2013-10-28 2013-10-28 基準電圧発生装置

Country Status (5)

Country Link
US (1) US9552009B2 (ja)
JP (1) JP6215652B2 (ja)
KR (1) KR20150048647A (ja)
CN (1) CN104571251B (ja)
TW (1) TWI658352B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436728B2 (ja) * 2014-11-11 2018-12-12 エイブリック株式会社 温度検出回路及び半導体装置
CN106020330A (zh) * 2016-07-22 2016-10-12 四川和芯微电子股份有限公司 低功耗电压源电路
CN106020322B (zh) * 2016-08-04 2017-07-21 电子科技大学 一种低功耗cmos基准源电路
CN106774594B (zh) * 2017-02-16 2018-02-16 珠海格力电器股份有限公司 低温漂基准电压电路
JP6805049B2 (ja) * 2017-03-31 2020-12-23 エイブリック株式会社 基準電圧発生装置
CN107678480A (zh) * 2017-11-13 2018-02-09 常州欣盛微结构电子有限公司 一种用于低功耗数字电路的线性电压管理器
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置
KR20210040552A (ko) * 2019-10-04 2021-04-14 에스케이하이닉스 주식회사 전압 생성 회로 및 이를 포함하는 입력 버퍼
US10782723B1 (en) 2019-11-01 2020-09-22 Analog Devices International Unlimited Company Reference generator using fet devices with different gate work functions
KR102452497B1 (ko) 2020-12-12 2022-10-11 주식회사 이앤지테크 도로교통 사고 예방 스마트 랜턴장치 및 그 구동방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
KR940007298B1 (ko) * 1992-05-30 1994-08-12 삼성전자 주식회사 Cmos트랜지스터를 사용한 기준전압 발생회로
JP2531104B2 (ja) * 1993-08-02 1996-09-04 日本電気株式会社 基準電位発生回路
JP3485655B2 (ja) * 1994-12-14 2004-01-13 株式会社ルネサステクノロジ 複合型ｍｏｓｆｅｔ
JP2002170886A (ja) * 2000-09-19 2002-06-14 Seiko Instruments Inc 基準電圧用半導体装置とその製造方法
JP2002237524A (ja) * 2001-02-09 2002-08-23 Seiko Instruments Inc 相補型ｍｏｓ半導体装置
JP2002368107A (ja) * 2001-06-07 2002-12-20 Ricoh Co Ltd 基準電圧発生回路とそれを用いた電源装置
JP2004030064A (ja) * 2002-06-24 2004-01-29 Fuji Electric Holdings Co Ltd 基準電圧回路
JP4397211B2 (ja) * 2003-10-06 2010-01-13 株式会社リコー 基準電圧発生回路及びそれを用いた電源装置
JP4768339B2 (ja) * 2005-07-15 2011-09-07 株式会社リコー 温度検出回路およびそれを用いた発振周波数補正装置
CN101331437A (zh) * 2006-03-31 2008-12-24 株式会社理光 基准电压产生电路及使用其的供电设备
US7821331B2 (en) * 2006-10-23 2010-10-26 Cypress Semiconductor Corporation Reduction of temperature dependence of a reference voltage
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
JP5959220B2 (ja) * 2012-02-13 2016-08-02 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置

Also Published As

Publication number Publication date
US9552009B2 (en) 2017-01-24
TWI658352B (zh) 2019-05-01
CN104571251B (zh) 2017-10-20
CN104571251A (zh) 2015-04-29
US20150115930A1 (en) 2015-04-30
TW201535092A (zh) 2015-09-16
JP2015087802A (ja) 2015-05-07
KR20150048647A (ko) 2015-05-07

Similar Documents

Publication Publication Date Title
JP6215652B2 (ja) 基準電圧発生装置
JP5959220B2 (ja) 基準電圧発生装置
KR102380616B1 (ko) 기준 전압 발생 장치
TWI493318B (zh) Internal supply voltage generation circuit
JP4716887B2 (ja) 定電流回路
CN103309389B (zh) 低通滤波电路和电压调节器
CN102832219B (zh) 一种集成可调热敏电阻的自反馈线性恒流器
KR102193804B1 (ko) 기준 전압 발생 회로
JP2007188245A (ja) 基準電圧発生回路および半導体集積装置
JP5945124B2 (ja) 電源回路
TWI612639B (zh) 半導體積體電路裝置
JP6013851B2 (ja) 基準電圧発生装置
JP6192163B2 (ja) 半導体回路装置の製造方法および半導体回路装置
CN105843322A (zh) 电压参考电路及其工作方法
JP6205238B2 (ja) 基準電圧発生装置
JP5121587B2 (ja) 基準電圧回路
CN113866486A (zh) 一种超低电源电压检测电路
TWI569125B (zh) Reference voltage circuit
EP2824534A2 (en) Bulk-modulated current source
JP2008066649A (ja) 電圧源回路
JP2017173878A (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170921

R150 Certificate of patent or registration of utility model

Ref document number: 6215652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees