JP2004030064A - 基準電圧回路 - Google Patents
基準電圧回路 Download PDFInfo
- Publication number
- JP2004030064A JP2004030064A JP2002183401A JP2002183401A JP2004030064A JP 2004030064 A JP2004030064 A JP 2004030064A JP 2002183401 A JP2002183401 A JP 2002183401A JP 2002183401 A JP2002183401 A JP 2002183401A JP 2004030064 A JP2004030064 A JP 2004030064A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- voltage
- depletion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【課題】基準電圧の温度ドリフトが小さい基準電圧回路を提供する。
【解決手段】出力電圧Ｖｒｅｆ１の温度係数が正の第１ディプレションＭＯＳ基準電圧回路１０と出力電圧Ｖｒｅｆ２の温度係数が正の第２ディプレションＭＯＳ基準電圧回路２０の出力電圧を加算回路３０に入力して、平均化し、その平均化した電圧を所定の電圧に非反転増幅回路４０で調整することで、温度ドリフトの小さな基準電圧を発生する基準電圧回路とすることができる。
【選択図】 図１
【解決手段】出力電圧Ｖｒｅｆ１の温度係数が正の第１ディプレションＭＯＳ基準電圧回路１０と出力電圧Ｖｒｅｆ２の温度係数が正の第２ディプレションＭＯＳ基準電圧回路２０の出力電圧を加算回路３０に入力して、平均化し、その平均化した電圧を所定の電圧に非反転増幅回路４０で調整することで、温度ドリフトの小さな基準電圧を発生する基準電圧回路とすることができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、ディプレションＭＯＳ基準電圧回路を用いて、出力電圧の温度特性を改善した基準電圧回路に関する。
【０００２】
【従来の技術】
図５は、ディプレションＭＯＳ基準電圧回路の構成を示す。このディプレションＭＯＳ基準電圧回路８０はディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２で構成され、それぞれが所定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有している。Ｖｃｃは電源電圧、Ｖｒｅｆ はＭＯＳ基準電圧回路の出力端子８３から出力される出力電圧、ＧＮＤはグランドである。
【０００３】
このディプレションＭＯＳ基準電圧回路の飽和領域での出力電圧Ｖｒｅｆ は、（１）式で表される。
【０００４】
【数１】
Ｖｒｅｆ ＝Ｖｔｈｅ −Ｖｔｈｄ 〔〔ｋｄ ・（Ｗｄ／Ｌｄ）〕／〔ｋｅ ・（Ｗｅ／Ｌｅ）〕〕１／２ ・・・・・（１）
但し、Ｖｔｈｄ はディプレション型ＭＯＳＦＥＴ８１のゲートしきい値電圧（Ｖ）（Ｖｔｈｄ ＜０）、Ｖｔｈｅ はエンハンスメント型ＭＯＳＦＥＴ８２のゲートしきい値電圧（Ｖ）、ｋｄ はデプレション型ＭＯＳＦＥＴ８１の単位トランスコンダクタンス係数（Ａ／Ｖ２ ）、ｋｅ はエンハンスメント型ＭＯＳＦＥＴ８２の単位トランスコンダクタンス（Ａ／Ｖ２ ）であり、ディプレッションＭＯＳ基準電圧回路８０に流れる電流をＩＤ とすると、飽和領域であるＭＯＳＦＥＴ８１、８２に対してそれぞれ（２）式、（３）式が成り立つ。
【０００５】
【数２】
ＩＤ ＝ｋｄ・（Ｗｄ／Ｌｄ）・Ｖｔｈｄ２・・・・（２）
【０００６】
【数３】
ＩＤ ＝ｋｅ・（Ｗｅ／Ｌｅ）・（Ｖｒｓｆ −Ｖｔｈｅ ）２ ・・・（３）
出力電圧Ｖｒｅｆ は、（１）式より明らかなように、電源電圧Ｖｃｃの項を含んでおらず、電源電圧Ｖｃｃが変化しても一定の出力電圧Ｖｒｅｆ を保ことができる。
【０００７】
しかし、ディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥ８２のしきい値電圧、コンダクタンスおよびサイズ（チャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅ）が製造ばらつきによりばらつくと、出力電圧Ｖｒｅｆ もそれに伴って変化する。この出力電圧Ｖｒｅｆ のばらつきの影響を排除した基準電圧回路をつぎに示す。
【０００８】
図６は、出力電圧Ｖｒｅｆ のばらつきの影響を排除した従来の基準電圧回路の回路図である。基準電圧回路は、図５のディプレションＭＯＳ基準電圧回路８０と非反転増幅回路９０で構成される。
ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ をオペアンプ回路９１とトリミング回路９２で構成される非反転増幅回路９０に入力し、トリミング回路９２を調整する（抵抗値を調整する）ことで、製造ばらつきの影響を受けない安定した基準電圧Ｖｏｕｔ を非反転増幅回路９０（基準電圧回路の出力端子９５）から出力するようにしている。
【０００９】
【発明が解決しようとする課題】
このように、電源電圧Ｖｃｃの変動の影響を受けないディプレションＭＯＳ基準電圧回路８０と非反転増幅回路９０を用いることで、基準電圧回路から出力される基準電圧Ｖｏｕｔ は電源電圧Ｖｃｃの変動や製造のばらつきの影響を排除することができる。
【００１０】
しかし、前記したディプレションＭＯＳ基準電圧回路８０を構成するディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２のゲートしきい値電圧や単位トランスコンダクタンス係数は温度特性をもつパラメータのために、基準電圧回路から出力される基準電圧Ｖｏｕｔ は温度依存性を持つ。
図７は、ディプレションＭＯＳ基準電圧回路の出力電圧の温度特性を示す図である。ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ の温度による変化は、上に凸の二次曲線となる。この二次曲線を式で表すと（４）式になる。
【００１１】
【数４】
Ｖｒｅｆ ＝ａ（Ｔ−ｂ）２ ＋ｃ・・・・（４）
〔Ｔは温度、ａは二次係数、ｂは出力電圧Ｖｒｅｆ がピーク値となる温度、ｃは定数である。〕
通常、仕様温度範囲（−２５℃から８５℃）において、出力電圧Ｖｒｅｆ の温度による変化を最小とするために、二次曲線のピーク点（ピーク値となる温度ｂ）を仕様温度範囲の中心に位置するように設計する。
【００１２】
しかし、ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ の温度による変化（温度ドリフト）は仕様温度範囲で１０ｍＶ程度と大きい。この出力電圧Ｖｒｅｆ の温度ドリフトはそのまま、基準電圧回路の出力端子９５から出力される基準電圧Ｖｏｕｔ の温度ドリフトとなるため、基準電圧回路から出力される基準電圧Ｖｏｕｔ の温度ドリフトも１０ｍＶ程度と大きくなる。
【００１３】
このように、基準電圧の温度ドリフトが大きい基準電圧回路は、検出電圧の仕様が厳しいリチウムイオン二次電池充電保護用ＩＣ（集積回路）等に搭載する場合に問題となる。
この発明の目的は、前記の課題を解決して、基準電圧の温度ドリフトが小さい基準電圧回路を提供することにある。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続された、第１と第２ディプレッションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である第１ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である第２ディプレションＭＯＳ基準電圧回路と、前記第１ディプレションＭＯＳ基準電圧回路の出力電圧と前記第２ディプレションＭＯＳ基準電圧回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１５】
また、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である前記ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１６】
また、前記電圧発生回路がダイオードであり、該ダイオードのオン電圧を前記電圧発生回路の出力電圧とするとよい。
また、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が負である前記ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が正である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１７】
また、前記電圧発生回路が定電流回路に接続した抵抗であり、該抵抗の高電位側の電圧を前記電圧発生回路の出力電圧とするとよい。
また、前記加算回路が、オペアンプ回路を用いた非反転増幅回路と、入力電圧を平均化する抵抗回路とを有するとよい。
〔作用〕
ディプレションＭＯＳ基準電圧回路の出力電圧の温度ドリフトは、パラメータ（ゲートしきい値電圧Ｖｔｈ、単位トランスコンダクタンス係数ｋ、サイズ（チャネル長Ｌ、チャネル幅Ｌ））を変化させることで、ピーク値となる温度ｂをずらすことが可能である。
【００１８】
例えば、ディプレションＭＯＳ基準電圧回路を構成するディプレション型ＭＯＳＦＥＴのチャネル形成領域に打ち込むドーズ量のみを変化させた場合の、常温時の出力電圧Ｖｒｅｆ と、ピーク値となる温度ｂの関係を図８に示し、温度ドリフトの二次係数（（４）式のａのこと）との関係を図９に示す。
ドーズ量を高くすることで、出力電圧Ｖｒｅｆ とピーク値となる温度ｂが共に大きくなり、特にピーク値となる温度ｂの変化が大きい。一方、二次係数ａはドーズ量を大きくすると小さくなるがその変化の度合いは小さい。
【００１９】
前記のことを利用して、例えばドーズ量とチャネル長を変化させることで、ピーク値となる温度ｂを仕様温度範囲外にずらし、仕様温度範囲で二次曲線が直線近似できるようにすることができる。
ピーク値となる温度ｂを仕様温度範囲より高い方向にずらすと、ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ は正の温度係数となり、低い方向にずらすと負の温度係数となる。さらに、二次曲線から近似可能な直線の傾きを正負でほぼ等しくなるようにディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２を設計し、この２つのディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ を平均し、その平均した値を非反転増幅回路のトリミング回路の抵抗を調整することで所望の基準電圧を小さな温度ドリフトで得ることができる。
【００２０】
【発明の実施の形態】
図１は、この発明の第１実施例の基準電圧回路の回路図である。この基準電圧回路１００は、仕様温度範囲（−２５℃から８５℃）で出力電圧が正の温度係数をもつ第１ディプレションＭＯＳ基準電圧回路１０と、出力電圧が負の温度係数をもつ第２ディプレションＭＯＳ基準電圧回路２０と、加算回路３０とで構成される。加算回路３０は、オペアンプ回路４１と抵抗Ｒ２とトリミング回路４２（Ｒ３）で構成される非反転増幅回路４０と、２個の入力抵抗Ｒ１で構成される平均化回路５０を有している。
【００２１】
ディプレションＭＯＳ基準電圧回路１０、２０の出力端子１、２から出力される出力電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、加算回路３０の入力端子３、４から入力され、この出力電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、平均化回路５０を構成する２個の抵抗Ｒ１をそれぞれ介してオペアンプ回路４１の＋端子に入力される。入力された電圧は、トリミング回路４２で電圧調整され、基準電圧回路１００の出力端子５から基準電圧Ｖｏｕｔ が出力される。出力電圧Ｖｒｅｆ １ 、Ｖｒｅｆ２は互いに温度係数が逆であるため、加算回路３０で平均化され、電圧調整されて出力される基準電圧Ｖｏｕｔ は温度ドリフトが殆どなくなる。
【００２２】
つぎに、前記の加算回路３０について説明する。出力電圧Ｖｒｅｆ１と出力電圧Ｖｒｅｆ２がそれぞれの抵抗Ｒ１に入力されると、それぞれの抵抗Ｒ１を接続した接続点Ａの電圧は（Ｖｒｅｆ１＋Ｖｒｅｆ２）／２の電圧となり平均化される。この平均化された出力電圧は、電源電圧の変動の影響を受けず、また、温度ドリフトも殆どない電圧値となる。
【００２３】
一方、この平均化した出力電圧を、トリミング回路４２の抵抗Ｒ３を調整することで、所定の基準電圧、例えば１Ｖになるようにする。こうすることで、電源電圧の変動や製造ばらつきの影響を受けず、また、温度ドリフトも殆どない、基準電圧Ｖｏｕｔ を出力端子５から出力することができる。尚、加算回路３０は、図１に示されるものに限定されるものではない。例えば、オペアンプを使った反転加算回路とオペアンプを使った反転増幅回路を組み合わせたものでもよい。但し、図１に示される加算回路は使用するオペアンプが一つで済み、集積回路として製造する場合は、その面積を小さくすることができるという特徴を持つ。
【００２４】
図２は、図１の第１、第２ディプレションＭＯＳ基準電圧回路から出力される出力電圧と、基準電圧回路から出力される基準電圧の温度依存性を示す図である。
エンハンスメント型ＭＯＳＦＥＴ１２、２２のチャネル部でのドーズ量を１．２×１０１２ｃｍ−２、チャネル長を１６０μｍおよびチャネル幅を１０μｍとする。一方、ディプレション型ＭＯＳＦＥＴ１１のチャネル部でのドーズ量を３．５×１０１２ｃｍ−２、チャネル長を２００μｍおよびチャネル幅を１２μｍとすることで、ピーク値となる温度が１００℃となる温度係数が正の第１ディプレションＭＯＳ基準電圧回路１０を製作し、ディプレション型ＭＯＳＦＥＴ２１のドーズ量を２．７×１０１２ｃｍ−２、チャネル長を２６０μｍおよびチャネル幅を１２μｍとすることで、ピーク値の温度が−５０℃となる温度係数が負となる第２のディプレションＭＯＳ基準電圧回路２０を製作し、これらのディプレションＭＯＳ基準電圧回路１０、２０を用いて、図１の基準電圧回路を製作した。
【００２５】
図に示すように、温度係数が正負の出力電圧を平均し、電圧調整することで前記の仕様温度範囲での基準電圧Ｖｏｕｔ の温度ドリフトを１ｍＶ程度と極めて小さな値にすることができる。
図３は、この発明の第２実施例の基準電圧回路の要部回路図である。図１と異なる点は、図１の第２デプレションＭＯＳ基準電圧回路２０の代わりに、温度係数が負の電圧発生回路６０を用いたことである。この電圧発生回路６０は、定電流回路６１とダイオード６２で構成される。ダイオード６２のオン電圧は温度が上昇すると低くなるため、正の温度係数を持つ第１ディプレションＭＯＳ基準電圧回路１０と組み合わせることで、基準電圧Ｖｏｕｔ の温度ドリフトを低減できる。また、ダイオード６２のオン電圧は通電する電流に依存するために、電源変動のない定電流回路６１から電流を流すようにする。この定電流回路６１を定電圧回路に代えてダイオード６２のアノード側に電流制限抵抗を接続しても構わない。こうすることで、電源変動の影響を受けない電圧発生回路とすることができる。
【００２６】
図４は、この発明の第３実施例の基準電圧回路の要部回路図である。図１との違いは、図１の第１のディプレションＭＯＳ基準電圧回路１０の代わりに、温度係数が正の電圧発生回路７０を用いたことである。この電圧発生回路７０は、定電流回路７１と抵抗７２で構成される。抵抗７２の高電位側の電圧は温度が上昇すると高くなるため、負の温度係数を持つ第２ディプレションＭＯＳ基準電圧回路２０と組み合わせることで、基準電圧Ｖｏｕｔ の温度ドリフトを低減できる。また、抵抗７２の電圧は通電する電流に依存するために、電源変動のない定電流回路７１から電流を流すようにする。この定電流回路７１を定電圧回路に代えて抵抗７２の高電位側に分圧抵抗を接続しても構わない。こうすることで、電源変動の影響を受けない電圧発生回路とすることができる。
【００２７】
【発明の効果】
この発明によれば、ディプレションＭＯＳ基準電圧回路を用いて、温度係数が正負の出力電圧を加算回路で平均化と電圧調整を行うことで、温度ドリフトの小さな基準電圧を出力する基準電圧回路とすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の基準電圧回路の回路図
【図２】図１の第１、第２ディプレションＭＯＳ基準電圧回路から出力される出力電圧と、基準電圧回路から出力される基準電圧の温度依存性を示す図
【図３】この発明の第２実施例の基準電圧回路の要部回路図
【図４】この発明の第３実施例の基準電圧回路の要部回路図
【図５】ディプレションＭＯＳ基準電圧回路の構成を示す図
【図６】出力電圧Ｖｒｅｆ のばらつきの影響を排除した従来の基準電圧回路の回路図
【図７】ディプレションＭＯＳ基準電圧回路の出力電圧の温度特性を示す図
【図８】出力電圧Ｖｒｅｆ とピーク値となる温度ｂの関係を示す図
【図９】出力電圧Ｖｒｅｆ と二次係数ａとの関係を示す図
【符号の説明】
１、２、５ 出力端子
３、４ 入力端子
１０ 第１ディプレションＭＯＳ基準電圧回路
１１、２１ ディプレション型ＭＯＳＦＥＴ
１２、２２ エンハンスメント型ＭＯＳＦＥＴ
２０ 第２ディプレションＭＯＳ基準電圧回路
３０ 加算回路
４０ 非反転増幅回路
４１ オペアンプ回路
４２ トリミング回路
５０ 平均化回路
６０、７０ 電圧発生回路
１００ 基準電圧回路
Ｖｒｅｆ１、Ｖｒｅｆ２ 出力電圧
Ｖｏｕｔ 基準電圧
Ｖｃｃ 電源電圧
ＧＮＤ グランド電位
Ａ 接続点
【発明の属する技術分野】
この発明は、ディプレションＭＯＳ基準電圧回路を用いて、出力電圧の温度特性を改善した基準電圧回路に関する。
【０００２】
【従来の技術】
図５は、ディプレションＭＯＳ基準電圧回路の構成を示す。このディプレションＭＯＳ基準電圧回路８０はディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２で構成され、それぞれが所定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有している。Ｖｃｃは電源電圧、Ｖｒｅｆ はＭＯＳ基準電圧回路の出力端子８３から出力される出力電圧、ＧＮＤはグランドである。
【０００３】
このディプレションＭＯＳ基準電圧回路の飽和領域での出力電圧Ｖｒｅｆ は、（１）式で表される。
【０００４】
【数１】
Ｖｒｅｆ ＝Ｖｔｈｅ −Ｖｔｈｄ 〔〔ｋｄ ・（Ｗｄ／Ｌｄ）〕／〔ｋｅ ・（Ｗｅ／Ｌｅ）〕〕１／２ ・・・・・（１）
但し、Ｖｔｈｄ はディプレション型ＭＯＳＦＥＴ８１のゲートしきい値電圧（Ｖ）（Ｖｔｈｄ ＜０）、Ｖｔｈｅ はエンハンスメント型ＭＯＳＦＥＴ８２のゲートしきい値電圧（Ｖ）、ｋｄ はデプレション型ＭＯＳＦＥＴ８１の単位トランスコンダクタンス係数（Ａ／Ｖ２ ）、ｋｅ はエンハンスメント型ＭＯＳＦＥＴ８２の単位トランスコンダクタンス（Ａ／Ｖ２ ）であり、ディプレッションＭＯＳ基準電圧回路８０に流れる電流をＩＤ とすると、飽和領域であるＭＯＳＦＥＴ８１、８２に対してそれぞれ（２）式、（３）式が成り立つ。
【０００５】
【数２】
ＩＤ ＝ｋｄ・（Ｗｄ／Ｌｄ）・Ｖｔｈｄ２・・・・（２）
【０００６】
【数３】
ＩＤ ＝ｋｅ・（Ｗｅ／Ｌｅ）・（Ｖｒｓｆ −Ｖｔｈｅ ）２ ・・・（３）
出力電圧Ｖｒｅｆ は、（１）式より明らかなように、電源電圧Ｖｃｃの項を含んでおらず、電源電圧Ｖｃｃが変化しても一定の出力電圧Ｖｒｅｆ を保ことができる。
【０００７】
しかし、ディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥ８２のしきい値電圧、コンダクタンスおよびサイズ（チャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅ）が製造ばらつきによりばらつくと、出力電圧Ｖｒｅｆ もそれに伴って変化する。この出力電圧Ｖｒｅｆ のばらつきの影響を排除した基準電圧回路をつぎに示す。
【０００８】
図６は、出力電圧Ｖｒｅｆ のばらつきの影響を排除した従来の基準電圧回路の回路図である。基準電圧回路は、図５のディプレションＭＯＳ基準電圧回路８０と非反転増幅回路９０で構成される。
ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ をオペアンプ回路９１とトリミング回路９２で構成される非反転増幅回路９０に入力し、トリミング回路９２を調整する（抵抗値を調整する）ことで、製造ばらつきの影響を受けない安定した基準電圧Ｖｏｕｔ を非反転増幅回路９０（基準電圧回路の出力端子９５）から出力するようにしている。
【０００９】
【発明が解決しようとする課題】
このように、電源電圧Ｖｃｃの変動の影響を受けないディプレションＭＯＳ基準電圧回路８０と非反転増幅回路９０を用いることで、基準電圧回路から出力される基準電圧Ｖｏｕｔ は電源電圧Ｖｃｃの変動や製造のばらつきの影響を排除することができる。
【００１０】
しかし、前記したディプレションＭＯＳ基準電圧回路８０を構成するディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２のゲートしきい値電圧や単位トランスコンダクタンス係数は温度特性をもつパラメータのために、基準電圧回路から出力される基準電圧Ｖｏｕｔ は温度依存性を持つ。
図７は、ディプレションＭＯＳ基準電圧回路の出力電圧の温度特性を示す図である。ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ の温度による変化は、上に凸の二次曲線となる。この二次曲線を式で表すと（４）式になる。
【００１１】
【数４】
Ｖｒｅｆ ＝ａ（Ｔ−ｂ）２ ＋ｃ・・・・（４）
〔Ｔは温度、ａは二次係数、ｂは出力電圧Ｖｒｅｆ がピーク値となる温度、ｃは定数である。〕
通常、仕様温度範囲（−２５℃から８５℃）において、出力電圧Ｖｒｅｆ の温度による変化を最小とするために、二次曲線のピーク点（ピーク値となる温度ｂ）を仕様温度範囲の中心に位置するように設計する。
【００１２】
しかし、ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ の温度による変化（温度ドリフト）は仕様温度範囲で１０ｍＶ程度と大きい。この出力電圧Ｖｒｅｆ の温度ドリフトはそのまま、基準電圧回路の出力端子９５から出力される基準電圧Ｖｏｕｔ の温度ドリフトとなるため、基準電圧回路から出力される基準電圧Ｖｏｕｔ の温度ドリフトも１０ｍＶ程度と大きくなる。
【００１３】
このように、基準電圧の温度ドリフトが大きい基準電圧回路は、検出電圧の仕様が厳しいリチウムイオン二次電池充電保護用ＩＣ（集積回路）等に搭載する場合に問題となる。
この発明の目的は、前記の課題を解決して、基準電圧の温度ドリフトが小さい基準電圧回路を提供することにある。
【００１４】
【課題を解決するための手段】
前記の目的を達成するために、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続された、第１と第２ディプレッションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である第１ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である第２ディプレションＭＯＳ基準電圧回路と、前記第１ディプレションＭＯＳ基準電圧回路の出力電圧と前記第２ディプレションＭＯＳ基準電圧回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１５】
また、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である前記ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１６】
また、前記電圧発生回路がダイオードであり、該ダイオードのオン電圧を前記電圧発生回路の出力電圧とするとよい。
また、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が負である前記ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が正である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備する構成とする。
【００１７】
また、前記電圧発生回路が定電流回路に接続した抵抗であり、該抵抗の高電位側の電圧を前記電圧発生回路の出力電圧とするとよい。
また、前記加算回路が、オペアンプ回路を用いた非反転増幅回路と、入力電圧を平均化する抵抗回路とを有するとよい。
〔作用〕
ディプレションＭＯＳ基準電圧回路の出力電圧の温度ドリフトは、パラメータ（ゲートしきい値電圧Ｖｔｈ、単位トランスコンダクタンス係数ｋ、サイズ（チャネル長Ｌ、チャネル幅Ｌ））を変化させることで、ピーク値となる温度ｂをずらすことが可能である。
【００１８】
例えば、ディプレションＭＯＳ基準電圧回路を構成するディプレション型ＭＯＳＦＥＴのチャネル形成領域に打ち込むドーズ量のみを変化させた場合の、常温時の出力電圧Ｖｒｅｆ と、ピーク値となる温度ｂの関係を図８に示し、温度ドリフトの二次係数（（４）式のａのこと）との関係を図９に示す。
ドーズ量を高くすることで、出力電圧Ｖｒｅｆ とピーク値となる温度ｂが共に大きくなり、特にピーク値となる温度ｂの変化が大きい。一方、二次係数ａはドーズ量を大きくすると小さくなるがその変化の度合いは小さい。
【００１９】
前記のことを利用して、例えばドーズ量とチャネル長を変化させることで、ピーク値となる温度ｂを仕様温度範囲外にずらし、仕様温度範囲で二次曲線が直線近似できるようにすることができる。
ピーク値となる温度ｂを仕様温度範囲より高い方向にずらすと、ディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ は正の温度係数となり、低い方向にずらすと負の温度係数となる。さらに、二次曲線から近似可能な直線の傾きを正負でほぼ等しくなるようにディプレション型ＭＯＳＦＥＴ８１とエンハンスメント型ＭＯＳＦＥＴ８２を設計し、この２つのディプレションＭＯＳ基準電圧回路８０の出力電圧Ｖｒｅｆ を平均し、その平均した値を非反転増幅回路のトリミング回路の抵抗を調整することで所望の基準電圧を小さな温度ドリフトで得ることができる。
【００２０】
【発明の実施の形態】
図１は、この発明の第１実施例の基準電圧回路の回路図である。この基準電圧回路１００は、仕様温度範囲（−２５℃から８５℃）で出力電圧が正の温度係数をもつ第１ディプレションＭＯＳ基準電圧回路１０と、出力電圧が負の温度係数をもつ第２ディプレションＭＯＳ基準電圧回路２０と、加算回路３０とで構成される。加算回路３０は、オペアンプ回路４１と抵抗Ｒ２とトリミング回路４２（Ｒ３）で構成される非反転増幅回路４０と、２個の入力抵抗Ｒ１で構成される平均化回路５０を有している。
【００２１】
ディプレションＭＯＳ基準電圧回路１０、２０の出力端子１、２から出力される出力電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、加算回路３０の入力端子３、４から入力され、この出力電圧Ｖｒｅｆ１、Ｖｒｅｆ２は、平均化回路５０を構成する２個の抵抗Ｒ１をそれぞれ介してオペアンプ回路４１の＋端子に入力される。入力された電圧は、トリミング回路４２で電圧調整され、基準電圧回路１００の出力端子５から基準電圧Ｖｏｕｔ が出力される。出力電圧Ｖｒｅｆ １ 、Ｖｒｅｆ２は互いに温度係数が逆であるため、加算回路３０で平均化され、電圧調整されて出力される基準電圧Ｖｏｕｔ は温度ドリフトが殆どなくなる。
【００２２】
つぎに、前記の加算回路３０について説明する。出力電圧Ｖｒｅｆ１と出力電圧Ｖｒｅｆ２がそれぞれの抵抗Ｒ１に入力されると、それぞれの抵抗Ｒ１を接続した接続点Ａの電圧は（Ｖｒｅｆ１＋Ｖｒｅｆ２）／２の電圧となり平均化される。この平均化された出力電圧は、電源電圧の変動の影響を受けず、また、温度ドリフトも殆どない電圧値となる。
【００２３】
一方、この平均化した出力電圧を、トリミング回路４２の抵抗Ｒ３を調整することで、所定の基準電圧、例えば１Ｖになるようにする。こうすることで、電源電圧の変動や製造ばらつきの影響を受けず、また、温度ドリフトも殆どない、基準電圧Ｖｏｕｔ を出力端子５から出力することができる。尚、加算回路３０は、図１に示されるものに限定されるものではない。例えば、オペアンプを使った反転加算回路とオペアンプを使った反転増幅回路を組み合わせたものでもよい。但し、図１に示される加算回路は使用するオペアンプが一つで済み、集積回路として製造する場合は、その面積を小さくすることができるという特徴を持つ。
【００２４】
図２は、図１の第１、第２ディプレションＭＯＳ基準電圧回路から出力される出力電圧と、基準電圧回路から出力される基準電圧の温度依存性を示す図である。
エンハンスメント型ＭＯＳＦＥＴ１２、２２のチャネル部でのドーズ量を１．２×１０１２ｃｍ−２、チャネル長を１６０μｍおよびチャネル幅を１０μｍとする。一方、ディプレション型ＭＯＳＦＥＴ１１のチャネル部でのドーズ量を３．５×１０１２ｃｍ−２、チャネル長を２００μｍおよびチャネル幅を１２μｍとすることで、ピーク値となる温度が１００℃となる温度係数が正の第１ディプレションＭＯＳ基準電圧回路１０を製作し、ディプレション型ＭＯＳＦＥＴ２１のドーズ量を２．７×１０１２ｃｍ−２、チャネル長を２６０μｍおよびチャネル幅を１２μｍとすることで、ピーク値の温度が−５０℃となる温度係数が負となる第２のディプレションＭＯＳ基準電圧回路２０を製作し、これらのディプレションＭＯＳ基準電圧回路１０、２０を用いて、図１の基準電圧回路を製作した。
【００２５】
図に示すように、温度係数が正負の出力電圧を平均し、電圧調整することで前記の仕様温度範囲での基準電圧Ｖｏｕｔ の温度ドリフトを１ｍＶ程度と極めて小さな値にすることができる。
図３は、この発明の第２実施例の基準電圧回路の要部回路図である。図１と異なる点は、図１の第２デプレションＭＯＳ基準電圧回路２０の代わりに、温度係数が負の電圧発生回路６０を用いたことである。この電圧発生回路６０は、定電流回路６１とダイオード６２で構成される。ダイオード６２のオン電圧は温度が上昇すると低くなるため、正の温度係数を持つ第１ディプレションＭＯＳ基準電圧回路１０と組み合わせることで、基準電圧Ｖｏｕｔ の温度ドリフトを低減できる。また、ダイオード６２のオン電圧は通電する電流に依存するために、電源変動のない定電流回路６１から電流を流すようにする。この定電流回路６１を定電圧回路に代えてダイオード６２のアノード側に電流制限抵抗を接続しても構わない。こうすることで、電源変動の影響を受けない電圧発生回路とすることができる。
【００２６】
図４は、この発明の第３実施例の基準電圧回路の要部回路図である。図１との違いは、図１の第１のディプレションＭＯＳ基準電圧回路１０の代わりに、温度係数が正の電圧発生回路７０を用いたことである。この電圧発生回路７０は、定電流回路７１と抵抗７２で構成される。抵抗７２の高電位側の電圧は温度が上昇すると高くなるため、負の温度係数を持つ第２ディプレションＭＯＳ基準電圧回路２０と組み合わせることで、基準電圧Ｖｏｕｔ の温度ドリフトを低減できる。また、抵抗７２の電圧は通電する電流に依存するために、電源変動のない定電流回路７１から電流を流すようにする。この定電流回路７１を定電圧回路に代えて抵抗７２の高電位側に分圧抵抗を接続しても構わない。こうすることで、電源変動の影響を受けない電圧発生回路とすることができる。
【００２７】
【発明の効果】
この発明によれば、ディプレションＭＯＳ基準電圧回路を用いて、温度係数が正負の出力電圧を加算回路で平均化と電圧調整を行うことで、温度ドリフトの小さな基準電圧を出力する基準電圧回路とすることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の基準電圧回路の回路図
【図２】図１の第１、第２ディプレションＭＯＳ基準電圧回路から出力される出力電圧と、基準電圧回路から出力される基準電圧の温度依存性を示す図
【図３】この発明の第２実施例の基準電圧回路の要部回路図
【図４】この発明の第３実施例の基準電圧回路の要部回路図
【図５】ディプレションＭＯＳ基準電圧回路の構成を示す図
【図６】出力電圧Ｖｒｅｆ のばらつきの影響を排除した従来の基準電圧回路の回路図
【図７】ディプレションＭＯＳ基準電圧回路の出力電圧の温度特性を示す図
【図８】出力電圧Ｖｒｅｆ とピーク値となる温度ｂの関係を示す図
【図９】出力電圧Ｖｒｅｆ と二次係数ａとの関係を示す図
【符号の説明】
１、２、５ 出力端子
３、４ 入力端子
１０ 第１ディプレションＭＯＳ基準電圧回路
１１、２１ ディプレション型ＭＯＳＦＥＴ
１２、２２ エンハンスメント型ＭＯＳＦＥＴ
２０ 第２ディプレションＭＯＳ基準電圧回路
３０ 加算回路
４０ 非反転増幅回路
４１ オペアンプ回路
４２ トリミング回路
５０ 平均化回路
６０、７０ 電圧発生回路
１００ 基準電圧回路
Ｖｒｅｆ１、Ｖｒｅｆ２ 出力電圧
Ｖｏｕｔ 基準電圧
Ｖｃｃ 電源電圧
ＧＮＤ グランド電位
Ａ 接続点
Claims (6)
- ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続された、第１と第２ディプレションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である第１ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である第２ディプレションＭＯＳ基準電圧回路と、前記第１ディプレションＭＯＳ基準電圧回路の出力電圧と前記第２ディプレションＭＯＳ基準電圧回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備することを特徴とする基準電圧回路。
- ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が正である前記ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が負である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備することを特徴とする基準電圧回路。
- 前記電圧発生回路がダイオードであり、該ダイオードのオン電圧を前記電圧発生回路の出力電圧とすること特徴とする請求項２に記載の基準電圧回路。
- ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたディプレションＭＯＳ基準電圧回路を有する基準電圧回路であって、所定の温度範囲で、出力電圧の温度係数が負である該ディプレションＭＯＳ基準電圧回路と、出力電圧の温度係数が正である電圧発生回路と、前記ディプレションＭＯＳ基準電圧回路の出力電圧と前記電圧発生回路の出力電圧とを平均し、調整した出力電圧を発生する加算回路とを具備することを特徴とする基準電圧回路。
- 前記電圧発生回路が定電流回路に接続された抵抗であり、該抵抗の高電位側の電圧を前記電圧発生回路の出力電圧とすること特徴とする請求項４に記載の基準電圧回路。
- 前記加算回路が、オペアンプ回路を用いた非反転増幅回路と、入力電圧を平均化する抵抗回路とを有することを特徴とする請求項１〜５のいずれか１項に記載の基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183401A JP2004030064A (ja) | 2002-06-24 | 2002-06-24 | 基準電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002183401A JP2004030064A (ja) | 2002-06-24 | 2002-06-24 | 基準電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004030064A true JP2004030064A (ja) | 2004-01-29 |
Family
ID=31179634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002183401A Withdrawn JP2004030064A (ja) | 2002-06-24 | 2002-06-24 | 基準電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004030064A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024667A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 温度検出回路およびそれを用いた発振周波数補正装置 |
| JP2007133637A (ja) * | 2005-11-10 | 2007-05-31 | Univ Nihon | 基準電圧発生回路 |
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| JP2013066055A (ja) * | 2011-09-16 | 2013-04-11 | Azbil Corp | 受信回路 |
| CN104035472A (zh) * | 2014-06-24 | 2014-09-10 | 吴江圣博瑞信息科技有限公司 | 一种全cmos参考电压源产生电路 |
| JP2015087802A (ja) * | 2013-10-28 | 2015-05-07 | セイコーインスツル株式会社 | 基準電圧発生装置 |
| US9076511B2 (en) | 2013-02-21 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
| JP2017027445A (ja) * | 2015-07-24 | 2017-02-02 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
-
2002
- 2002-06-24 JP JP2002183401A patent/JP2004030064A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007024667A (ja) * | 2005-07-15 | 2007-02-01 | Ricoh Co Ltd | 温度検出回路およびそれを用いた発振周波数補正装置 |
| JP2007133637A (ja) * | 2005-11-10 | 2007-05-31 | Univ Nihon | 基準電圧発生回路 |
| JP2011170455A (ja) * | 2010-02-16 | 2011-09-01 | Rohm Co Ltd | 基準電圧回路 |
| JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
| JP2013066055A (ja) * | 2011-09-16 | 2013-04-11 | Azbil Corp | 受信回路 |
| US9076511B2 (en) | 2013-02-21 | 2015-07-07 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and memory system including the same |
| JP2015087802A (ja) * | 2013-10-28 | 2015-05-07 | セイコーインスツル株式会社 | 基準電圧発生装置 |
| CN104035472A (zh) * | 2014-06-24 | 2014-09-10 | 吴江圣博瑞信息科技有限公司 | 一种全cmos参考电压源产生电路 |
| JP2017027445A (ja) * | 2015-07-24 | 2017-02-02 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
| US9864387B2 (en) | 2015-07-24 | 2018-01-09 | Sii Semiconductor Corporation | Voltage regulator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8451571B2 (en) | Overheat protection circuit and power supply integrated circuit | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| TWI464556B (zh) | 帶隙基準電壓電路 | |
| US7176753B2 (en) | Method and apparatus for outputting constant voltage | |
| US20060197581A1 (en) | Temperature detecting circuit | |
| KR20100080958A (ko) | 기준 바이어스 발생 회로 | |
| JP2003258105A (ja) | 基準電圧発生回路及びその製造方法、並びにそれを用いた電源装置 | |
| US8026756B2 (en) | Bandgap voltage reference circuit | |
| JP2008015925A (ja) | 基準電圧発生回路 | |
| TW200532415A (en) | CMOS constant voltage generator | |
| US7589580B2 (en) | Reference current generating method and current reference circuit | |
| JP2002149252A (ja) | バンドギャップレファレンス回路 | |
| JP4443205B2 (ja) | 電流駆動回路 | |
| KR20120056222A (ko) | 정전류 회로 및 기준 전압 회로 | |
| JP2004030064A (ja) | 基準電圧回路 | |
| JP2007188245A (ja) | 基準電圧発生回路および半導体集積装置 | |
| TW202129456A (zh) | 參考電壓電路 | |
| US20160252923A1 (en) | Bandgap reference circuit | |
| JP2002108465A (ja) | 温度検知回路および加熱保護回路、ならびにこれらの回路を組み込んだ各種電子機器 | |
| US5945821A (en) | Reference voltage generating circuit | |
| US7638996B2 (en) | Reference current generator circuit | |
| US20110169551A1 (en) | Temperature sensor and method | |
| US20080164937A1 (en) | Band gap reference circuit which performs trimming using additional resistor | |
| JPH1167931A (ja) | 基準電圧発生回路 | |
| JPH11134051A (ja) | 基準電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041115 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070312 |