CN103309389B - 低通滤波电路和电压调节器 - Google Patents

Abstract

本发明提供一种高温时的衬底泄漏电流所引起的输出电压漂移小的低通滤波电路以及使用该低通滤波电路的高温时的输出电压漂移小的电压调节器。在将PMOS晶体管作为电阻元件使用的低通滤波电路中，构成为使PMOS晶体管的背栅极端子为比PMOS晶体管的源极高的电压。另外，在基准电压电路的输出装入有低通滤波电路的电压调节器中，构成为由该基准电压电路生成比PMOS晶体管的源极高的背栅极端子的电压。

Description

低通滤波电路和电压调节器

技术领域

本发明涉及半导体集成电路中的低通滤波电路，和包括低通滤波电路的电压调节器。

背景技术

在装载有高频电路、无线装置的电子设备中，需要低噪声电源，使用噪声特性良好的LDO(低压降(low dropout voltage))电压调节器。就电压调节器的输出噪声而言，在内部基准电压电路产生的1/f噪声和在用于决定输出电压的电阻分压电路产生的电阻热噪声是主要原因。与近年希望延长便携式电子设备的使用时间相应地，与双极晶体管集成电路相比，使用消耗电流更小的CMOS晶体管集成电路的倾向增加，但已知与双极晶体管电路相比，CMOS晶体管电路的1/f噪声更大。因此，希望抑制CMOS晶体管电路的电压调节器的噪声。一般认为1/f噪声是MOS晶体管的沟道的界面效应引起的，其特征为在低频域大。为了得到更低的噪声电压，已知使用在内部基准电压电路的输出连接低通滤波电路的结构(参照专利文献1)。但是，由于1/f噪声在低频域大，因此为了用低通滤波电路充分抑制噪声，必须使截止频率例如为数Hz至数十Hz左右的非常低的频率。

首先，说明以往的低通滤波电路。图4是示出包括以往的低通滤波电路的电压调节器的图。

包括以往的低通滤波电路的电压调节器包括：接地端子100、电源端子101、输出端子102、低通滤波电路403、放大器105、输出晶体管106和基准电压产生电路407。(例如参照专利文献2)

说明包括以往的低通滤波电路的电压调节器的动作。

在基准电压产生电路407中，放大器104控制PMOS晶体管120的栅极端子的电压，使得基准电压源108的输出电压Vref与用电阻151、152对输出电压Vref进行分压的分压电压Vfb的电压相等。由于Vfb与Vref相等，因此若设电阻151和152的电阻值分别为R1、R2，则PMOS晶体管120的漏极端子的电压Vref2如式(1)所示，由R1和R2的分压比决定。

Vref2＝Vref·(R1＋R2)/R2…(1)

一般在集成电路中，电阻元件的绝对值的偏差大，但由于能够使电阻比的精度比较好，因此通过调整电阻151与152的电阻比，Vref2的电压能够高精度地设定为任意的值。由于低通滤波电路403的输入端子112与输出端子的113的稳定状态的电压相等，因此放大器105的反相输入端子的电压与基准电压Vref2相等。

放大器105控制输出晶体管106的栅极端子的电压，使得低通滤波电路403的输出端子113的电压与电压调节器的输出端子102的电压Vout相等。因此，输出电压Vout与Vref2相等。如上所述，由于Vref2由电阻151、152的电阻比决定，因此输出电压Vout能够利用电阻的电阻比的调整来任意调整。

接下来，说明低通滤波电路的动作。电流源111例如设计为流过nA以下(sub nA)至数nA左右的非常小的电流I1。由于电流I1和PMOS晶体管122的漏极电流相等，因此PMOS晶体管122在弱反相区域动作，并且导通电阻例如为数百MΩ左右，变得非常大。由于与PMOS晶体管122电流镜连接的PMOS晶体管121的导通电阻Ron同样也变得非常大，因此由导通电阻Ron和电容161决定的低通滤波器的截止频率fc变得非常低。

利用低通滤波电路403，基准电压Vref2所包含的在基准电压产生电路407产生的1/f噪声和在电阻151、152的电阻分压电路产生的热噪声得到抑制，因此在输出端子102出现的噪声变小。因此，能够得到输出噪声小的电压调节器。

现有技术文献

专利文献

专利文献1：日本特开平5－127761号公报；

专利文献2：美国专利第7397226号说明书。

在包括以往的低通滤波电路的电压调节器中，在高温时，输出电压由于PMOS晶体管的衬底泄漏电流而漂移。

在PMOS晶体管的p型导电性的源极、沟道、漏极的各区域与n型导电性的阱之间形成寄生二极管，在此处热激发电流沿二极管的正向流动。由于热激发电流根据温度的上升而呈指数函数增大，因此高温下正向电流变大。在PMOS晶体管中，空穴由于正向电流而流入n型导电性阱。流入n型导电性阱的空穴通过阱和p型导电性衬底间的反方向的寄生二极管流至接地，或与N阱中的多数载流子即电子复合消灭，产生复合电流，合计成为衬底泄漏电流。特别是，为了充分减小低通滤波电路的截止频率，若使PMOS晶体管在弱反相区域动作，则沟道区域与阱间的电位差比源极与阱间的电位差小，来自沟道区域的衬底泄漏电流变大。在以往的电路中，进行控制使得低通滤波器的输入端子的电位、即低通滤波器的PMOS晶体管的源极电位为一定，但在从沟道区域流过泄漏电流的情况下，沟道和漏极的电位会下降。由于若漏极的电位下降，则低通滤波电路的输出电压下降，因此按照所述电压调节器的动作，电压调节器的输出电压也会下降。

上述机理是对于空穴进行说明的，但对于电子也一样。

发明内容

为解决以往的问题，采用将低通滤波电路内的PMOS晶体管的背栅极端子固定为比PMOS晶体管的源极高的电位的结构。另外，在装入有低通滤波电路的电压调节器中，构成的特征在于，由已有的基准电压电路或者分压电路来生成背栅极端子电位。

在包括本发明的低通滤波电路的电压调节器中，由于在高温下低通滤波电路的泄漏电流变小，因此与以往相比在高温环境下的输出电压精度变得良好。另外，由于由低噪声电压调节器电路内的已有的电路来生成低通滤波电路内的PMOS晶体管的背栅极电位，因此不需要用于生成背栅极电位的专用电路，IC的芯片面积几乎不会增大，制造成本不会上升。

附图说明

图1是示出本实施方式的低通滤波电路的电路图；

图2是示出包括本实施方式的低通滤波电路的电压调节器的电路图；

图3是示出包括本实施方式的低通滤波电路的电压调节器的其他例的电路图；

图4是示出包括以往的低通滤波电路的电压调节器的电路图。

附图标记说明

100 接地端子；101 电源端子；102 输出端子；103 低通滤波电路；104、105 放大器；106 输出晶体管；107、307 基准电压产生回路。

具体实施方式

图1是示出本实施方式的低通滤波电路的图。

本实施方式的低通滤波电路103包括PMOS晶体管121、122、电流源111、电容161、输入端子112、背栅极输入端子114和输出端子113。

PMOS晶体管121、122的源极端子与输入端子112连接，衬底端子与背栅极输入端子114连接，栅极端子与电流源111的一个端子和PMOS晶体管122的漏极端子连接。电流源111的另一个端子与接地端子100连接。PMOS晶体管121的漏极端子与输出端子113和电容161的一个端子连接。电容161的另一个端子与接地端子连接。

另外，在输入端子112与背栅极输入端子114之间连接有背栅极电压源109。

与现有技术的差异在于，PMOS晶体管121和122的背栅极端子为比源极端子高的电位。

在PMOS晶体管121的强反相动作条件下，形成有p型导电性的沟道区域。利用热能对沟道区域的空穴进行热激发，流入N阱的概率P近似地由下式(2)给出。

P＝P0·exp｛-Vcw/(Kb·T)｝…(2)

此处，P0是归一化常数，T是温度，Kb是玻尔兹曼常数，Vcw是沟道－N阱间的电位差。从式(2)可知，温度越高且Vcw越小，则热激发概率越大，泄漏电流与式(2)的概率P成正比地变大。在本实施方式的电路中，由于沟道－N阱间Vcw变大，因此泄漏电流变小。若泄漏电小，则由于在低通滤波电路的输入输出端子间几乎不会产生电位差，因此能够得到低通滤波电路的输出电压几乎不会产生漂移这样的效果。

另外，虽然未图示，但为了防止来自电压源109的噪声信号传播到输出端子113，也可以在电压源109与PMOS晶体管121的背栅极端子之间连接电阻或者低通滤波电路。

图2是示出包括本实施方式的低通滤波电路的电压调节器的电路图。

本实施方式的电压调节器包括接地端子100、电源端子101、输出端子102、低通滤波电路103、放大器105、输出晶体管106和基准电压产生电路107。

基准电压产生电路107包括基准电压源108、放大器104、PMOS晶体管120、电阻151、152、153。PMOS晶体管120将源极连接于电源101，漏极连接于电阻153的一个端子，电阻153的另一个端子串联连接于电阻151，电阻151还经由串联连接的电阻152接地。电阻153和电阻151的接点与低通滤波电路103的输入端子112连接，PMOS晶体管120、电阻153的接点与低通滤波电路103的输入端子114连接。

此处，在电阻153的两端产生的电压成为低通滤波电路103内的PMOS晶体管121、122的源极－背栅极端子间电压。

通过使用本实施方式的电压调节器的结构，能够抑制低通滤波电路的在高温下的泄漏电流，能够防止低噪声的电压调节器的输出电压的下降。另外，由于利用基准电压产生电路107内的电阻分割来生成低通滤波电路的PMOS晶体管的背栅极电位，因此不需要追加用于生成背栅极电压的专用电路，芯片面积的增大得到抑制，因此不会给制造成本带来影响。

图3是示出包括本实施方式的低通滤波电路的电压调节器的其他例的电路图。

本实施方式的电压调节器包括低通滤波电路103、放大器105、输出晶体管106、基准电压产生电路307。基准电压产生电路307构成ED型基准电压电路，包括NMOS耗尽型晶体管123和124以及NMOS增强型晶体管125。

说明基准电压产生电路307的连接。

NMOS增强型晶体管125的源极端子与接地端子连接，栅极端子和漏极端子与低通滤波电路103的输入端子112连接。NMOS耗尽型晶体管124的源极端子和栅极端子与NMOS增强型晶体管125的漏极端子和NMOS耗尽型晶体管123的栅极端子连接，漏极端子与NMOS耗尽型晶体管123的源极端子和低通滤波电路103的背栅极输入端子114连接。NMOS耗尽型晶体管123的漏极端子与电源端子101连接。

说明本实施方式的电压调节器的特征。

在NMOS耗尽型晶体管124的两端产生的电位差成为低通滤波电路103内的PMOS晶体管的源极－背栅极端子间电压。此处，串联连接的NMOS耗尽型晶体管123和124如果不是与背栅极输入端子114连接，则本来由单独的元件形成。因此，虽然与将元件分割相应地元件布局存在不同，但几乎不会导致芯片面积的增大。

在ED型基准电压电路中，NMOS增强型晶体管和NMOS耗尽型晶体管中产生1/f噪声，成为电压调节器的输出噪声的主要原因。在图3的构成中，能够利用低通滤波电路103抑制1/f噪声。

Claims (4)

1.一种低通滤波电路，具有第一PMOS晶体管、第二PMOS晶体管、电容和电流源，其特征在于，

该低通滤波电路具有能够与基准电压产生电路连接的构成，

该低通滤波电路的输入端子被输入来自所述基准电压产生电路的第一基准电压，

所述第一PMOS晶体管将源极与低通滤波电路的所述输入端子连接，将漏极与低通滤波电路的输出端子连接，将栅极与所述电流源的一个端子连接，

所述第二PMOS晶体管将源极与所述输入端子连接，将栅极和漏极与所述电流源的一个端子连接，

所述电容连接于所述输出端子与接地端子之间，

所述电流源的另一个端子接地，

构成为：通过所述第一PMOS晶体管和所述第二PMOS晶体管的衬底电位被输入来自所述基准电压产生电路的比所述第一基准电压高的第二基准电压，所述第一PMOS晶体管和所述第二PMOS晶体管的衬底电位是相同电位，且固定为比连接到所述低通滤波电路的所述输入端子的源极的电位高、以所述接地端子为基准的所述输入端子的电位的既定的比例倍数的电位。

2.一种电压调节器，具有基准电压产生电路、放大器、输出晶体管和权利要求1所述的低通滤波电路，其特征在于，

所述基准电压产生电路产生第一基准电压和比所述第一基准电压高的第二基准电压，

所述低通滤波电路，其所述输入端子输入所述第一基准电压，所述输出端子与所述放大器的第一输入端子连接，

所述输出晶体管，其栅极连接于所述放大器的输出端子，源极连接于电源，漏极连接于所述电压调节器的输出端子和所述放大器的第二输入端子，

在所述第一PMOS晶体管和所述第二PMOS晶体管的衬底连接有所述第二基准电压。

3.如权利要求2所述的电压调节器，其特征在于，所述基准电压产生电路包括串联连接的多个电阻，所述第一基准电压和所述第二基准电压从所述多个电阻输出。

4.如权利要求2所述的电压调节器，其特征在于，

所述基准电压产生电路具有栅极共同连接的第一NMOS耗尽型晶体管、第二NMOS耗尽型晶体管和NMOS增强型晶体管，

所述第一NMOS耗尽型晶体管，其漏极连接于电源，源极连接于所述第二NMOS耗尽型晶体管的漏极，

所述第二NMOS耗尽型晶体管，其栅极和源极与所述NMOS增强型晶体管的栅极和漏极连接，

所述NMOS增强型晶体管源极接地，

从所述NMOS增强型晶体管的漏极输出所述第一基准电压，从所述第二NMOS耗尽型晶体管的漏极输出所述第二基准电压。