JP4804156B2 - 定電圧回路 - Google Patents

Description

本発明は、定電圧回路に関し、特に低電圧を出力する定電圧回路の出力トランジスタのリーク電流を抑制することができる定電圧回路に関する。

図４は、従来から広く用いられている定電圧回路の例を示した回路図である。図４において、定電圧回路１００は、基準電圧発生回路１０１、誤差増幅回路１０２、ＰＭＯＳトランジスタを用いた出力トランジスタＭ１０１及び出力電圧検出用の抵抗Ｒ１０１，Ｒ１０２で構成されている。
誤差増幅回路１０２は、基準電圧発生回路１０１からの所定の基準電圧Ｖｒと、出力電圧Ｖｏｕｔを抵抗Ｒ１０１とＲ１０２で分圧した分圧電圧Ｖｆｂとの電圧差を増幅して出力トランジスタＭ１０１のゲートに出力して出力トランジスタＭ１０１の動作制御を行い、電源１０３から入力された入力電圧Ｖｉｎを所定の電圧に変換し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０４に出力する。なお、出力トランジスタＭ１０１のサブストレートゲートには、通常、入力電圧Ｖｉｎが入力されている。

近年、機器の消費電力を削減するために、負荷１０４に供給する電圧を小さくする傾向があり、定電圧回路１００の出力電圧Ｖｏｕｔが１Ｖ以下になる場合も珍しくなくなってきた。また、電源回路の効率を上げるため、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの電圧差も小さくなっているため、定電圧回路１００に使用される出力トランジスタＭ１０１には、しきい値電圧Ｖｔｈの小さいものが必要になってきた。製造プロセスを制御することによって、ＭＯＳトランジスタのしきい値電圧Ｖｔｈを下げることは可能であるが、しきい値電圧Ｖｔｈを下げると、ＭＯＳトランジスタがオフした際のリーク電流が増加するという問題が発生していた。

出力トランジスタＭ１０１のリーク電流が大きいと、負荷１０４がスタンバイ状態のように極端に消費電流が小さい状態になった場合に、リーク電流が消費電流を上回る事態が発生するため、出力電圧Ｖｏｕｔが定格電圧以上に上昇してしまうという問題が発生していた。
また、電源をオフさせようとして、誤差増幅回路１０２の動作を停止しても、出力トランジスタＭ１０１のリークが大きいと、負荷１０４に該リーク電流が流れて出力端子ＯＵＴに電圧が発生し、定電圧回路１００を完全にオフさせることができなくなるという問題があった。

そこで、ＰＭＯＳトランジスタで構成された出力トランジスタＭ１０１のリーク電流を少なくする方法としては、ＰＭＯＳトランジスタＭ１０１のサブストレートゲートにできるだけ大きい電圧を印加することが知られている。
このようにした定電圧回路として、図５のような回路があった（例えば、特許文献１参照。）。なお、図５では、図４と同じもの又は同様のものは同じ符号で示している。
図５の定電圧回路１００ａは、基準電圧発生回路１０１、誤差増幅回路１０２、ＰＭＯＳトランジスタを用いた出力トランジスタＭ１０１、及び出力電圧を検出する抵抗Ｒ１０１，Ｒ１０２で構成された図４の定電圧回路１００に、ダイオードＤ１１１、ＰＭＯＳトランジスタＭ１１１、コンパレータ１１１、基準電圧発生回路１１２、電流源１１３、ＰＮＰトランジスタＱ１１１、直流電源１１４で構成された電圧選択回路１１０が設けられてなる。

電圧選択回路１１０は、電流源１１３及びＰＮＰトランジスタＱ１１１からなる温度検出回路を備え、通常温度では、ＰＭＯＳトランジスタＭ１１１がオフし、出力トランジスタＭ１０１のサブストレートゲートにダイオードＤ１１１を介して電圧Ｖｉｎが入力されている。ＰＮＰトランジスタＱ１１１のベース‐エミッタ間電圧は、温度が上昇すると低下し基準電圧発生回路１１２の出力電圧Ｖｒ１以下になると、コンパレータ１１１の出力信号がローレベルに立ち下がる。このため、ＰＭＯＳトランジスタＭ１１１がオンし、出力トランジスタＭ１０１のサブストレートゲートには、入力電圧Ｖｉｎよりも電圧が大きい電圧Ｖｓが直流電源１１４から入力される。このようにして、高温での出力トランジスタＭ１０１のリーク電流の増加を防止している。
特開２００４−９４７８８号公報

しかし、ＭＯＳトランジスタのサブストレートゲートの電圧を大きくするとＭＯＳトランジスタのしきい値電圧Ｖｔｈが上昇するという問題があり、製造プロセスを制御して下げたしきい値電圧Ｖｔｈが上昇するため、１Ｖ以下の出力電圧で、しかも入出力電圧差の小さい定電圧回路においては、出力トランジスタＭ１０１のサブストレートゲートを大きくすることができないという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、出力電圧を低電圧化させることができ、しかも入出力電圧差の小さい定電圧回路においても出力トランジスタのリーク電流が出力電圧に影響を与えることのない低電圧出力用の定電圧回路を得ることを目的とする。

この発明に係る定電圧回路は、入力端子に入力された入力電圧を所定の第１電圧に変換して出力端子に接続された負荷に出力する定電圧回路において、
制御電極に入力された信号に応じた電流を前記出力端子に出力する、ＭＯＳトランジスタからなる出力トランジスタと、
所定の基準電圧を生成すると共に前記出力端子の電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力トランジスタの制御電極に出力する出力電圧制御部と、
前記入力電圧を前記第２電圧に変換して出力する電圧変換回路部と、
入力された制御信号に応じて、前記第１電圧よりも大きい第２電圧、又は該第２電圧よりも大きい前記入力電圧のいずれかを排他的に前記出力トランジスタのサブストレートゲートに出力する切換回路部と、
を備え、
前記切換回路部は、前記出力トランジスタのサブストレートゲートに対して、前記負荷に出力する電流が第１の所定値以下になる第１動作モード時、及び前記負荷に出力する電流が該第１動作モードよりも大きい第２動作モード時に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力するように制御されるものである。

具体的には、前記出力トランジスタはＰＭＯＳトランジスタであり、前記切換回路部は、前記出力トランジスタのサブストレートゲートに対して、前記第１動作モード時には前記入力電圧を、前記第２動作モード時には前記第２電圧をそれぞれ出力するように制御されるようにした。

また、前記切換回路部は、第１動作モードと第２動作モードの切り換えを制御する制御信号が外部から入力されるようにした。

また、前記第１動作モードは、前記負荷が低消費電流状態になるスタンバイモードであり、前記第２動作モードは、前記負荷が通常動作を行って前記スタンバイモードよりも消費電流が大きくなる動作モードであるようにした。

また、前記出力電圧制御部は、前記外部からの制御信号に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になるようにしてもよい。

また、前記出力電圧制御部は、前記外部からの制御信号に応じて、前記第１動作モード時には動作を停止して前記出力トランジスタの制御電極への信号出力を停止し、前記第２動作モード時には作動開始して前記出力トランジスタの動作制御を行うようにしてもよい。

また、前記切換回路部は、前記出力トランジスタの出力電流の検出を行い、該検出した電流が第１の所定値以下であるか否かに応じて、第１動作モードと第２動作モードの切り換え判定を行うようにしてもよい。

この場合、前記切換回路部は、
前記出力トランジスタの出力電流の検出を行い、該検出した電流が第１の所定値以下であるか否かを示す信号を生成する出力電流検出回路と、
該出力電流検出回路で生成された信号に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力する切換スイッチと、
を備え、
前記出力電流検出回路は、前記切換スイッチに対して、検出した電流が第１の所定値以下のときは前記入力電圧を出力させ、検出した電流が該第１の所定値を超えているときは前記第２電圧を出力させるようにした。

また、前記出力電圧制御部は、前記出力電流検出回路の検出結果に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になるようにしてもよい。

また、前記切換回路部は、前記出力端子の電圧検出を行い、該検出した電圧が第２の所定値以下であるか否かに応じて、第１動作モードと第２動作モードの切り換え判定を行うようにしてもよい。

この場合、前記切換回路部は、
前記出力端子の電圧検出を行い、該検出した電圧が第２の所定値以下であるか否かを示す信号を生成する出力電圧検出回路と、
該出力電圧検出回路で生成された信号に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力する切換スイッチと、
を備え、
前記出力電圧検出回路は、前記切換スイッチに対して、検出した電圧が第２の所定値以下のときは前記入力電圧を出力させ、検出した電圧が該第２の所定値を超えているときは前記第２電圧を出力させるようにした。

また、前記出力電圧制御部は、前記出力電圧検出回路の検出結果に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になるようにしてもよい。

また、前記出力トランジスタは、制御電極に入力された信号に応じた電流を前記第２電圧から前記出力端子に出力し、前記出力電圧制御部は、前記第２電圧を電源にして作動するようにした。

具体的には、前記電圧変換回路部は、降圧型ＤＣ‐ＤＣコンバータである。

前記第１電圧は１.２Ｖ以下であるようにしてもよく、前記入力電圧は２Ｖ以下であるようにしてもよい。

本発明の定電圧回路によれば、定電圧回路が動作を停止しているか、又は負荷電流が小さい場合は、出力トランジスタのサブストレートゲートに、より大きい電圧を入力するようにしたことから、しきい値電圧の小さいＭＯＳトランジスタを出力トランジスタに使用しても、リーク電流を小さくすることができ、スタンバイ状態等の場合においても出力電圧が定格電圧以上に上昇することがなく、出力電圧を１Ｖ以下にすることができる。
また、出力トランジスタ及び出力電圧制御部の電源電圧に電圧変換回路部の出力電圧を使用し、例えば出力電圧を１.２Ｖ以下にし入力電圧を２Ｖ以下にして、入出力電圧差をできるだけ小さく抑えることができ、電源回路全体の効率を向上させることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の構成例を示した図である。
図１において、定電圧回路１は、直流電源１０から入力端子ＩＮに入力された入力電圧ＨＶｃｃから所定の定電圧を生成し出力電圧Ｖｏとして出力端子ＯＵＴから負荷１１に出力する。なお、定電圧回路１は、１つのＩＣに集積されるようにしてもよい。

定電圧回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、出力電圧Ｖｏを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流ｉｏの制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１と、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行う誤差増幅回路ＡＭＰとを備えている。
更に、定電圧回路１は、入力電圧ＨＶｃｃを降圧して所定の定電圧を生成し出力電圧ＬＶｃｃとして出力する降圧型ＤＣ‐ＤＣコンバータ３と、出力トランジスタＭ１のサブストレートゲート（バックゲートともいう）に入力される電圧の切り換えを行う切換スイッチ４とを備え、基準電圧発生回路２、出力トランジスタＭ１及び誤差増幅回路ＡＭＰは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃを電源にしている。

なお、基準電圧発生回路２、抵抗Ｒ１，Ｒ２及び誤差増幅回路ＡＭＰは出力電圧制御部をなし、降圧型ＤＣ‐ＤＣコンバータ３は電圧変換回路部を、切換スイッチ４は切換回路部をそれぞれなす。また、定電圧時の出力電圧Ｖｏが第１電圧を、出力電圧ＬＶｃｃが第２電圧を、入力電圧ＨＶｃｃが第３電圧をそれぞれなす。

降圧型ＤＣ‐ＤＣコンバータ３の出力端と出力端子ＯＵＴとの間には出力トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続されている。誤差増幅回路ＡＭＰにおいて、出力端は出力トランジスタＭ１のゲートに接続され、非反転入力端には分圧電圧Ｖｆｂが入力され、反転入力端には基準電圧Ｖｒｅｆが入力されている。また、切換スイッチ４において、端子Ａには電圧ＬＶｃｃが、端子Ｂには入力電圧ＨＶｃｃがそれぞれ入力され、共通端子Ｃは出力トランジスタＭ１のサブストレートゲートに接続されている。誤差増幅回路ＡＭＰは、外部の制御回路（図示せず）から入力されたイネーブル信号である制御信号ＥＮに応じた動作を行い、切換スイッチ４は、制御信号ＥＮに応じて切換制御が行われる。制御信号ＥＮは、負荷１１の動作を通常動作モードとスリープモードに切り換える信号である。

このような構成において、定電圧回路１の効率を上げるため、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃは、出力トランジスタＭ１が作動するために最低限必要なドレイン電圧を供給すればよいことから、定電圧回路１の出力電圧Ｖｏに近い電圧である。
制御信号ＥＮによって通常動作モードが選択されている場合は、誤差増幅回路ＡＭＰは消費電流の大きい通常モードで作動し、切換スイッチ４の共通端子Ｃは端子Ａに接続される。この状態における出力トランジスタＭ１のサブストレートゲートは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃに接続されることから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは小さい電圧になり、出力電圧Ｖｏを低電圧まで制御することができるが、出力トランジスタＭ１のリーク電流は大きくなる。しかし、負荷電流の方がリーク電流よりも遥かに大きいため、該リーク電流による問題は発生しない。

次に、制御信号ＥＮによってスタンバイモードに切り換わると、誤差増幅回路ＡＭＰはバイアス電流等を小さくした低消費電力動作モードに移行する。また、切換スイッチ４の共通端子Ｃは端子Ｂに接続される。スタンバイモードでは負荷電流は極めて小さくなるが、この状態における出力トランジスタＭ１のサブストレートゲートには、入力電圧ＨＶｃｃが入力される。入力電圧ＨＶｃｃは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃよりも大きいことから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは大きくなるが、リーク電流が小さくなるため、負荷電流が小さくなっても出力電圧Ｖｏが上昇するという問題は発生しない。

このように、本第１の実施の形態における定電圧回路は、通常動作モードとスタンバイモードの切り換えに応じて切換スイッチ４を切り換えて、出力トランジスタＭ１のサブストレートゲートに対して、通常動作モード時には降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃを、スタンバイモード時には該電圧ＬＶｃｃよりも大きい入力電圧ＨＶｃｃをそれぞれ入力するようにした。このことから、例えば出力電圧が１.２Ｖ以下、更には１Ｖ以下で、しかも入力電圧を２Ｖ以下にした入出力電圧差の小さい定電圧回路においても出力トランジスタのリーク電流が出力電圧に影響を与えることを防止することができる。

なお、前記第１の実施の形態において、スタンバイモード時に、誤差増幅回路ＡＭＰの消費電流を低減させる場合を例にして説明したが、制御信号ＥＮによるスタンバイモード時に、誤差増幅回路ＡＭＰの動作を停止させて電流消費を停止させ、出力トランジスタＭ１のゲートへの制御信号の出力を停止させるようにしてもよく、更にこのとき、基準電圧発生回路２の動作も停止させて基準電圧発生回路２による電流消費も停止させるようにしてもよい。

第２の実施の形態．
前記第１の実施の形態では、切換スイッチ４の切り換えに外部からの制御信号ＥＮを使用したが、負荷電流の検出を行い該検出した負荷電流に応じて切換スイッチ４を切り換えるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態における定電圧回路の構成例を示した図であり、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図２における図１との相違点は、出力トランジスタＭ１のゲート電圧から出力トランジスタＭ１から出力される電流値の検出を行い、該検出した電流値が所定値以下になると切換スイッチ４に対して、共通端子Ｃを端子Ｂに接続させ、該検出した電流値が所定値を超えると切換スイッチ４に対して、共通端子Ｃを端子Ａに接続させる出力電流検出回路１５を設けたことにあり、これに伴って、図１の定電圧回路１を定電圧回路１ａにした。

図２において、定電圧回路１ａは、直流電源１０から入力端子ＩＮに入力された入力電圧ＨＶｃｃから所定の定電圧を生成し出力電圧Ｖｏとして出力端子ＯＵＴから負荷１１に出力する。なお、定電圧回路１ａは、１つのＩＣに集積されるようにしてもよい。
定電圧回路１ａは、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、出力トランジスタＭ１と、誤差増幅回路ＡＭＰと、降圧型ＤＣ‐ＤＣコンバータ３と、切換スイッチ４と、出力トランジスタＭ１から出力される電流値の検出を行い、該検出した電流値に応じて切換スイッチ４の切り換えを行う出力電流検出回路１５とを備えている。なお、切換スイッチ４と出力電流検出回路１５は切換回路部をなす。

また、出力電流検出回路１５の回路例は公知であるのでその説明を省略する。ただし、出力トランジスタＭ１と同じ種類のトランジスタを使用して該トランジスタに出力トランジスタＭ１のゲート電圧を入力して、該トランジスタから出力トランジスタＭ１の出力電流に比例した電流を出力させ、該出力された比例電流を抵抗等によって電圧に変換する回路と、該変換された電圧から出力トランジスタＭ１の出力電流が所定値以下であるか否かの判定を行うコンパレータ等を用いて出力電流検出回路１５を構成することにより、当業者であれば容易に実現することができる。
出力電流検出回路１５は、誤差増幅回路ＡＭＰからの出力信号が入力され、該入力された信号の電圧から出力トランジスタＭ１から出力された電流に比例した電流が生成され、該生成された電流を電圧に変換し該変換した電圧に応じて切換スイッチ４の切換制御を行う。

このような構成において、定電圧回路１の効率を上げるため、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃは、出力トランジスタＭ１が作動するために最低限必要なソース電圧を供給すればよいことから、定電圧回路１の出力電圧Ｖｏに近い電圧である。
出力電流検出回路１５によって、出力トランジスタＭ１の出力電流が所定値を超えたと判定された場合は、切換スイッチ４の共通端子Ｃは端子Ａに接続される。この状態における出力トランジスタＭ１のサブストレートゲートは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃに接続されることから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは小さい電圧になり、入力電圧ＬＶｃｃがより低い電圧まで出力電圧Ｖｏを制御することができるが、出力トランジスタＭ１のリーク電流は大きくなる。しかし、負荷電流の方がリーク電流よりも遥かに大きいため、該リーク電流による問題は発生しない。

次に、出力電流検出回路１５によって、出力トランジスタＭ１の出力電流が前記所定値以下であると判定された場合は、切換スイッチ４の共通端子Ｃは端子Ｂに接続される。このとき負荷電流は極めて小さくなるが、この状態における出力トランジスタＭ１のサブストレートゲートには、入力電圧ＨＶｃｃが入力される。入力電圧ＨＶｃｃは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃよりも大きいことから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは大きくなり出力トランジスタの駆動能力は低下するが、リーク電流が小さくなるため、負荷電流が小さくなっても出力電圧Ｖｏが上昇するという問題は発生しない。

このように、本第２の実施の形態における定電圧回路は、出力電流検出回路１５によって出力トランジスタＭ１の出力電流値を検出し、該検出した出力電流値に応じて切換スイッチ４を切り換えて、出力トランジスタＭ１のサブストレートゲートに対して、通常動作モード時には降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃを、軽負荷モード時には該電圧ＬＶｃｃよりも大きい入力電圧ＨＶｃｃをそれぞれ入力するようにした。このことから、例えば出力電圧が１.２Ｖ以下、更には１Ｖ以下で、しかも入力電圧を２Ｖ以下、更には１.５Ｖ以下にした入出力電圧差が小さくドライバサイズが大きい定電圧回路においても出力トランジスタのリーク電流が出力電圧に影響を与えることを防止することができる。

なお、前記説明では、出力電流検出回路１５によって、出力トランジスタＭ１のサブストレートゲート電圧のみを切り換えた場合を例にして説明したが、同時に、出力電流検出回路１５からの出力信号によって誤差増幅回路ＡＭＰの駆動電流等も切り換えて、定電圧回路の動作モードを切り換えるようにしてもよい。このようにすることにより、出力トランジスタＭ１のリーク電流の影響のみではなく、定電圧回路１ａ全体の消費電流を低減させることができる。この実現方法としては、特開２００５−２３４６７４号公報における段落［００５１］の記載及び図３等を応用するようにすればよく、ここではその詳細な説明を省略する。

第３の実施の形態．
前記第２の実施の形態では、負荷電流の検出を行い該負荷電流が所定の電流値以下になった場合に、切換スイッチ４を切り換えるようにしたが、出力電圧Ｖｏの電圧検出を行い、該検出した電圧に応じて切換スイッチ４を切り換えるようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図３は、本発明の第３の実施の形態における定電圧回路の構成例を示した図である。図３では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、抵抗Ｒ２の抵抗値を分割した抵抗値を有する抵抗Ｒ２ａ及びＲ２ｂを抵抗Ｒ２の代わりに設け、抵抗Ｒ２ａとＲ２ｂとの接続部から得られる出力電圧Ｖｏに比例した分圧電圧Ｖｆｂ１が、基準電圧Ｖｒｅｆ以下か否かに応じて切換スイッチ４の切換制御を行う出力電圧検出回路１６を設けたことにあり、これに伴って、図１の定電圧回路１を定電圧回路１ｂにした。

図３において、定電圧回路１ｂは、直流電源１０から入力端子ＩＮに入力された入力電圧ＨＶｃｃから所定の定電圧を生成し出力電圧Ｖｏとして出力端子ＯＵＴから負荷１１に出力する。なお、定電圧回路１ｂは、１つのＩＣに集積されるようにしてもよい。
定電圧回路１ｂは、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２ａ，Ｒ２ｂと、出力トランジスタＭ１と、誤差増幅回路ＡＭＰと、降圧型ＤＣ‐ＤＣコンバータ３と、切換スイッチ４と、出力電圧Ｖｏの電圧値に応じて切換スイッチ４の切り換えを行う出力電圧検出回路１６とを備えている。なお、切換スイッチ４、出力電圧検出回路１６及び抵抗Ｒ１，Ｒ２ａ，Ｒ２ｂは切換回路部をなす。

出力端子ＯＵＴと接地電圧との間には、抵抗Ｒ１、Ｒ２ａ及びＲ２ｂが直列に接続され、抵抗Ｒ２ａとＲ２ｂとの各抵抗値の合計が図１の抵抗Ｒ２の抵抗値になる。抵抗Ｒ１とＲ２ａとの接続部から分圧電圧Ｖｆｂが得られ、抵抗Ｒ２ａとＲ２ｂとの接続部から分圧電圧Ｖｆｂ１が得られる。出力電圧検出回路１６は、コンパレータで構成されており、非反転入力端には基準電圧Ｖｒｅｆが、反転入力端には分圧電圧Ｖｆｂ１がそれぞれ入力され、切換スイッチ４は、該コンパレータから出力された２値の出力信号に応じて切換制御が行われる。

出力電圧検出回路１６によって、分圧電圧Ｖｆｂ１が基準電圧Ｖｒｅｆ以下であると判定された場合は、切換スイッチ４の共通端子Ｃは端子Ａに接続される。この状態における出力トランジスタＭ１のサブストレートゲートは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃに接続されることから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは小さい電圧になり、出力電圧Ｖｏを低電圧まで制御することができるが、出力トランジスタＭ１のリーク電流は大きくなる。しかし、負荷電流の方がリーク電流よりも遥かに大きいため、該リーク電流による問題は発生しない。

次に、出力電圧検出回路１６によって、分圧電圧Ｖｆｂ１が基準電圧Ｖｒｅｆよりも大きいと判定された場合は、切換スイッチ４の共通端子Ｃは端子Ｂに接続される。このとき、出力トランジスタＭ１のサブストレートゲートには、入力電圧ＨＶｃｃが入力される。入力電圧ＨＶｃｃは、降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃよりも大きいことから、出力トランジスタＭ１のしきい値電圧Ｖｔｈは大きくなるが、リーク電流が小さくなるため、負荷電流が小さくなっても出力電圧Ｖｏが上昇するという問題は発生しない。

このように、本第３の実施の形態における定電圧回路は、出力電圧検出回路１６によって出力電圧Ｖｏの電圧値を検出し、該検出した電圧値に応じて切換スイッチ４を切り換えて、出力トランジスタＭ１のサブストレートゲートに対して、通常動作モード時には降圧型ＤＣ‐ＤＣコンバータ３の出力電圧ＬＶｃｃを、軽負荷モード時には該電圧ＬＶｃｃよりも大きい入力電圧ＨＶｃｃをそれぞれ入力するようにした。このことから、例えば出力電圧が１.２Ｖ以下、更には１Ｖ以下で、しかも入力電圧を２Ｖ以下、更には１.５Ｖ以下にした入出力電圧差が小さくドライバサイズが大きい定電圧回路においても出力トランジスタのリーク電流が出力電圧に影響を与えることを防止することができる。

なお、前記説明では、出力電圧検出回路１６によって、出力トランジスタＭ１のサブストレートゲート電圧のみを切り換えるようにしたが、同時に、出力電圧検出回路１６からの出力信号によって誤差増幅回路ＡＭＰの駆動電流等も切り換えて、定電圧回路の動作モードを切り換えるようにしてもよい。このようにすることにより、出力トランジスタＭ１のリーク電流の影響のみではなく、定電圧回路１ｂ全体の消費電流を低減させることができる。この実現方法としては、特開２００５−２３４６７４号公報における段落［００５１］の記載及び図３等を応用するようにすればよく、ここではその詳細な説明を省略する。

本発明の第１の実施の形態における定電圧回路の構成例を示した図である。 本発明の第２の実施の形態における定電圧回路の構成例を示した図である。 本発明の第３の実施の形態における定電圧回路の構成例を示した図である。 従来の定電圧回路の例を示した回路図である。 従来の定電圧回路の他の例を示した回路図である。

符号の説明

１，１ａ，１ｂ 定電圧回路
２ 基準電圧発生回路
３ 降圧型ＤＣ‐ＤＣコンバータ
４ 切換スイッチ
１０ 直流電源
１１ 負荷
１５ 出力電流検出回路
１６ 出力電圧検出回路
ＡＭＰ 誤差増幅回路
Ｍ１ 出力トランジスタ
Ｒ１，Ｒ２，Ｒ２ａ，Ｒ２ｂ 抵抗

Claims (16)

1. 入力端子に入力された入力電圧を所定の第１電圧に変換して出力端子に接続された負荷に出力する定電圧回路において、
   制御電極に入力された信号に応じた電流を前記出力端子に出力する、ＭＯＳトランジスタからなる出力トランジスタと、
   所定の基準電圧を生成すると共に前記出力端子の電圧に比例した電圧を生成し、該基準電圧と該比例電圧との差分を増幅して前記出力トランジスタの制御電極に出力する出力電圧制御部と、
   前記入力電圧を前記第１電圧よりも大きい第２電圧に変換して出力する電圧変換回路部と、
   入力された制御信号に応じて、前記第２電圧、又は前記第２電圧よりも大きい前記入力電圧のいずれかを排他的に前記出力トランジスタのサブストレートゲートに出力する切換回路部と、
   を備え、
   前記切換回路部は、前記出力トランジスタのサブストレートゲートに対して、前記負荷に出力する電流が第１の所定値以下になる第１動作モード時、及び前記負荷に出力する電流が該第１動作モードよりも大きい第２動作モード時に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力するように制御されることを特徴とする定電圧回路。
2. 前記出力トランジスタはＰＭＯＳトランジスタであり、前記切換回路部は、前記出力トランジスタのサブストレートゲートに対して、前記第１動作モード時には前記入力電圧を、前記第２動作モード時には前記第２電圧をそれぞれ出力するように制御されることを特徴とする請求項１記載の定電圧回路。
3. 前記切換回路部は、第１動作モードと第２動作モードの切り換えを制御する制御信号が外部から入力されることを特徴とする請求項１又は２記載の定電圧回路。
4. 前記第１動作モードは、前記負荷が低消費電流状態になるスタンバイモードであり、前記第２動作モードは、前記負荷が通常動作を行って前記スタンバイモードよりも消費電流が大きくなる動作モードであることを特徴とする請求項３記載の定電圧回路。
5. 前記出力電圧制御部は、前記外部からの制御信号に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になることを特徴とする請求項３又は４記載の定電圧回路。
6. 前記出力電圧制御部は、前記外部からの制御信号に応じて、前記第１動作モード時には動作を停止して前記出力トランジスタの制御電極への信号出力を停止し、前記第２動作モード時には作動開始して前記出力トランジスタの動作制御を行うことを特徴とする請求項３記載の定電圧回路。
7. 前記切換回路部は、前記出力トランジスタの出力電流の検出を行い、該検出した電流が第１の所定値以下であるか否かに応じて、第１動作モードと第２動作モードの切り換え判定を行うことを特徴とする請求項１又は２記載の定電圧回路。
8. 前記切換回路部は、
   前記出力トランジスタの出力電流の検出を行い、該検出した電流が第１の所定値以下であるか否かを示す信号を生成する出力電流検出回路と、
   該出力電流検出回路で生成された信号に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力する切換スイッチと、
   を備え、
   前記出力電流検出回路は、前記切換スイッチに対して、検出した電流が第１の所定値以下のときは前記入力電圧を出力させ、検出した電流が該第１の所定値を超えているときは前記第２電圧を出力させることを特徴とする請求項７記載の定電圧回路。
9. 前記出力電圧制御部は、前記出力電流検出回路の検出結果に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になることを特徴とする請求項７又は８記載の定電圧回路。
10. 前記切換回路部は、前記出力端子の電圧検出を行い、該検出した電圧が第２の所定値以下であるか否かに応じて、第１動作モードと第２動作モードの切り換え判定を行うことを特徴とする請求項１又は２記載の定電圧回路。
11. 前記切換回路部は、
    前記出力端子の電圧検出を行い、該検出した電圧が第２の所定値以下であるか否かを示す信号を生成する出力電圧検出回路と、
    該出力電圧検出回路で生成された信号に応じて、前記第２電圧又は前記入力電圧のいずれか一方を排他的に前記出力トランジスタのサブストレートゲートに出力する切換スイッチと、
    を備え、
    前記出力電圧検出回路は、前記切換スイッチに対して、検出した電圧が第２の所定値以下のときは前記入力電圧を出力させ、検出した電圧が該第２の所定値を超えているときは前記第２電圧を出力させることを特徴とする請求項１０記載の定電圧回路。
12. 前記出力電圧制御部は、前記出力電圧検出回路の検出結果に応じて、前記第１動作モード時には低消費電流状態になり、前記第２動作モード時には通常動作を行って該低消費電流状態よりも消費電流が増加する状態になることを特徴とする請求項１０又は１１記載の定電圧回路。
13. 前記出力トランジスタは、制御電極に入力された信号に応じた電流を前記第２電圧から前記出力端子に出力し、前記出力電圧制御部は、前記第２電圧を電源にして作動することを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１又は１２記載の定電圧回路。
14. 前記電圧変換回路部は、降圧型ＤＣ‐ＤＣコンバータであることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２又は１３記載の定電圧回路。
15. 前記第１電圧は１.２Ｖ以下であることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３又は１４記載の定電圧回路。
16. 前記入力電圧は２Ｖ以下であることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４又は１５記載の定電圧回路。

Images