JP2008211115A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008211115A JP2008211115A JP2007048453A JP2007048453A JP2008211115A JP 2008211115 A JP2008211115 A JP 2008211115A JP 2007048453 A JP2007048453 A JP 2007048453A JP 2007048453 A JP2007048453 A JP 2007048453A JP 2008211115 A JP2008211115 A JP 2008211115A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- capacitor
- wiring layer
- voltage
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
- H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】半導体基板2の直ぐ上には細長い複数の単位抵抗3aが形成されてなる抵抗層3が形成されており、その上には各単位抵抗3aの接続配線を行うメタル配線層4が形成されている。各単位抵抗3aの端部は、メタル配線層4により所定の抵抗値になるように配線接続されている。また、メタル配線層4には、MIMキャパシタ7の一方の電極が形成されており、誘電体層5がメタル配線層4上に密着するように形成され、更に金属膜6が誘電体層5上に密着するように形成されている。金属膜6の上にはメタル配線層9が形成されており、金属膜6とメタル配線層9はスルーホール8で接続されており、メタル配線層9がMIMキャパシタ7の他方の電極をなすようにした。
【選択図】図1
Description
前記キャパシタを形成しているキャパシタ領域を、前記抵抗を形成している抵抗領域に重ねて形成するものである。
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
該抵抗層の上に形成され、前記キャパシタの一方の電極が形成されると共に前記抵抗を形成するための前記単位抵抗の接続を行う配線が形成された第1メタル配線層と、
該第1メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えるようにした。
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
前記抵抗を形成するための該単位抵抗の接続を行う配線が形成される、該抵抗層の上に形成された第1メタル配線層と、
該第1メタル配線層の上に形成され、前記キャパシタの一方の電極が形成される第2メタル配線層と、
該第2メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えるようにしてもよい。
前記キャパシタを形成しているキャパシタ領域を、前記抵抗を形成している抵抗領域に重ねて形成するようにした。
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
該抵抗層の上に形成され、前記キャパシタの一方の電極が形成されると共に前記抵抗を形成するための前記単位抵抗の接続を行う配線が形成された第1メタル配線層と、
該第1メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えるようにした。
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
前記抵抗を形成するための該単位抵抗の接続を行う配線が形成される、該抵抗層の上に形成された第1メタル配線層と、
該第1メタル配線層の上に形成され、前記キャパシタの一方の電極が形成される第2メタル配線層と、
該第2メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えるようにしてもよい。
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記キャパシタの一方の電極が形成されると共に前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されるようにした。
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されるようにしてもよい。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記キャパシタの一方の電極が形成されると共に前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されるようにした。
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されるようにしてもよい。
第1の実施の形態.
図1は、本発明の第1の実施の形態における半導体装置の構造例を示した図であり、図1(a)は平面図であり、図1(b)は断面構造を示した図である。
図1の半導体装置1において、半導体基板2の直ぐ上には細長い複数の単位抵抗3aが形成されてなる抵抗層3が形成されており、その上には各単位抵抗3aの接続配線を行うメタル配線層4が形成されている。各単位抵抗3aの端部は、メタル配線層4により所定の抵抗値になるように配線接続されている。また、抵抗層3で形成される抵抗は1つとは限らず、単位抵抗3aの組み合わせによって複数の抵抗が形成されるようにしてもよい。
図2の半導体装置1において、半導体基板2の直ぐ上には細長い複数の単位抵抗3aが形成されてなる抵抗層3が形成されており、その上には各単位抵抗3aの接続配線を行うメタル配線層10が形成されている。各単位抵抗3aの端部は、メタル配線層10により所定の抵抗値になるように配線接続されている。また、図2においても、抵抗層3で形成される抵抗は1つとは限らず、単位抵抗3aの組み合わせによって複数の抵抗が形成されるようにしてもよい。
このように、図2の半導体装置1では、MIMキャパシタ7が、抵抗層3に形成された抵抗の上を覆うようにして形成されると共に、該抵抗とMIMキャパシタ7は電気的には完全に分離されている。このため、チップ面積の増加を抑えることができると共に、抵抗とMIMキャパシタ7との接続は直列でも並列でも行うことができる。
図3において、シリーズレギュレータ21は、入力端子INに入力された入力電圧Vddを降圧して所定の定電圧に変換し、出力電圧Voとして出力端子OUTから出力する。
シリーズレギュレータ21は、所定の基準電圧Vrefを生成して出力する基準電圧発生回路22と、誤差増幅回路23と、PMOSトランジスタからなる出力トランジスタM21と、出力電圧検出用の抵抗R21,R22と、補償用のキャパシタC21とを備えている。なお、抵抗R21及びR22は分圧回路を、基準電圧発生回路22及び誤差増幅回路23は制御回路をそれぞれなす。また、シリーズレギュレータ21は、1つのICに集積されるようにしてもよい。
図4において、スイッチングレギュレータ31は、入力電圧として入力端子INに入力された入力電圧Vddを所定の定電圧に変換し、出力電圧Voとして出力端子OUTから出力する。
スイッチングレギュレータ31は、入力電圧Vddの出力制御を行うためのスイッチング動作を行うPMOSトランジスタからなるスイッチングトランジスタM31と、NMOSトランジスタからなる同期整流用トランジスタM32とを備えている。
また、発振回路34は、所定の三角波信号TWを生成して出力し、PWMコンパレータ35は、誤差増幅回路33の出力信号EAoと該三角波信号TWからPWM制御を行うためのパルス信号Spwを生成して出力する。パルス信号Spwは、バッファBF31を介してスイッチングトランジスタM31のゲートに入力されると共に、バッファBF32を介して同期整流用トランジスタM32のゲートに入力される。
また、出力電圧Voが小さくなると、誤差増幅回路33の出力信号EAoの電圧が上昇し、PWMコンパレータ35からのパルス信号Spwのデューティサイクルは大きくなる。この結果、スイッチングトランジスタM31がオンする時間が長くなり、それに応じて同期整流用トランジスタM32がオンする時間が短くなって、出力電圧Voが上昇するように制御される。このような動作を繰り返して、出力電圧Voを所定の電圧で一定になるように制御する。
2 半導体基板
3 抵抗層
3a 単位抵抗
4,9,10〜12 メタル配線層
5 誘電体層
6 金属膜
7 MIMキャパシタ
8 スルーホール
21 シリーズレギュレータ
31 スイッチングレギュレータ
R21,R22,R31〜R33 抵抗
C21,C31,C33 キャパシタ
Claims (13)
- 抵抗とキャパシタが接続された回路を有する半導体装置において、
前記キャパシタを形成しているキャパシタ領域を、前記抵抗を形成している抵抗領域に重ねて形成することを特徴とする半導体装置。 - 半導体基板と、
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
該抵抗層の上に形成され、前記キャパシタの一方の電極が形成されると共に前記抵抗を形成するための前記単位抵抗の接続を行う配線が形成された第1メタル配線層と、
該第1メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えることを特徴とする請求項1記載の半導体装置。 - 半導体基板と、
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
前記抵抗を形成するための該単位抵抗の接続を行う配線が形成される、該抵抗層の上に形成された第1メタル配線層と、
該第1メタル配線層の上に形成され、前記キャパシタの一方の電極が形成される第2メタル配線層と、
該第2メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えることを特徴とする請求項1記載の半導体装置。 - 前記第1メタル配線層と第2メタル配線層との間に、少なくとも1つの第4メタル配線層を形成することを特徴とする請求項3記載の半導体装置。
- 入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する、抵抗とキャパシタが接続された回路を備えた定電圧回路を有する半導体装置において、
前記キャパシタを形成しているキャパシタ領域を、前記抵抗を形成している抵抗領域に重ねて形成することを特徴とする半導体装置。 - 半導体基板と、
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
該抵抗層の上に形成され、前記キャパシタの一方の電極が形成されると共に前記抵抗を形成するための前記単位抵抗の接続を行う配線が形成された第1メタル配線層と、
該第1メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えることを特徴とする請求項5記載の半導体装置。 - 半導体基板と、
該半導体基板の上に形成された少なくとも1つの単位抵抗からなる抵抗層と、
前記抵抗を形成するための該単位抵抗の接続を行う配線が形成される、該抵抗層の上に形成された第1メタル配線層と、
該第1メタル配線層の上に形成され、前記キャパシタの一方の電極が形成される第2メタル配線層と、
該第2メタル配線層の上に形成された、前記キャパシタを構成する誘電体層と、
該誘電体層の上に形成され、前記キャパシタの他方の電極が形成される第3メタル配線層と、
を備えることを特徴とする請求項5記載の半導体装置。 - 前記第1メタル配線層と第2メタル配線層との間に、少なくとも1つの第4メタル配線層を形成することを特徴とする請求項7記載の半導体装置。
- 前記定電圧回路は、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記キャパシタの一方の電極が形成されると共に前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されることを特徴とする請求項6記載の半導体装置。 - 前記定電圧回路は、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記出力トランジスタの動作制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されることを特徴とする請求項7又は8記載の半導体装置。 - 前記定電圧回路は、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記キャパシタの一方の電極が形成されると共に前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されることを特徴とする請求項6記載の半導体装置。 - 前記定電圧回路は、
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力された出力電圧を分圧した分圧電圧を生成して出力する複数の抵抗で形成された分圧回路と、
該分圧回路を構成する抵抗の一端に、一端が接続されたキャパシタと、
前記分圧電圧が所定の基準電圧になるように前記スイッチング素子のスイッチング制御を行う制御回路と、
を備え、
前記第1メタル配線層は、前記分圧回路の各抵抗を形成するための前記単位抵抗の接続を行う配線が形成されることを特徴とする請求項7又は8記載の半導体装置。 - 前記キャパシタは、MIMキャパシタであることを特徴とする請求項1、2、3、4、5、6、7、8、9、10、11又は12記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048453A JP2008211115A (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
KR1020080018608A KR100979986B1 (ko) | 2007-02-28 | 2008-02-28 | 반도체 장치 |
CNA2008100806652A CN101257021A (zh) | 2007-02-28 | 2008-02-28 | 半导体装置结构及半导体装置 |
US12/039,532 US7903427B2 (en) | 2007-02-28 | 2008-02-28 | Semiconductor device structure and semiconductor device incorporating same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007048453A JP2008211115A (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211115A true JP2008211115A (ja) | 2008-09-11 |
Family
ID=39715120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007048453A Pending JP2008211115A (ja) | 2007-02-28 | 2007-02-28 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7903427B2 (ja) |
JP (1) | JP2008211115A (ja) |
KR (1) | KR100979986B1 (ja) |
CN (1) | CN101257021A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101559911B1 (ko) | 2009-03-11 | 2015-10-15 | 삼성전자주식회사 | 금속 배선 형태의 인덕터 하부에 mim 캐패시터를 상기 배선의 폭보다 크지 않게 접목시키는 lc 회로 제조방법 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8076913B2 (en) * | 2008-12-22 | 2011-12-13 | Mediatek Inc. | Voltage converters and voltage generating methods for generating output voltage signals according to a pulse width modulation signal |
US20110133710A1 (en) * | 2009-12-08 | 2011-06-09 | Deepak Pancholi | Partial Feedback Mechanism in Voltage Regulators to Reduce Output Noise Coupling and DC Voltage Shift at Output |
US8471538B2 (en) * | 2010-01-25 | 2013-06-25 | Sandisk Technologies Inc. | Controlled load regulation and improved response time of LDO with adaptive current distribution mechanism |
UA102277C2 (ru) * | 2011-06-09 | 2013-06-25 | Михаил Николаевич Сурду | Способ формирования переменных напряжений с заданым соотношением |
US9122292B2 (en) | 2012-12-07 | 2015-09-01 | Sandisk Technologies Inc. | LDO/HDO architecture using supplementary current source to improve effective system bandwidth |
JP6153732B2 (ja) * | 2013-01-21 | 2017-06-28 | リコー電子デバイス株式会社 | スイッチングレギュレータ |
CN105047411A (zh) * | 2015-08-12 | 2015-11-11 | 深圳市槟城电子有限公司 | 一种电阻和电容串连的组件及其制作方法 |
US10256233B2 (en) | 2017-05-26 | 2019-04-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device including resistor-capacitor (RC) structure and method of making the same |
US11863062B2 (en) * | 2018-04-27 | 2024-01-02 | Raytheon Company | Capacitor discharge circuit |
US10910358B2 (en) * | 2019-01-30 | 2021-02-02 | Micron Technology, Inc. | Integrated assemblies having capacitive units, and having resistive structures coupled with the capacitive units |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111469A (ja) * | 2002-09-13 | 2004-04-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ic及びその電源用icを使用した通信装置 |
JP2005142531A (ja) * | 2003-10-17 | 2005-06-02 | Nec Electronics Corp | Mim構造抵抗体を搭載した半導体装置 |
JP2007067096A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4878770A (en) | 1987-09-09 | 1989-11-07 | Analog Devices, Inc. | IC chips with self-aligned thin film resistors |
JPH01223757A (ja) | 1988-03-02 | 1989-09-06 | Mitsubishi Electric Corp | 半導体装置 |
US6274224B1 (en) * | 1999-02-01 | 2001-08-14 | 3M Innovative Properties Company | Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article |
JP2002110923A (ja) | 2000-09-28 | 2002-04-12 | Koketsu Kagi Kofun Yugenkoshi | 半導体集積回路装置及びその製造方法 |
US7053751B2 (en) | 2001-05-14 | 2006-05-30 | Ricoh Company, Ltd. | Resistance hybrid, and voltage detection and constant voltage generating circuits incorporating such resistance hybrid |
US6898846B2 (en) * | 2002-08-21 | 2005-05-31 | Potomac Photonics, Inc. | Method and components for manufacturing multi-layer modular electrical circuits |
JP2004087590A (ja) | 2002-08-23 | 2004-03-18 | Sharp Corp | 半導体装置 |
EP1610599A1 (en) * | 2003-03-28 | 2005-12-28 | TDK Corporation | Multilayer substrate and method for producing same |
JP4266811B2 (ja) | 2003-12-26 | 2009-05-20 | 株式会社リコー | 定電圧回路 |
JP4362382B2 (ja) | 2004-01-23 | 2009-11-11 | 株式会社リコー | 定電圧回路 |
US7173402B2 (en) | 2004-02-25 | 2007-02-06 | O2 Micro, Inc. | Low dropout voltage regulator |
US7290971B2 (en) | 2004-03-05 | 2007-11-06 | Okabe Co., Ltd. | Shippable in-assembly bolt |
US6919244B1 (en) * | 2004-03-10 | 2005-07-19 | Motorola, Inc. | Method of making a semiconductor device, and semiconductor device made thereby |
JP4473669B2 (ja) | 2004-07-28 | 2010-06-02 | 株式会社リコー | 定電圧回路、その定電圧回路を使用した定電流源、増幅器及び電源回路 |
JP4667883B2 (ja) | 2005-01-26 | 2011-04-13 | 株式会社リコー | 定電圧回路及びその定電圧回路を有する半導体装置 |
JP2006260030A (ja) | 2005-03-16 | 2006-09-28 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の検査方法 |
JP4616067B2 (ja) | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
JP4781732B2 (ja) | 2005-06-24 | 2011-09-28 | 株式会社リコー | 電源システム装置及びその制御方法 |
JP4804156B2 (ja) | 2006-02-01 | 2011-11-02 | 株式会社リコー | 定電圧回路 |
-
2007
- 2007-02-28 JP JP2007048453A patent/JP2008211115A/ja active Pending
-
2008
- 2008-02-28 US US12/039,532 patent/US7903427B2/en not_active Expired - Fee Related
- 2008-02-28 CN CNA2008100806652A patent/CN101257021A/zh active Pending
- 2008-02-28 KR KR1020080018608A patent/KR100979986B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004111469A (ja) * | 2002-09-13 | 2004-04-08 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2004193475A (ja) * | 2002-12-13 | 2004-07-08 | Ricoh Co Ltd | 電源用ic及びその電源用icを使用した通信装置 |
JP2005142531A (ja) * | 2003-10-17 | 2005-06-02 | Nec Electronics Corp | Mim構造抵抗体を搭載した半導体装置 |
JP2007067096A (ja) * | 2005-08-30 | 2007-03-15 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101559911B1 (ko) | 2009-03-11 | 2015-10-15 | 삼성전자주식회사 | 금속 배선 형태의 인덕터 하부에 mim 캐패시터를 상기 배선의 폭보다 크지 않게 접목시키는 lc 회로 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080203981A1 (en) | 2008-08-28 |
KR20080080057A (ko) | 2008-09-02 |
US7903427B2 (en) | 2011-03-08 |
KR100979986B1 (ko) | 2010-09-03 |
CN101257021A (zh) | 2008-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008211115A (ja) | 半導体装置 | |
JP5151332B2 (ja) | 同期整流型スイッチングレギュレータ | |
JP2006230186A (ja) | 半導体装置 | |
JP4366422B2 (ja) | Dc−dcコンバータ用垂下増幅器回路 | |
TW200843306A (en) | Current detector circuit and current mode switching regulator | |
JP2005100296A (ja) | 定電圧回路 | |
JP2001237374A (ja) | 半導体集積回路 | |
US9568376B2 (en) | Temperature detecting circuit and method thereof | |
JP4171784B2 (ja) | 位相補償回路及びこれを有する電源回路 | |
JP2011138809A (ja) | 半導体装置及びdc−dcコンバータ | |
JPWO2013038583A1 (ja) | 半導体装置およびそれを備えた電源システム | |
JP6601211B2 (ja) | Dc−dcコンバータおよび負荷駆動用半導体集積回路 | |
JP2009022075A (ja) | ソフトスタート回路およびdc−dcコンバータ | |
US7781921B2 (en) | Voltage regulator and method for generating indicator signal in voltage regulator | |
JPH11338559A (ja) | 定電圧回路 | |
US20090121690A1 (en) | Voltage regulator | |
US20130057237A1 (en) | Multi-phase switching regulator and droop circuit therefor | |
JP5480101B2 (ja) | 誤差増幅器 | |
JP2009289048A (ja) | ボルテージレギュレータ | |
US20140333274A1 (en) | Complex power management device and communication device | |
JP2006121377A (ja) | 入力回路及び半導体装置 | |
JP5287205B2 (ja) | 電源回路及びその動作制御方法 | |
JP2010146380A (ja) | ソフトスタート回路及びそのソフトスタート回路を備えた電源回路 | |
JP2004297965A (ja) | 電源制御用半導体集積回路 | |
JP2010220454A (ja) | Dc−dcコンバータおよび制御用半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |