JP2005142531A - Ｍｉｍ構造抵抗体を搭載した半導体装置 - Google Patents

Abstract

【課題】半導体基板上の抵抗体としては、半導体の前工程の前半で形成されるポリシリコン抵抗の他に、半導体の前工程の後半で形成可能な金属抵抗の実現が要求される。
【解決手段】ＭＩＭ構造のキャパシタ２７は、下部電極１４、容量絶縁膜１６、及び上部電極１７をこの順に設けて形成する。ＭＩＭ構造の抵抗体構造２８においても下部電極１５、容量絶縁膜１６、及び抵抗体１８がこの順に設けられる。この場合、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにバイアス条件を設定する。従って、金属抵抗体１８に高周波の信号が印加される場合においても、抵抗体構造下部電極１５が浮遊状態となっているために、寄生容量の影響をほとんど受けず、この金属抵抗体を搭載する装置の高周波数特性が良い。
【選択図】 図１

Description

本発明は半導体装置に関し、特に抵抗体及びＭＩＭ（金属−絶縁体−金属）構造のキャパシタ及び抵抗体を搭載した半導体装置に関するものである。

抵抗体は半導体集積回路において受動素子として頻繁に使用される。特に、半導体基板中に形成される拡散抵抗以外に、半導体基板を覆う絶縁膜上にもポリシリコン膜、金属膜を成膜してパターニングして抵抗体として使用することが行なわれる。ポリシリコン抵抗の場合、トランジスタのゲート電極または容量素子の電極と同時に形成されることが多い。金属抵抗の場合、抵抗値を大きくするために、配線材料とは別の高抵抗率を示す金属膜を成膜して抵抗体とする、或いは、工程数を増やさないために、配線または容量素子の電極と同時に形成される。抵抗体は通常、工程数を増やさないために、トランジスタのゲート電極、容量素子の電極、配線などを形成するために成膜される膜を利用する形が採られることが多い。例えば、ＭＩＭ構造のキャパシタの上部電極を利用して抵抗体とする構造が特許文献１に開示されている。
特開２００１−２６７３２０号公報

特許文献１に開示されている構造は、キャパシタの下部電極用金属膜を成膜してパターニングして下部電極を形成した後、容量膜となる絶縁体と上部電極用金属膜を成膜し、この絶縁体と金属膜を同時にパターニングして形成される。抵抗体は、ＭＩＭ構造のキャパシタの上部電極と絶縁体のみを利用して形成している。また抵抗体の下方には絶縁膜を挟んで接地配線が設けられており、接地配線との間で容量干渉を起し得る。従ってこのような構成では、抵抗体とその下に位置する配線との間の寄生容量が特に高周波領域において顕著となり、抵抗体を高周波領域で使用できなくなる。

本発明は、上記事情に鑑みなされたものであり、抵抗体及びＭＩＭ構造のキャパシタを搭載し、高周波特性が改善された半導体装置を提供する。

本発明の半導体装置は、半導体基板と、前記半導体基板上に設けられ、金属上部電極、金属下部電極、前記金属上部電極と前記金属下部電極に挟まれる誘電体を備えるキャパシタと、前記半導体基板上に設けられる抵抗構造体とを含む半導体装置であって、前記抵抗構造体は前記キャパシタと同時に形成される金属上部電極、金属下部電極、前記金属上部電極と前記金属下部電極に挟まれる誘電体を有するとともに前記金属上部電極と接触する２つの互いに離間する抵抗端子をさらに備え、前記２つの互いに離間する抵抗端子間の前記金属上部電極を抵抗体とすることを特徴とする。

上記本発明の半導体装置においては、前記抵抗構造体の前記金属下部電極は浮遊電位を有する。

上記本発明の半導体装置の一実施形態においては、前記キャパシタの前記金属下部電極と前記抵抗構造体の前記金属下部電極は、前記キャパシタの前記金属上部電極と前記抵抗構造体の前記金属上部電極をそれぞれ平面的に包含する形状を有する。この場合、前記キャパシタの前記金属下部電極は、前記キャパシタの前記金属上部電極よりも上方に位置するキャパシタ下部電極取り出し配線に接続される。また、前記金属上部電極と接触する２つの互いに離間する前記抵抗端子と同時に前記キャパシタの金属上部電極に接触する上部電極用端子が設けられる。さらに、前記抵抗端子と同時に前記キャパシタの金属上部電極に接触する上部電極用端子と前記キャパシタの金属下部電極に接触する下部電極用端子が設けられる。

上記本発明の半導体装置の別の実施形態においては、前記抵抗構造体の前記金属下部電極、前記誘電体及び前記金属上部電極は同一平面形状を有する。また、前記キャパシタの前記金属下部電極、前記誘電体及び前記金属上部電極は同一平面形状を有する。さらに、前記金属上部電極と接触する２つの互いに離間する前記抵抗端子と同時に前記キャパシタの金属上部電極に接触する上部電極用端子が設けられる。

上記本発明の半導体装置のすべての実施形態において、前記抵抗体の金属下部電極及び前記キャパシタの金属下部電極は前記半導体基板上に設けられる多層配線のうちの一つの配線層と同じレベルに位置する。

以上説明したように 本発明の半導体装置によれば、ＭＩＭ構造のキャパシタを形成すると同時にＭＩＭ構造の抵抗体構造をも形成し、抵抗体構造の下部電極を浮遊電位とした上で上部電極を利用して抵抗体とする。従って、抵抗体構造の下部電極は浮遊電極となっているので、抵抗体に付く寄生容量の効果を無くすことができ、抵抗体の高周波特性が良くなる。

第１の実施の形態（実施例１）
本発明の第１の実施形態を図１を用いて説明する。第１の実施形態ではＭＩＭ構造のキャパシタは、下部電極（金属下部電極）、容量絶縁膜（誘電体）、及び上部電極（金属上部電極）をこの順に設けて形成する。ＭＩＭ構造の抵抗体構造においても下部電極、容量絶縁膜、及び抵抗体がこの順に設けられる。ここで、いずれの構造においても、下部電極が上部電極を平面的に包含するように形成する。これは下部電極、容量絶縁膜、上部電極の順に設けた積層膜を一度に同じパターンに、例えばエッチングで形成すると、エッチングにさらされた端部の容量絶縁膜を容量として使用することになり、信頼性上の問題が懸念されるからである。従って、下部電極、容量絶縁膜、上部電極の順に設けた積層膜は、まず上部電極材料のみをパターニングし、その後、そのパターンを包含するように容量絶縁膜、下部電極材料をパターニングする。具体的には、下部電極は上部電極に対し、端部で少なくともパターンニングの際のリソグラフィー目合わせマージンを考えて広くすることが望ましい。例えば、下部電極を上部電極よりも０．２μｍ以上広くすれば信頼性上の問題は生じないと考えられる。図１はキャパシタ、抵抗体構造、トランジスタ、及びトランジスタのゲート電極と同時に形成されるポリシリコン抵抗を通る切断線に沿った半導体装置の断面図である。

第１の実施形態の半導体装置は、半導体基板１、ウェル２、分離絶縁膜３、ソース・ドレイン拡散層４、ゲート酸化膜５、ゲート電極６、ポリシリコン抵抗体７、第１層間絶縁膜８、第１コンタクトプラグ９（または端子）、ソース・ドレイン配線１０、抵抗配線１１、第２層間絶縁膜１２、キャパシタ下部電極１４、抵抗体構造下部電極１５、容量絶縁膜１６、キャパシタ上部電極１７、金属抵抗体１８、第３層間絶縁膜１９、第３コンタクトプラグ（または端子）２０、キャパシタ上部電極配線２１、キャパシタ下部電極配線２２、ＭＩＭ構造抵抗配線２３を有する。

ここで、ウェル２、ソース・ドレイン拡散層４、ゲート酸化膜５、ゲート電極６、第１コンタクトプラグ９、ソース・ドレイン配線１０がトランジスタ２５を、ポリシリコン抵抗体７、第１コンタクトプラグ９、抵抗配線１１が抵抗体２６を、キャパシタ下部電極１４、容量絶縁膜１６、キャパシタ上部電極１７、第３コンタクトプラグ２０、キャパシタ上部電極配線２１、キャパシタ下部電極配線２２がキャパシタ２７を、抵抗体構造下部電極１５、容量絶縁膜１６、金属抵抗体（または上部電極抵抗体）１８、第３コンタクトプラグ（または端子）２０、ＭＩＭ構造抵抗配線２３がＭＩＭ構造抵抗体２８を構成する。

トランジスタ２５に設けられた第１コンタクトプラグ９は、ソース・ドレイン配線１０とゲート電極６との間を電気的に接続している。抵抗体２６に設けられた第１コンタクトプラグ９は、抵抗配線１１とポリシリコン抵抗体７との間を電気的に接続している。キャパシタ２７に設けられた第３コンタクトプラグ２０は、ＭＩＭ構造抵抗配線２３と金属抵抗体１８との間を電気的に接続している。また、キャパシタ下部電極配線２２は、キャパシタ下部電極１４と上部配線（不図示）との間を電気的に接続している。

キャパシタ２７は、キャパシタ上部電極１７、キャパシタ下部電極１４、および、これら２つの電極に挟まれ容量膜として機能する容量絶縁膜１６から構成されている。本実施形態において、キャパシタ下部電極１４は、キャパシタ上部電極１７の外周縁よりも外方へ張り出した部分を有し、この張り出した部分とキャパシタ下部電極配線２２とが接合している。また、キャパシタ上部電極１７は、キャパシタ上部電極配線２１と接合している。

キャパシタ上部電極１７は、たとえば、高融点金属からなるバリアメタルにより構成されている。こうすることにより、キャパシタ上部電極１７は、ＭＩＭキャパシタを構成する上部電極の抵抗体としての機能を発揮することができる。なお、キャパシタ上部電極１７を構成する材料としては、ＴｉＮのほか、ＴａＮ、Ｔａ、Ｗなどを用いてもよい。

容量絶縁膜１６は、キャパシタの容量膜として機能する。容量絶縁膜１６は、たとえば、ＳｉＯ_２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＮなどにより構成される。

抵抗体構造下部電極１５は、本実施形態において、キャパシタ下部電極１４と同一レベルに設けられ、同一材料および同一膜厚となっている。抵抗体構造下部電極１５は、浮遊電位となっており、素子として機能しない。

金属抵抗体１８は、本実施形態において、キャパシタ上部電極１７と同一レベルに設けられ、同一材料および同一膜厚となっている。金属抵抗体１８は、キャパシタ２７と同じ構造を有する構造体の上部電極を利用した形態となっており、この上部電極を第３コンタクトプラグ２０によりＭＩＭ構造抵抗配線２３と接続し抵抗体として利用したものである。

キャパシタ上部電極配線２１が設けられた配線層には、外部接続用のパッドが設けられてもよいものとする。

ここでは、説明を簡単にするために第２層間絶縁膜１２を単一層として示しているが、図２に示すように、配線５１などの素子を形成または覆う複数（２層の場合）の層間絶縁膜５２、５３で構成することもできる。上記各デバイスを構成する絶縁膜、ポリシリコン膜、金属膜等は、この技術分野の当業者に公知の方法を用いて形成することができる。

さらに図３に示すように、キャパシタ下部電極１４及び抵抗体構造下部電極１５は、キャパシタ２７及びＭＩＭ構造抵抗体２８以外のエリアの同じ層に配線５４を有してもよい。この場合、キャパシタ下部電極１４及び抵抗体構造下部電極１５は、配線５４と同時に形成することができる。

キャパシタ下部電極１４及び抵抗体構造下部電極１５を構成する具体的な材料には低抵抗の金属を使用する。特に図３のように、キャパシタ下部電極１４及び抵抗体構造下部電極１５と同じレベルに配線が形成される場合は、例えば通常のアルミニウム配線や銅配線が使用される。上部電極にも比較的抵抗が低い金属が望ましいが、抵抗体構造上部電極１８に抵抗体としての機能を発揮させるためには、例えばＴｉＮやＴａ、ＴａＮ、Ｗなどのような材料を使用すれば、数十Ωから数キロΩの抵抗体を得ることができる。勿論これらの材料は一例に過ぎず、本発明の抵抗体材料はこれらの材料に限定されるものではない。

ここで、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態となるようにＭＩＭ構造抵抗体２８を搭載した半導体装置のバイアス条件を設定することに注目されたい。従って、金属抵抗体１８に高周波の信号が印加される場合においても、抵抗体構造下部電極１５が浮遊状態となっているために、寄生容量の影響をほとんど受けず、この金属抵抗体を搭載する装置の高周波数特性が良い。また、ポリシリコン抵抗体２６は半導体基板１に近く位置するが、ＭＩＭ構造抵抗体２８の下部電極１５は、その下に多層配線を含む厚い絶縁膜を有するため、半導体基板１との距離が長くなり、ＭＩＭ構造抵抗体２８と半導体基板１との間の寄生容量を小さくすることができる。

第２の実施の形態（実施例２）
第１の実施形態では、ＭＩＭ構造抵抗体とＭＩＭ構造キャパシタは下部電極と上部電極の平面形状が異なる。従って、ＭＩＭ構造抵抗体とＭＩＭ構造キャパシタの下部電極と上部電極形成するために２回のフォトレジスト工程を必要とする。さらにＭＩＭ構造キャパシタは上下電極が対象になっていないため、上下電極のバイアスの取り方により特性が変化する非対称性が出てくる。これに対して第２の実施形態では、ＭＩＭ構造キャパシタとＭＩＭ構造抵抗体は、上部電極と下部電極とが同じ平面形状となるので、第１の実施形態の説明の部分で記載した信頼性上の問題を別にすると、製造工程数が減り、製造コストを下げることができる。ここで、上部電極と下部電極とが同じ平面形状となるので、上部電極と下部電極とを上方から見たときには上部電極のみが見え、下方から見たときには下部電極のみが見える。すなわち、上部電極と下部電極とは、同じ寸法を有し、図４中、ある一点を原点として、横、奥行き、高さの３軸をとった場合に、横方向と奥行き方向の座標位置が同じであり、高さ方向については座標位置が異なる。図４はキャパシタ、抵抗体構造、トランジスタ、及びトランジスタのゲート電極と同時に形成されるポリシリコン抵抗を通る切断線に沿った半導体装置の断面図である。ＭＩＭ構造抵抗体及びＭＩＭ構造キャパシタは具体的には次のような構造となる。

半導体基板１、ウェル２、分離絶縁膜３、ソース・ドレイン拡散層４、ゲート酸化膜５、ゲート電極６、ポリシリコン抵抗体７、第１層間絶縁膜８、第１コンタクトプラグ９、ソース・ドレイン配線１０、抵抗配線１１、第２層間絶縁膜１２までは第１の実施形態と同じ構造である。

次に第２層間絶縁膜１２に、キャパシタ下部電極配線１３１（引き出し電極）とキャパシタ下部電極プラグ１３２を形成して下部電極取り出し配線１３を形成する。図ではキャパシタ下部電極配線１３１を途切れた形で示しているが、実際は他の素子または他の配線に接続される。

この後、キャパシタ下部電極１４、抵抗体構造下部電極１５、容量絶縁膜１６、キャパシタ上部電極１７、金属抵抗体１８、第３層間絶縁膜１９、第３コンタクトプラグ（または端子）２０、キャパシタ上部電極配線２１、ＭＩＭ構造抵抗配線２３を設ける。

ここで、ウェル２、ソース・ドレイン拡散層４、ゲート酸化膜５、ゲート電極６、第１コンタクトプラグ９、ソース・ドレイン配線１０がトランジスタ２５を、ポリシリコン抵抗体７、第１コンタクトプラグ９、抵抗配線１１が抵抗体２６を、下部電極取り出し配線１３、キャパシタ下部電極１４、容量絶縁膜１６、キャパシタ上部電極１７、第３コンタクトプラグ（または端子）２０、キャパシタ上部電極配線２１がキャパシタ２７を、抵抗体構造下部電極１５、容量絶縁膜１６、金属抵抗体（または上部電極抵抗体）１８、第３コンタクトプラグ（または端子）２０、ＭＩＭ構造抵抗配線２３がＭＩＭ構造抵抗体２８を構成する。ここでは、説明を簡単にするために第２層間絶縁膜１２を単一層として示しているが、第１の実施形態と同様に、配線などの素子を覆う複数の層間絶縁膜で構成することもできる。上記各デバイスを構成する絶縁膜、ポリシリコン膜、金属膜等は、この技術分野の当業者に公知の方法を用いて形成することができる。

ここで、ＭＩＭ構造抵抗体２８の抵抗体構造下部電極１５がどの電位にも接続されず、浮遊状態に設定されることは第１の実施形態と同じである。従って、金属抵抗体１８に高周波の信号が印加される場合においても、抵抗体構造下部電極１５が浮遊状態となっているために、寄生容量の影響をほとんど受けず、この金属抵抗体を搭載する装置の高周波数特性が良い。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

たとえば、図５に示すように、キャパシタ下部電極６６と接続して設けられ、キャパシタ下部電極６６と同じレベルに位置する引き出し配線６８を有するキャパシタ２９を設けてもよい。「同じレベルに位置する」とは、キャパシタ下部電極６６と引き出し配線６８とが同じ配線層に設けられることであり、図５に示すように、キャパシタ下部電極６６と引き出し配線６８とが同じ高さを有することをいう。こうすることにより、コンタクトを設けて上層の引き出し配線と接続する形態と比較して、キャパシタ下部電極６６の面積を狭くすることができる。そのため、キャパシタ下部電極６６と半導体基板１との間に生じる寄生容量を、より低減することができ、より安定した高周波特性を有するキャパシタ２９を得ることができる。
ここで、引き出し配線６８の幅は、キャパシタ下部電極６６の一辺の幅よりも狭くすることが望ましい。なぜなら、キャパシタ下部電極６６における電位分布の発生を、より効果的に抑制することができ、引き出し配線６８と半導体基板１との間に発生する寄生容量を、より低減することができるからである。また、キャパシタ下部電極６６と引き出し配線６８との接続は、図６（ａ）に示すように、キャパシタ下部電極６６の一辺から引き出し配線６８を引き出してもよいし、図６（ｂ）に示すように四辺から引き出してもよい。図示はしていないが、キャパシタ下部電極６６の二辺、三辺から引き出してもよい。また、引き出し配線６８は、キャパシタ下部電極６６の一辺から１本のみ引き出しても、複数本引き出してもよい。また、キャパシタ下部電極６６の辺の端近傍から引き出してもよいし、辺の中央部近傍など他の位置から引き出してもよい。

また、図４に示すキャパシタ下部電極１４の下方に位置するキャパシタ下部電極配線１３１（引き出し電極）の形状は、図７（ａ）に示すように平板状であってもよいし、図７（ｂ）に示す格子形状であってもよい。ここで、キャパシタ下部電極配線１３１の形状が格子形状であるとは、たとえば、図７（ｂ）に示すように、正方形の４辺の内側の領域と、向かい合う辺の中点を連結した線の周囲の領域とに電極を残したような形状のことをいい、残された電極の部分にコンタクトが設けられている。格子形状の場合には、キャパシタ下部電極配線１３１の面積をキャパシタ下部電極１４の面積よりも狭くすることができる。したがって、キャパシタ下部電極配線１３１と半導体基板１との間に生じる寄生容量を、より低減することができる。また、格子形状以外の形状であっても、キャパシタ下部電極配線１３１の面積がキャパシタ下部電極１４の面積よりも狭い形状であれば、前述の効果を得ることができる。

また、キャパシタ下部電極１４とキャパシタ下部電極配線１３１とを接続するコンタクトを略等間隔に設けてもよい。これにより、キャパシタが対称形となり、より安定した設計を得ることができる。そのため、より安定した高周波特性を有するキャパシタを得ることができる。ここで、「略等間隔」とは、キャパシタが対称系となり、より安定した設計を得ることができる範囲のコンタクトの間隔の誤差は許容されるという意味である。

また、キャパシタ下部電極１４とキャパシタ下部電極配線２２とを接続するキャパシタ下部電極プラグ１３２（コンタクト）は、図８に示すように、キャパシタ下部電極１４の３辺の内側に沿うように逆コの字状に配列されてもよいし、キャパシタ下部電極１４の一辺の内側に直線状に配列されてもよい。また、１本のキャパシタ下部電極プラグ（コンタクト）でキャパシタ下部電極１４とキャパシタ下部電極配線２２とを接続してもよい。

また、キャパシタ下部電極プラグ１３２（コンタクト）が略等間隔に設けられていてもよい。こうすることにより、キャパシタが対称形となり、より安定した設計を得ることができる。そのため、より安定した高周波特性を有するキャパシタを得ることができる。

また、図９に示すように、キャパシタ下部電極１４の下方に、浮遊電位を有するシールド電極７０を設けてもよい。シールド電極７０の存在により、キャパシタ下部電極１４と半導体基板１との間に生じる寄生容量を、より低減することができる。シールド電極７０の形状は、図１０に示すように、平板状であってもよいし、メッシュ状であってもよい。図１０（ｂ）に示すように、メッシュ状の場合には、シールド電極７０の面積をキャパシタ下部電極１４の面積よりも狭くすることができる。したがって、キャパシタ下部電極１４と半導体基板１との間に生じる寄生容量を、より低減することができる。また、シールド電極７０は接地されていてもよい。こうすることにより、シールド電極７０は固定電位を有することとなり、より安定的にシールド電極７０と半導体基板１との間に生じる寄生容量を低減することができる。

また、キャパシタ上部電極配線層２１と同じレベルに、ヒューズとして用いられる配線が設けられてもよい。この場合、当該配線層は、ＴｉＮ、アルミニウムなどのメタルにより構成される。

本発明の第１の実施形態による抵抗体構造をＭＩＭキャパシタと同時に示す断面図である。 本発明の第１の実施形態による抵抗体構造がＭＩＭキャパシタとともに形成される層の下層の配線構造を示すための断面図である。 本発明の第１の実施形態による抵抗体構造の下部電極と同じレベルに位置する配線を示すための断面図である。 本発明の第２の実施形態による抵抗体構造をＭＩＭキャパシタと同時に示す断面図である。 実施の形態に係る半導体装置の構造を説明するための断面図である。 実施の形態に係る下部電極の構造を説明するための平面図である。 実施の形態に係る半導体装置の構造を説明するための平面図である。 実施の形態に係る半導体装置の構造を説明するための平面図である。 実施の形態に係る半導体装置の構造を説明するための断面図である。 実施の形態に係る半導体装置の構造を説明するための平面図である。

符号の説明

１ 半導体基板
２ ウェル
３ 分離絶縁膜
４ ソース・ドレイン拡散層
５ ゲート酸化膜
６ ゲート電極
７ ポリシリコン抵抗体
８ 第１層間絶縁膜
９ 第１コンタクトプラグ（または端子）
１０ ソース・ドレイン配線
１１ 抵抗配線
１２ 第２層間絶縁膜
１３ 下部電極取り出し配線
１４ キャパシタ下部電極
１５ 抵抗体構造下部電極
１６ 容量絶縁膜
１７ キャパシタ上部電極
１８ 金属抵抗体
１９ 第３層間絶縁膜
２０ 第３コンタクトプラグ（または端子）
２１ キャパシタ上部電極配線
２２ キャパシタ下部電極配線
２３ ＭＩＭ構造抵抗配線
２６ 抵抗体
２７ キャパシタ
２８ ＭＩＭ構造抵抗体
２９ キャパシタ
５１ 配線
５２ 層間絶縁膜
５３ 層間絶縁膜
５４ 配線
６６ キャパシタ下部電極
６８ 引き出し配線
７０ シールド電極
１３１ キャパシタ下部電極配線
１３２ キャパシタ下部電極プラグ

Claims (15)

1. 半導体基板と、前記半導体基板上に設けられ、金属上部電極、金属下部電極、前記金属上部電極と前記金属下部電極に挟まれる誘電体を備えるキャパシタと、前記半導体基板上に設けられる抵抗構造体とを含む半導体装置であって、
   前記抵抗構造体は前記キャパシタと同時に形成される金属上部電極、金属下部電極、前記金属上部電極と前記金属下部電極に挟まれる誘電体を有するとともに前記金属上部電極と接触する２つの互いに離間する抵抗端子をさらに備え、前記２つの互いに離間する抵抗端子間の前記金属上部電極を抵抗体とすることを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記抵抗構造体の前記金属下部電極は浮遊電位を有することを特徴とする半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記キャパシタの前記金属下部電極と前記抵抗構造体の前記金属下部電極は、前記キャパシタの前記金属上部電極と前記抵抗構造体の前記金属上部電極をそれぞれ平面的に包含する形状を有することを特徴とする半導体装置。
4. 請求項１乃至３いずれかに記載の半導体装置において、
   前記キャパシタの前記金属下部電極は、前記キャパシタの前記金属上部電極よりも上方に位置するキャパシタ下部電極取り出し配線に接続されることを特徴とする半導体装置。
5. 請求項１または２に記載の半導体装置において、
   前記抵抗構造体の前記金属下部電極、前記誘電体及び前記金属上部電極は同一平面形状を有することを特徴とする半導体装置。
6. 請求項１、２または５に記載の半導体装置において、
   前記キャパシタの前記金属下部電極、前記誘電体及び前記金属上部電極は同一平面形状を有することを特徴とする半導体装置。
7. 請求項１乃至６いずれかに記載の半導体装置において、
   前記金属上部電極と接触する２つの互いに離間する前記抵抗端子と同時に前記キャパシタの金属上部電極に接触する上部電極用端子が設けられることを特徴とする半導体装置。
8. 請求項１乃至４いずれかに記載の半導体装置において、
   前記抵抗端子と同時に前記キャパシタの金属上部電極に接触する上部電極用端子と前記キャパシタの金属下部電極に接触する下部電極用端子が設けられることを特徴とする半導体装置。
9. 請求項１乃至８いずれかに記載の半導体装置において、
   前記抵抗体の金属下部電極及び前記キャパシタの金属下部電極は前記半導体基板上に設けられる多層配線のうちの一つの配線層と同じレベルに位置することを特徴とする半導体装置。
10. 請求項１乃至９いずれかに記載の半導体装置において、
    前記金属下部電極と接続して設けられ、前記金属下部電極と同じレベルに位置する引き出し電極を有する半導体装置。
11. 請求項１乃至９いずれかに記載の半導体装置において、
    前記金属下部電極と接続して設けられ、前記金属下部電極の下方に位置する引き出し電極を有し、
    前記引き出し電極の面積は前記金属下部電極の面積よりも狭いことを特徴とする半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記引き出し電極の形状が格子形状であることを特徴とする半導体装置。
13. 請求項１１または１２に記載の半導体装置において、
    前記引き出し電極と前記金属下部電極とを接続するコンタクトを含み、
    前記コンタクトが、前記金属下部電極の上面に略等間隔に設けられていることを特徴とする半導体装置。
14. 請求項１乃至１３いずれかに記載の半導体装置において、
    前記金属下部電極の下方にシールド電極を備え、
    前記シールド電極は浮遊電位を有することを特徴とする半導体装置。
15. 請求項１４に記載の半導体装置において、
    前記シールド電極は、接地されていることを特徴とする半導体装置。
    

Images