JP2017195322A - チップコンデンサ - Google Patents
チップコンデンサ Download PDFInfo
- Publication number
- JP2017195322A JP2017195322A JP2016085899A JP2016085899A JP2017195322A JP 2017195322 A JP2017195322 A JP 2017195322A JP 2016085899 A JP2016085899 A JP 2016085899A JP 2016085899 A JP2016085899 A JP 2016085899A JP 2017195322 A JP2017195322 A JP 2017195322A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- conductor film
- conductor
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
そこで、本発明は、耐圧を向上でき、優れた信頼性を有するチップコンデンサを提供することを目的とする。
<第1実施形態>
図1は、本発明の第1実施形態に係るチップコンデンサ1の一部切欠き斜視図である。図2は、図1に示されるII-II線に沿う縦断面図である。図3および図4は、それぞれ図2に示されるIII-III線およびIV-IV線に沿う横断面図である。
図2に示されるように、基板2の上面3には、当該基板2の上面3全域を被覆するように絶縁膜9が配置されている。絶縁膜9は、SiO2膜やSiN膜であってもよい。絶縁膜9上には、第1導電体膜10と第1パッド膜11とが配置されている。
第2導電体膜13の第2接続領域13aは、第2外部電極8の直下の領域に配置されており、基板2の短手方向に沿う平面視矩形状(本実施形態では長方形状)に形成されている。第2接続領域13aは、第1パッド膜11を選択的に露出させるように誘電体膜12に形成されたビアホール15を介して当該第1パッド膜11に電気的に接続されている。なお、他の形態として、第2導電体膜13の第2接続領域13aがビアホール15を介して第1パッド膜11に電気的に接続されていない構成が採用されてもよい。この場合、第2導電体膜13の第2接続領域13aは、誘電体膜12を挟んで第1パッド膜11に対向する構成となる。
第1導電体膜10、第1パッド膜11、第2導電体膜13および第2パッド膜14の材料について補足する。第1導電体膜10、第1パッド膜11、第2導電体膜13および第2パッド膜14は、CuやAlを含む導電材料、たとえばCu,Al,AlSiまたはAlCuからなっていてもよい。
このように、チップコンデンサ1では、誘電体膜12の上面におけるスリット19の上方に位置する部分に段差が形成されるのを抑制でき、しかも平坦な誘電体膜12上に第2導電体膜13を一様な厚さでかつ平坦に形成できるから、誘電体膜12に電界が集中するのを効果的に抑制できる。これにより、ブレイクダウン電圧および静電破壊耐量を効果的に向上させることができる。
以上、本実施形態に係るチップコンデンサ1では、第1導電体膜10と第1パッド膜11との間に設けられたスリット19の幅Sが、誘電体膜12の膜厚W以上、当該誘電体膜12の膜厚Wの2倍以下(W≦S≦2×W)に設定されている。これにより、誘電体膜12の上面におけるスリット19上に位置する部分が平坦となるように、誘電体膜12をスリット19に埋め込むことができる。
図5は、第1実施形態の第1変形例に係るチップコンデンサ31の縦断面図である。チップコンデンサ31が前述の第1実施形態に係るチップコンデンサ1と異なる点は、第1導電体膜10と誘電体膜12との間にバリアメタル膜32が介在されている点である。チップコンデンサ31におけるその他の構成は、前述の第1実施形態に係るチップコンデンサ1の構成と同様であるので、同一の参照符号を付して、説明を省略する。
第1導電体膜10の上面には、しばしばヒロック(hillock)と称される微細な凹凸が形成されることがある。たとえば、ヒロックに入り込んだ誘電体膜12を挟んで第1導電体膜10と第2導電体膜13とが対向する部分では、電界が局所的に集中する虞がある。この不所望かつ局所的な電界集中は、ブレイクダウン電圧および静電破壊耐量を低下させる一つの原因となる。
図6は、第1実施形態の第2変形例に係るチップコンデンサ41の一部切欠き斜視図である。図7は、図6に示されるVII-VII線に沿う縦断面図である。図8は、図7に示されるVIII-VIII線に沿う横断面図である。図9(a)は、図7に示される破線IXで囲まれた領域の拡大図である。図9(b)は、図9(a)に示される領域の他の形態を示す図である。
本変形例は、係る構成を具備することにより、第2パッド膜14に対する第1外部電極7の接続強度および第2接続領域13aに対する第2外部電極8の接続強度を高めて、接続不良の発生を抑制しようとするものである。以下、第1突起42および第2突起43ならびにその周辺の構成について具体的に説明する。
なお、第1ビアホール44および第2ビアホール45は、平面視円形状に形成されていてもよい。第1ビアホール44および第2ビアホール45は、図9(a)に示されるように、誘電体膜12の厚さと略同一の深さに形成されていてもよい。また、第1ビアホール44および第2ビアホール45は、図9(b)に示されるように、それらの底部が、誘電体膜12を貫通して第1導電体膜10内および第1パッド膜11内に位置するように形成されていてもよい。
特に、第2パッド膜14は、誘電体膜12に形成された第1ビアホール44に埋め込まれているから、接続面積の増加およびアンカー効果により、誘電体膜12に対する第2パッド膜14の接続強度が高められている。したがって、この第2パッド膜14を介することによって、第1導電体膜10に対する第1外部電極7の接続強度を高めることができる。その結果、第1外部電極7と第1導電体膜10とを良好に電気的に接続させることが可能となる。
特に、第2導電体膜13の第2接続領域13aは、誘電体膜12に形成された第2ビアホール45に埋め込まれているから、接続面積の増加およびアンカー効果により、誘電体膜12に対する第2接続領域13aの接続強度が高められている。したがって、この第2接続領域13aを介することによって、第2導電体膜13に対する第2外部電極8の接続強度を高めることができる。その結果、第1外部電極7と第2導電体膜13とを良好に電気的に接続させることが可能となる。
次に、図10A〜図10Cを参照して、チップコンデンサ41の製造方法の一例について説明する。図10A〜図10Cは、図11(a)に対応する部分の拡大断面図であり、図6に示されるチップコンデンサ41の製造方法の一工程を示す断面図である。以下では、必要に応じて図7も参照する。
次に、絶縁膜9上に導電体膜が形成されて、所定形状にパターニングされる。これにより、第1導電体膜10および第1パッド膜11が形成される(図7も併せて参照)。次に、第1導電体膜10および第1パッド膜11を被覆するように、誘電体膜12が第1導電体膜10上に形成される。
<第1実施形態の第3変形例>
図11は、第1実施形態の第3変形例に係るチップコンデンサ51の一部切欠き斜視図である。図12は、図11に示されるXII-XII線に沿う縦断面図である。図13は、図11に示されるXIII-XIII線に沿う縦断面図である。図11〜図13において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
図14は、本発明の第2実施形態に係るチップコンデンサ61の一部切欠き斜視図である。図15は、図14に示されるXV-XV線に沿う縦断面図である。図16〜図18は、それぞれ図15に示されるXVI-XVI線、XVII-XVII線およびXVIII-XVIII線に沿う横断面図である。図14〜図18において、前述の第1実施形態において述べた構成と同様の構成については、同一の参照符号を付して、説明を省略する。
図15に示されるように、基板2の上面3上には、当該基板2の上面3全域を被覆するように前述の絶縁膜9が配置されている。絶縁膜9上には、第1導電体膜62と第1パッド膜63とが配置されている。
第2導電体膜65の第2接続領域65aは、第2外部電極8の直下の領域に配置されており、基板2の短手方向に沿う平面視矩形状(本実施形態では長方形状)に形成されている。第2接続領域65aは、第1パッド膜63を選択的に露出させるように第1誘電体膜64に形成されたビアホール67を介して当該第1パッド膜63に電気的に接続されている。なお、他の形態として、第2導電体膜65の第2接続領域65aがビアホール67を介して第1パッド膜63に電気的に接続されていない構成が採用されてもよい。この場合、第2導電体膜65の第2接続領域65aは、第1誘電体膜64を挟んで第1パッド膜63に対向する構成となる。
第1スリット76の幅S1が係る大きさであれば、第1導電体膜62の第1パッド膜63に対向する側面に沿って形成される第1誘電体膜64と、第1パッド膜63の第1導電体膜62に対向する側面に沿って形成される第1誘電体膜64とを、第1スリット76内で基板2の上面3に平行な横方向に接するように形成できる。したがって、第1導電体膜62の第1パッド膜63に対向する側面に沿って形成される第1誘電体膜64と、第1パッド膜63の第1導電体膜62に対向する側面に沿って形成される第1誘電体膜64との間に段差部が形成されるのを抑制でき、第1誘電体膜64の上面における第1スリット76上に位置する部分を平坦に形成することが可能となる。
また、本実施形態の構成によれば、第1導電体膜62、第1誘電体膜64、第2導電体膜65、第2誘電体膜69および第3導電体膜70が、基板2の上面3に垂直な縦方向にこの順に積層された多層積層構造を有している。係る多層積層構造とすることにより、基板2の上面3に対して垂直な縦方向に第1コンデンサ領域C1および第2コンデンサ領域C2を作り込むことができるから、基板2を大型化せずとも容量値を増加させることができる。
この場合、3層目以降は、第2導電体膜65(および第2パッド膜66)と第3導電体膜70(および第3パッド膜71)とが誘電体膜を挟んで交互に積層された構成となる。つまり、2n層目(nは自然数)に第2導電体膜65(および第2パッド膜66)が配置され、2n+1層目(nは自然数)に第3導電体膜70および第3パッド膜71が配置された構成となる。
図19は、第2実施形態の第1変形例に係るチップコンデンサ91の縦断面図である。チップコンデンサ91が前述の第2実施形態に係るチップコンデンサ61と異なる点は、第1導電体膜62と第1誘電体膜64との間に第1バリアメタル膜92が介在されている点、および、第2導電体膜65と第2誘電体膜69との間に第2バリアメタル膜93が介在されている点である。チップコンデンサ91におけるその他の構成は、前述の第2実施形態に係るチップコンデンサ61の構成と同様であるので、同一の参照符号を付して、説明を省略する。
第1導電体膜62の厚さは、たとえば1000Å以上30000Å以下であり、第1バリアメタル膜92の厚さは、たとえば100Å以上3000Å以下である。第1バリアメタル膜92の材料としては、Ti,TiN,W,TiW等を例示できる。なお、図19では、第1バリアメタル膜92が、第1パッド膜63の平面形状に整合する平面形状で第1パッド膜63の全域を被覆している例を示しているが、第1バリアメタル膜92は、第1パッド膜63を被覆していなくてもよい。
第2導電体膜65の厚さは、たとえば1000Å以上30000Å以下であり、第2バリアメタル膜93の厚さは、たとえば100Å以上3000Å以下である。第2バリアメタル膜93の材料としては、Ti,TiN,W,TiW等を例示できる。なお、図19では、第2バリアメタル膜93が、第2パッド膜66の平面形状に整合する平面形状で第2パッド膜66の全域を被覆している例を示しているが、第2バリアメタル膜93は、第2パッド膜66を被覆していなくてもよい。
図20は、第2実施形態の第2変形例に係るチップコンデンサ101の一部切欠き斜視図である。図21は、図20に示されるXXI-XXI線に沿う縦断面図である。図22は、図20に示されるXXII-XXII線に沿う横断面図である。図23(a)は、図21に示される破線XXIIIで囲まれた領域の拡大図である。図23(b)は、図23(a)に示される領域の他の形態を示す図である。
特に、第3パッド膜71は、第2誘電体膜69に形成された第2ビアホール105に埋め込まれているから、接続面積の増加およびアンカー効果により、第2誘電体膜69に対する第3パッド膜71の接続強度が高められている。したがって、この第3パッド膜71を介することによって、第2導電体膜65の第2接続領域65aおよび第1パッド膜63に対する第3パッド膜71の接続強度を高めることができる。その結果、第2外部電極8、第2接続領域65aおよび第1パッド膜63を良好に電気的に接続させることが可能となる。
図24は、第2実施形態の第3変形例に係るチップコンデンサ111の一部切欠き斜視図である。図25および図26は、それぞれ図24に示されるXXV-XXV線およびXXVI-XXVI線に沿う縦断面図である。図24〜図26において、前述の第2実施形態において述べた構成と同様の構成については、同一の参照符号を付して説明を省略する。
たとえば、前述の各実施形態および各変形例において、基板2は、半導体基板(シリコン基板)であってもよいし、ガラス(SiO2)や樹脂(たとえばエポキシ樹脂)からなる絶縁性基板であってもよい。基板2が絶縁性基板からなる場合、前述の第1実施形態に係るチップコンデンサ1の変形例を示す図27のように、第1導電体膜10が、基板2の上面3に接するように当該基板2上に配置されていてもよい。むろん、第1実施形態以外の各実施形態および各変形例においても、第1導電体膜10,62が基板2の上面3に接するように当該基板2上に配置された構成が採用されてもよい。
前述のチップコンデンサ1,31,41,51,61,91,101,111は、たとえば、電源回路用、高周波回路用、デジタル回路用等の回路素子として、電子機器、携帯電子機器等のモバイル端末に組み込むことができる。
Claims (14)
- 上面を有する基板と、
前記基板の上面の予め定められた領域に配置された第1導電体膜であって、第1接続領域と、第1コンデンサ形成領域とを含む第1導電体膜と、
前記基板の上面に、前記第1導電体膜と間隔を空けて設けられた第1パッド膜と、
前記第1導電体膜および前記第1パッド膜を被覆するように、前記第1導電体膜上および前記第1パッド膜上に配置された誘電体膜と、
前記誘電体膜上に配置された第2導電体膜であって、前記第1パッド膜に電気的に接続された第2接続領域と、前記誘電体膜を挟んで前記第1導電体膜の前記第1コンデンサ形成領域に対向する第2コンデンサ形成領域とを含む第2導電体膜と、
前記第1導電体膜の前記第1接続領域に電気的に接続された第1外部電極と、
前記第2導電体膜の前記第2接続領域に電気的に接続された第2外部電極とを含み、
前記第1導電体膜と前記第1パッド膜との間に形成された前記間隔が、前記誘電体膜の膜厚以上、当該誘電体膜の膜厚の2倍以下に設定されている、チップコンデンサ。 - 前記誘電体膜は、前記第1導電体膜と前記第1パッド膜との間の領域を埋めるように形成されており、前記誘電体膜の上面における前記第1導電体膜と前記第1パッド膜との間の領域上に位置する部分が平坦に形成されている、請求項1に記載のチップコンデンサ。
- 前記第2導電体膜における前記第1導電体膜と前記第1パッド膜との間の領域上に位置する部分が、平坦に形成されている、請求項1または2に記載のチップコンデンサ。
- 前記第1導電体膜と前記誘電体膜との間に介在するように配置されたバリアメタル膜をさらに含む、請求項1〜3のいずれか一項に記載のチップコンデンサ。
- 前記バリアメタル膜は、前記第1導電体膜の全域を被覆している、請求項4に記載のチップコンデンサ。
- 前記第1導電体膜の前記第1接続領域に電気的に接続されるように、前記第1導電体膜の前記第1接続領域上に配置された第2パッド膜をさらに含み、
前記第1外部電極は、前記第2パッド膜を介して前記第1導電体膜の前記第1接続領域に電気的に接続されている、請求項1〜5のいずれか一項に記載のチップコンデンサ。 - 上面を有する基板と、
前記基板の上面の予め定められた領域に配置された第1導電体膜であって、第1接続領域と、第1コンデンサ形成領域とを含む第1導電体膜と、
前記第1導電体膜と第1間隔を空けて、前記基板の上面に配置された第1パッド膜と、
前記第1導電体膜および前記第1パッド膜を被覆するように、前記第1導電体膜上および前記第1パッド膜上に配置された第1誘電体膜と、
前記第1誘電体膜上に配置された第2導電体膜であって、前記第1パッド膜に電気的に接続された第2接続領域と、前記第1誘電体膜を挟んで前記第1導電体膜の前記第1コンデンサ形成領域に対向する第2コンデンサ形成領域とを含む第2導電体膜と、
前記第1導電体膜の前記第1接続領域に電気的に接続されるように、前記第2導電体膜と第2間隔を空けて、前記第1誘電体膜上に設けられた第2パッド膜と、
前記第2導電体膜および前記第2パッド膜を被覆するように、前記第2導電体膜上および前記第2パッド膜上に配置された第2誘電体膜と、
前記第2誘電体膜上に配置された第3導電体膜であって、前記第2パッド膜に電気的に接続された第3接続領域と、前記第2誘電体膜を挟んで前記第2導電体膜の前記第2コンデンサ形成領域に対向する第3コンデンサ形成領域とを含む第3導電体膜と、
前記第3導電体膜の前記第3接続領域に接合されることによって、前記第2パッド膜を介して前記第1導電体膜および前記第3導電体膜に電気的に接続された第1外部電極と、
前記第2導電体膜の前記第2接続領域に電気的に接続された第2外部電極とを含み、
前記第1導電体膜と前記第1パッド膜との間に形成された前記第1間隔が、前記第1誘電体膜の膜厚以上、当該第1誘電体膜の膜厚の2倍以下に設定されている、チップコンデンサ。 - 前記第1誘電体膜は、前記第1導電体膜と前記第1パッド膜との間の領域を埋めるように形成されており、前記第1誘電体膜の上面における前記第1導電体膜と前記第1パッド膜との間の領域に位置する部分が平坦に形成されている、請求項7に記載のチップコンデンサ。
- 前記第2導電体膜と前記第2パッド膜との間に形成された前記第2間隔が、前記第2誘電体膜の膜厚以上、当該第2誘電体膜の膜厚の2倍以下に設定されている、請求項7または8に記載のチップコンデンサ。
- 前記第2導電体膜の前記第2接続領域に電気的に接続されるように、前記第2導電体膜の前記第2接続領域上に配置された第3パッド膜をさらに含み、
前記第2外部電極は、前記第3パッド膜に接合されることによって、前記第2導電体膜の前記第2接続領域に電気的に接続されている、請求項7〜9のいずれか一項に記載のチップコンデンサ。 - 前記第2導電体膜が、2n層目(nは自然数)に配置されており、
前記第3導電体膜が、2n+1層目(nは自然数)に配置されており、
前記基板の縦方向に複数のコンデンサ領域が積層配置されている、請求項7〜10のいずれか一項に記載のチップコンデンサ。 - 前記第1外部電極は、前記基板の上面から側面に回り込むように形成されており、
前記第2外部電極は、前記基板の上面から側面に回り込むように形成されている、請求項1〜11のいずれか一項に記載のチップコンデンサ。 - 前記基板は平面視において矩形状であり、
前記第1外部電極は、前記基板の端部において前記基板の三方の側面を被覆するように形成されており、
前記第2外部電極は、前記基板における前記第1外部電極が配置された端部とは反対側の端部において前記基板の三方の側面を被覆するように形成されている、請求項12に記載のチップコンデンサ。 - 前記基板の上面に形成された絶縁膜をさらに含み、
前記第1導電体膜は、前記絶縁膜上に配置されている、請求項1〜13のいずれか一項に記載のチップコンデンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085899A JP6795327B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
US15/492,109 US10607779B2 (en) | 2016-04-22 | 2017-04-20 | Chip capacitor having capacitor region directly below external electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016085899A JP6795327B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017195322A true JP2017195322A (ja) | 2017-10-26 |
JP6795327B2 JP6795327B2 (ja) | 2020-12-02 |
Family
ID=60155015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016085899A Active JP6795327B2 (ja) | 2016-04-22 | 2016-04-22 | チップコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6795327B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004953A (ja) * | 2018-06-20 | 2020-01-09 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板 |
JPWO2020230414A1 (ja) * | 2019-05-13 | 2020-11-19 | ||
WO2020235175A1 (ja) * | 2019-05-21 | 2020-11-26 | 株式会社村田製作所 | キャパシタ |
US11342125B2 (en) | 2019-08-09 | 2022-05-24 | Rohm Co., Ltd. | Chip component |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653408A (ja) * | 1991-09-09 | 1994-02-25 | Hitachi Ltd | Mom容量素子 |
JPH11147273A (ja) * | 1997-11-18 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 積層体及びコンデンサ |
JP2001284485A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 薄膜電子部品および基板 |
JP2001345232A (ja) * | 2000-03-29 | 2001-12-14 | Kyocera Corp | 薄膜電子部品および基板 |
WO2002089161A1 (fr) * | 2001-04-27 | 2002-11-07 | Matsushita Electric Industrial Co., Ltd. | Condensateur et procede de fabrication de ce condensateur |
JP2003045746A (ja) * | 2001-07-31 | 2003-02-14 | Kyocera Corp | 薄膜コンデンサ |
JP2006319284A (ja) * | 2005-05-16 | 2006-11-24 | Alps Electric Co Ltd | 薄膜積層コンデンサ |
WO2013073357A1 (ja) * | 2011-11-18 | 2013-05-23 | 独立行政法人科学技術振興機構 | 積層キャパシター及び積層キャパシターの製造方法 |
US20150332842A1 (en) * | 2014-05-16 | 2015-11-19 | Rohm Co., Ltd. | Chip parts |
-
2016
- 2016-04-22 JP JP2016085899A patent/JP6795327B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0653408A (ja) * | 1991-09-09 | 1994-02-25 | Hitachi Ltd | Mom容量素子 |
JPH11147273A (ja) * | 1997-11-18 | 1999-06-02 | Matsushita Electric Ind Co Ltd | 積層体及びコンデンサ |
JP2001284485A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 薄膜電子部品および基板 |
JP2001345232A (ja) * | 2000-03-29 | 2001-12-14 | Kyocera Corp | 薄膜電子部品および基板 |
WO2002089161A1 (fr) * | 2001-04-27 | 2002-11-07 | Matsushita Electric Industrial Co., Ltd. | Condensateur et procede de fabrication de ce condensateur |
JP2003045746A (ja) * | 2001-07-31 | 2003-02-14 | Kyocera Corp | 薄膜コンデンサ |
JP2006319284A (ja) * | 2005-05-16 | 2006-11-24 | Alps Electric Co Ltd | 薄膜積層コンデンサ |
WO2013073357A1 (ja) * | 2011-11-18 | 2013-05-23 | 独立行政法人科学技術振興機構 | 積層キャパシター及び積層キャパシターの製造方法 |
US20150332842A1 (en) * | 2014-05-16 | 2015-11-19 | Rohm Co., Ltd. | Chip parts |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020004953A (ja) * | 2018-06-20 | 2020-01-09 | Tdk株式会社 | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタが埋め込まれた多層回路基板 |
JP7230653B2 (ja) | 2018-06-20 | 2023-03-01 | Tdk株式会社 | 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板 |
CN113841211A (zh) * | 2019-05-13 | 2021-12-24 | 株式会社村田制作所 | 电容器 |
WO2020230414A1 (ja) * | 2019-05-13 | 2020-11-19 | 株式会社村田製作所 | キャパシタ |
JP7197001B2 (ja) | 2019-05-13 | 2022-12-27 | 株式会社村田製作所 | キャパシタ |
JPWO2020230414A1 (ja) * | 2019-05-13 | 2020-11-19 | ||
CN113841211B (zh) * | 2019-05-13 | 2023-04-14 | 株式会社村田制作所 | 电容器 |
WO2020235175A1 (ja) * | 2019-05-21 | 2020-11-26 | 株式会社村田製作所 | キャパシタ |
JPWO2020235175A1 (ja) * | 2019-05-21 | 2020-11-26 | ||
CN113841230A (zh) * | 2019-05-21 | 2021-12-24 | 株式会社村田制作所 | 电容器 |
JP7484903B2 (ja) | 2019-05-21 | 2024-05-16 | 株式会社村田製作所 | キャパシタ |
US11342125B2 (en) | 2019-08-09 | 2022-05-24 | Rohm Co., Ltd. | Chip component |
US11705285B2 (en) | 2019-08-09 | 2023-07-18 | Rohm Co., Ltd. | Chip component |
Also Published As
Publication number | Publication date |
---|---|
JP6795327B2 (ja) | 2020-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6802536B2 (ja) | キャパシタ | |
JP6770331B2 (ja) | 電子部品およびその製造方法 | |
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
CN105814687B (zh) | 半导体封装及其安装结构 | |
JP6731777B2 (ja) | チップコンデンサ | |
JP6372640B2 (ja) | キャパシタ | |
US10128163B2 (en) | Chip part and method for manufacturing a chip part | |
CN110914973B (zh) | 电容器 | |
JP6795327B2 (ja) | チップコンデンサ | |
US10607779B2 (en) | Chip capacitor having capacitor region directly below external electrode | |
JP2018010994A (ja) | 電子部品およびその製造方法 | |
JP6788847B2 (ja) | キャパシタ | |
JP5589617B2 (ja) | 薄膜コンデンサ及びその製造方法 | |
JP6819894B2 (ja) | 電子部品 | |
JP2012178391A (ja) | 半導体装置 | |
US11271074B2 (en) | Capacitor and method for manufacturing the same | |
US20220310582A1 (en) | Semiconductor device | |
JP2017195320A (ja) | チップコンデンサ | |
JP2017079237A (ja) | 半導体装置 | |
JP2020004819A (ja) | 半導体装置及びその製造方法 | |
JP2019161170A (ja) | チップ部品およびチップ部品の製造方法 | |
JP2015103776A (ja) | 多層配線用パッド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6795327 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |