WO2013073357A1 - 積層キャパシター及び積層キャパシターの製造方法 - Google Patents

積層キャパシター及び積層キャパシターの製造方法 Download PDF

Info

Publication number
WO2013073357A1
WO2013073357A1 PCT/JP2012/077630 JP2012077630W WO2013073357A1 WO 2013073357 A1 WO2013073357 A1 WO 2013073357A1 JP 2012077630 W JP2012077630 W JP 2012077630W WO 2013073357 A1 WO2013073357 A1 WO 2013073357A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
oxide
precursor
electrode layer
lanthanum
Prior art date
Application number
PCT/JP2012/077630
Other languages
English (en)
French (fr)
Inventor
下田　達也
永輔 ▲徳▼光
允敏 尾上
毅明 宮迫
Original Assignee
独立行政法人科学技術振興機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 独立行政法人科学技術振興機構 filed Critical 独立行政法人科学技術振興機構
Priority to JP2012551405A priority Critical patent/JP5232963B1/ja
Publication of WO2013073357A1 publication Critical patent/WO2013073357A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer capacitor and a method for manufacturing the multilayer capacitor.
  • Non-patent Document 1 discloses an invention relating to an oxide layer (which may contain inevitable impurities) composed of bismuth (Bi) and niobium (Nb) and a method for producing the same.
  • the present invention solves at least one of the above-mentioned problems, thereby improving the performance of a multilayer capacitor in which an oxide is applied to at least a dielectric layer, or simplifying the manufacturing process and saving energy of such a multilayer capacitor. To realize. As a result, the present invention greatly contributes to the provision of a multilayer capacitor excellent in industrial and mass productivity.
  • the inventors of the present application have conducted intensive research and analysis on selection and combination of oxides that can appropriately function as dielectrics and / or electrode layers of multilayer capacitors from among many oxides. Interestingly, for example, even when the performance of an oxide as a dielectric is high, the high performance as a dielectric cannot be utilized at all when sandwiched between electrode layers, or the function as a dielectric is almost May not.
  • the inventors of the present application have made the dielectric of the multilayer capacitor a special multilayer structure formed by a combination of specific oxide layers, and the dielectric layer is It has been found that the performance of the dielectric layer can be appropriately exerted by placing it between the electrode layers, in other words, in a so-called sandwich structure. It was also confirmed that a multilayer capacitor was realized by stacking a plurality of such sandwich structures.
  • the inventors have found that by applying a specific oxide layer to the electrode layer, both the electrode layer and the dielectric layer are formed using the oxide layer. Furthermore, the inventors have found that these specific oxide layers and / or electrode layers can be materials that can further simplify the manufacturing process.
  • the present invention has been created based on the above viewpoints.
  • One multilayer capacitor of the present invention partially includes a structure in which electrode layers and dielectric layers are alternately stacked at least twice. Further, in this multilayer capacitor, the above-mentioned dielectric layer is an oxide composed of bismuth (Bi) and niobium (Nb) or an oxide composed of bismuth (Bi), zinc (Zn) and niobium (Nb) (unavoidable).
  • the above-mentioned dielectric layer is an oxide composed of bismuth (Bi) and niobium (Nb) or an oxide composed of bismuth (Bi), zinc (Zn) and niobium (Nb) (unavoidable).
  • This multilayer capacitor is a multilayer capacitor partially including a structure in which electrode layers and dielectric layers are alternately stacked at least twice.
  • the dielectric layer is a stacked oxide in which a first oxide layer and a second oxide layer are stacked.
  • the first oxide has a relatively high dielectric constant, but has a large leakage current value and low surface flatness.
  • the second oxide has a relatively low dielectric constant, but has a very small leakage current value and is excellent in surface flatness.
  • the inventors have investigated and analyzed the stacked oxide in which the first oxide layer and the second oxide layer are stacked. As a result, the stacked oxide has a leakage current value and flatness. Was obtained by using the goodness of the second oxide, and the dielectric constant was obtained by using the goodness of the first oxide.
  • an electrode layer disposed so as to sandwich a part of the dielectric layer is an oxide made of lanthanum (La) and nickel (Ni), antimony (Sb) and tin ( It is preferable that it is an oxide for an electrode layer selected from the group consisting of an oxide composed of Sn) and an oxide composed of indium (In) and tin (Sn) (which may include inevitable impurities). It is one mode. As a result, a high performance multilayer capacitor in which both the dielectric layer and the electrode layer oxide are formed of an oxide is realized.
  • the first electrode layer is formed in the following steps (1) first oxide layer forming step and (2) second oxide layer forming step.
  • the first electrode layer forming step, the next (1) first oxide layer forming step, the next (2) second oxide layer forming step, and the second electrode layer forming step are at least Repeated twice.
  • a precursor solution containing a precursor containing bismuth (Bi) and a precursor containing niobium (Nb) as a solute, or a precursor containing bismuth (Bi), a precursor containing zinc (Zn), and niobium By heating a first precursor layer starting from a first precursor solution that is a precursor solution containing a precursor containing Nb) in an oxygen-containing atmosphere, the bismuth (Bi) and the niobium are heated. (Nb) or a first oxide layer forming step of forming a first oxide layer (which may include inevitable impurities) made of bismuth (Bi), zinc (Zn), and niobium (Nb).
  • the process which is not related to the summary of this invention such as a movement of a board
  • the first oxide and the second oxide are obtained by a relatively simple process (for example, an ink jet method, a screen printing method, an intaglio / letter printing method, or a nanoimprint method) without using a photolithography method. Things can be formed. In addition, it is easy to increase the area. Therefore, according to the method for manufacturing a multilayer capacitor, it is possible to provide a method for manufacturing a multilayer capacitor excellent in industrial property or mass productivity.
  • the step of forming the first electrode layer and / or the step of forming the second electrode layer further includes a precursor containing lanthanum (La) and nickel (Ni).
  • the precursor layer for an electrode layer that is a precursor solution for an electrode layer, which is a precursor solution having a precursor containing) as a solute, is heated in an oxygen-containing atmosphere to thereby obtain the lanthanum (La) and its Oxidation for electrode layer, which is an oxide composed of nickel (Ni), an oxide composed of antimony (Sb) and tin (Sn), or an oxide composed of indium (In) and tin (Sn) object
  • It is a step of forming a includes obtaining) the unavoidable impurities are preferred aspect.
  • the first precursor layer or the first precursor layer starting from the first precursor solution is used in the first oxide layer forming step and / or the second oxide layer forming step.
  • the second precursor layer starting from the two precursor solution was heated at 80 ° C. or higher and 300 ° C. or lower in an oxygen-containing atmosphere before forming the first oxide or the second oxide.
  • the method further includes a stamping step of forming a stamping structure on the first precursor layer or the second precursor layer by performing a stamping process in a state. is there.
  • the electrode layer precursor layer using the electrode layer precursor solution as a starting material is described above.
  • an embossing process is performed in an oxygen-containing atmosphere at a temperature of 80 ° C. or higher and 300 ° C. or lower, thereby embossing the aforementioned electrode layer precursor layer.
  • the oxide for electrodes for the first electrode and / or the second electrode is formed by relatively low-temperature heat treatment without requiring each process as described above, it is excellent in industrial and mass productivity.
  • the above-mentioned “electrode layer precursor solution”, “electrode layer precursor layer”, and “electrode layer oxide” are all the first electrode or the first electrode to be finally formed. It can be applied to or correspond to two electrodes.
  • a part of the structure includes a structure in which electrode layers and dielectric layers are alternately stacked at least twice, which has a dielectric layer with low leakage current and excellent flatness.
  • a multilayer capacitor is realized.
  • the method for manufacturing a multilayer capacitor of the present invention the first oxide layer and the second oxide layer are formed by a relatively simple process, so that the multilayer capacitor excellent in industrial and mass productivity can be obtained.
  • a manufacturing method can be provided.
  • Hz frequency
  • FIG. 1 is a schematic cross-sectional view showing the structure of the multilayer capacitor 100 in the present embodiment.
  • the multilayer capacitor 100 according to this embodiment partially includes a structure in which a total of five electrode layers and a total of four dielectric layers are alternately stacked.
  • the lower electrode layer for example, the first-stage electrode layer 20a
  • the upper electrode layer for example, the fifth-stage electrode layer
  • Each electrode layer is formed so as to be electrically connected to the electrode layer 20e).
  • the vertical dashed-dotted line in FIG. 1 has shown the location isolate
  • each electrode layer 20a, 20b, 20c, 20d, 20e and the material or composition of each dielectric layer 30a, 30b, 30c, 30d are the same as those in the method of manufacturing the multilayer capacitor 100 of the present embodiment to be described later. Disclosed in the description.
  • Electrode Layer 20a In the present embodiment, first, a SiO 2 / Si substrate (ie, a substrate in which a silicon oxide film is formed on a silicon substrate; hereinafter, also simply referred to as “substrate”) 10 Further, a precursor solution containing a lanthanum (La) -containing precursor and nickel (Ni) -containing precursor as a solute by a known spin coating method (hereinafter referred to as an electrode layer precursor solution. The same is applied to the solution of the electrode precursor for the fifth stage), and the electrode layer precursor layer 21a is formed. Then, as pre-baking, it heats to 150 to 250 degreeC for about 5 minutes. This pre-baking is performed in an oxygen atmosphere or in the air (hereinafter also collectively referred to as “oxygen-containing atmosphere”).
  • oxygen-containing atmosphere oxygen-containing atmosphere
  • this pre-baking sufficiently evaporates the solvent in the electrode layer precursor layer 21a, and at the same time, it is preferable to develop a gel state (before thermal decomposition and organic properties) that allows the plastic deformation.
  • the chain is considered to remain).
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the electrode layer mold M1 is used in a state of being heated to 200 ° C. Is embossed at a pressure of 5 MP).
  • the first layer electrode layer including a thick layer portion having a layer thickness of about 100 nm to about 300 nm and a thin layer portion having a layer thickness of about 10 nm to about 100 nm.
  • Precursor layer 21a is formed.
  • the first-stage electrode layer precursor layer 21a not only the first-stage electrode layer precursor layer 21a but also the second to fifth electrode layer precursor layers described later are used in the above-described embossing process. It has been clarified that heating within the range of 80 ° C. or higher and 300 ° C. or lower increases the plastic deformation ability of each of the above-mentioned precursor layers for electrode layers and sufficiently removes the main solvent. Therefore, it is a preferable aspect that the precursor layers for each electrode layer described above are heated in the range of 80 ° C. or higher and 300 ° C. or lower during the embossing process.
  • the heating temperature at the time of the embossing process is less than 80 ° C.
  • the plastic deformation ability of each precursor layer decreases due to the decrease in the temperature of each of the electrode layer precursor layers described above. Therefore, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C.
  • the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability proceeds, so that the plastic deformability decreases.
  • the precursor layers for each electrode layer described above are heated within a range of 100 ° C. or higher and 250 ° C. or lower during the embossing process.
  • the first-stage electrode layer precursor layer 21a is entirely etched, so that the first-stage electrode layer is formed from a region other than the region corresponding to the first-stage electrode layer as shown in FIG.
  • the precursor layer 21a for use is removed (etching step for the entire surface of the first-layer electrode layer precursor layer 21a).
  • the etching process of this embodiment was performed using the wet etching technique which does not use a vacuum process, it does not prevent etching using what is called dry etching technique using plasma. It is also possible to adopt a known technique for performing plasma treatment under atmospheric pressure.
  • the first-layer electrode layer precursor layer 21a is heated to 580 ° C. in an oxygen atmosphere for about 15 minutes, thereby forming lanthanum on the substrate 10 as shown in FIG.
  • First layer oxide layer for electrode layer made of (La) and nickel (Ni) (however, it may contain unavoidable impurities. The same applies hereinafter. Also referred to as “first step electrode layer”). ) 20a is formed.
  • An electrode oxide layer made of lanthanum (La) and nickel (Ni) is also called an LNO layer. .
  • an example of a precursor containing lanthanum (La) for the first-stage electrode layer 20a in the present embodiment is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • nickel alkoxides for example, nickel isopropoxide, nickel butoxide, nickel ethoxide, nickel methoxyethoxide
  • the first electrode layer 20a made of lanthanum (La) and nickel (Ni) is employed, but the first electrode layer 20a is not limited to this composition.
  • a first-stage electrode layer made of antimony (Sb) and tin (Sn) can also be employed.
  • the precursor containing antimony (Sb) include antimony acetate, antimony nitrate, antimony chloride, or various antimony alkoxides (for example, antimony isopropoxide, antimony butoxide, antimony ethoxide, antimony methoxyethoxide). Can be employed.
  • Examples of the precursor containing tin (Sn) include tin acetate, tin nitrate, tin chloride, or various tin alkoxides (eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide).
  • tin alkoxides eg, tin isopropoxide, tin butoxide, tin ethoxide, tin methoxyethoxide.
  • an oxide composed of indium (In) and tin (Sn) can also be employed.
  • examples of the precursor containing indium (In) include indium acetate, indium nitrate, indium chloride, or various indium alkoxides (for example, indium isopropoxide, indium butoxide, indium ethoxide, indium methoxyethoxide). Can be employed.
  • the example of the precursor containing tin (Sn) is the same as the above-mentioned example.
  • a precursor containing bismuth (Bi) and niobium (Nb) are included on the substrate 10 by a known spin coating method.
  • a first precursor layer 31a is formed starting from a precursor solution having a precursor as a solute (referred to as a first precursor solution, hereinafter the same as the first precursor solution). Then, it heats to 250 degreeC for about 5 minutes as preliminary baking. This pre-baking is performed in an oxygen-containing atmosphere. In addition, by this preliminary firing, the solvent in the first precursor layer 31a is sufficiently evaporated, and in order to develop characteristics that enable future plastic deformation (before thermal decomposition, the organic chain Is considered to remain.
  • the pre-baking temperature is preferably 80 ° C. or higher and 250 ° C. or lower.
  • the formation of the first precursor layer 31a by the above-described spin coating method and preliminary baking are repeated five times. It was.
  • a precursor solution containing a precursor containing lanthanum (La) and a precursor containing tantalum (Ta) as a solute is used as a starting material.
  • the precursor layer 32a is formed.
  • pre-baking heating is performed to 80 ° C. or higher and 250 ° C. or lower (typically 250 ° C.) in an oxygen-containing atmosphere for about 5 minutes.
  • the formation of the second precursor layer 32a by the above-described spin coating method and pre-baking are performed once. did.
  • a dielectric layer precursor having a laminated structure of a first precursor layer 31a and a second precursor layer 32a on the substrate 10 and the first-stage electrode layer 20a.
  • Layer 33a is formed.
  • embossing is performed on the first precursor layer 31a and the second precursor layer 32a in a laminated state in which only preliminary firing is performed.
  • each of the first precursors includes a thick layer portion having a layer thickness of about 100 nm to about 300 nm and a thin layer portion having a layer thickness of about 10 nm to about 100 nm.
  • a stacked structure of the body layer 31a and the second precursor layer 32a is formed.
  • the whole surface of the dielectric layer precursor layer 33a is etched to remove the gate dielectric layer precursor layer 33a from the region other than the region corresponding to the dielectric layer 30a (dielectric layer precursor layer 33a). Etching process on the entire surface).
  • the etching process of the precursor layer 33a for dielectric layers of this embodiment was performed using the wet etching technique which does not use a vacuum process, it is etched by what is called dry etching technique using plasma. Not disturb.
  • a first oxide layer 31 (which may contain unavoidable impurities; the same shall apply hereinafter) made of bismuth (Bi) and niobium (Nb), lanthanum (La) and tantalum (Ta)
  • a stacked oxide is formed with the second oxide layer 32 (which may contain inevitable impurities; the same applies hereinafter).
  • the thickness of the first oxide layer 31 is about 50 nm to about 250 nm, and the thickness of the second oxide layer 32 is about 5 nm to about 50 nm.
  • the first oxide layer 31 made of bismuth (Bi) and niobium (Nb) is also called a BNO layer.
  • the second oxide layer 32 made of lanthanum (La) and tantalum (Ta) is also called an LTO layer.
  • the above-described multilayer oxide layer of the first oxide layer 31 and the second oxide layer 32 is used as the dielectric layer 30a.
  • an example of a precursor containing bismuth (Bi) for the first oxide layer 31 in the present embodiment is bismuth octylate.
  • bismuth chloride, bismuth nitrate, or various bismuth alkoxides for example, bismuth isopropoxide, bismuth butoxide, bismuth ethoxide, bismuth methoxyethoxide
  • the example of the precursor containing niobium (Nb) for the first oxide layer 31 in the present embodiment is niobium octylate.
  • niobium chloride, niobium nitrate, or various niobium alkoxides may be employed.
  • niobium isopropoxide, niobium butoxide, niobium ethoxide, niobium methoxyethoxide may be employed.
  • an example of a precursor containing lanthanum (La) for the second oxide layer 32 in the present embodiment is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • An example of a precursor containing tantalum (Ta) for the second oxide layer 32 in the present embodiment is tantalum butoxide.
  • tantalum nitrate, tantalum chloride, or various other tantalum alkoxides eg, tantalum isopropoxide, tantalum butoxide, tantalum ethoxide, tantalum methoxide
  • tantalum alkoxides eg, tantalum isopropoxide, tantalum butoxide, tantalum ethoxide, tantalum methoxide
  • the atomic composition ratio between bismuth (Bi) and niobium (Nb) in the first oxide layer 31 of the present embodiment was 1 when niobium (Nb) was 1.
  • the atomic composition ratio of lanthanum (La) and tantalum (Ta) in the second oxide layer 32 of this embodiment was 1.5 when lanthanum (La) was set to 1.
  • the thickness of the first oxide layer 31 was about 160 nm
  • the thickness of the second oxide layer 32 was about 20 nm.
  • the atomic composition ratio between bismuth (Bi) and niobium (Nb) in the first oxide layer 31 when bismuth (Bi) is 1, niobium (Nb) is 0.33 or more and 3 or less.
  • the effects of the present embodiment can be achieved with high accuracy.
  • the atomic composition ratio of lanthanum (La) and tantalum (Ta) in the second oxide layer 32 when lanthanum (La) is set to 1, tantalum (Ta) is 0.11 or more and 9 or less. The effect of this embodiment can be achieved with high accuracy at least in part.
  • the second oxide layer 32 made of lanthanum (La) and tantalum (Ta) is employed, but the second oxide layer 32 is not limited to this composition.
  • a second oxide layer made of lanthanum (La) and zirconium (Zr) (however, inevitable impurities may be included.
  • Zr zirconium
  • an LZO layer can be employed.
  • an example of a precursor containing lanthanum (La) is lanthanum acetate.
  • lanthanum nitrate, lanthanum chloride, or various lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • lanthanum alkoxides for example, lanthanum isopropoxide, lanthanum butoxide, lanthanum ethoxide, lanthanum methoxyethoxide
  • Zr zirconium butoxide.
  • zirconium nitrate, zirconium chloride, or other various zirconium alkoxides eg, zirconium isopropoxide, zirconium butoxide, zirconium ethoxide, zirconium methoxyethoxide
  • zirconium alkoxides eg, zirconium isopropoxide, zirconium butoxide, zirconium ethoxide, zirconium
  • a second oxide layer made of strontium (Sr) and tantalum (Ta) (however, it may contain unavoidable impurities; hereinafter the same; also referred to as an STO layer) can be employed.
  • an example of a precursor containing strontium (Sr) is strontium acetate.
  • strontium nitrate, strontium chloride, or various strontium alkoxides for example, strontium isopropoxide, strontium butoxide, strontium ethoxide, strontium methoxyethoxide
  • An example of the precursor containing tantalum (Ta) is the same as the above example.
  • the first precursor layer 31a and the second precursor layer 32a are heated within a range of 80 ° C. or higher and 300 ° C. or lower during the embossing process.
  • the heating temperature during the embossing process is lower than 80 ° C.
  • the plastic deformation of each precursor layer is caused by the temperature of the first precursor layer 31a and the second precursor layer 32a being lowered. Since the capability will be reduced, the feasibility of molding at the time of molding the embossed structure, or the reliability or stability after molding becomes poor.
  • the heating temperature during the stamping process exceeds 300 ° C.
  • the decomposition (oxidative thermal decomposition) of the organic chain, which is the source of the plastic deformability proceeds, so that the plastic deformability decreases.
  • the first precursor layer 31a and the second precursor layer 32a are heated within a range of 100 ° C. or more and 250 ° C. or less during the embossing process. is there.
  • the first-stage electrode layer is formed on the dielectric layer 30a and the first-stage electrode layer 20a as shown in FIG.
  • a second electrode layer precursor layer 21b made of the same material as the precursor layer 21a is formed in the same manner as the first electrode layer precursor layer 21a.
  • a patterned second-stage electrode layer 20b is formed in the same manner as the first electrode layer 20a.
  • a shape mold (referred to as a mold M3 for convenience) is employed.
  • the first-stage dielectric layer precursor layer 33a (ie, one precursor) is formed on the second-stage electrode layer 20b and the first-stage dielectric layer 30a.
  • the second-layer dielectric layer precursor layer 33b made of the same material as the layered oxide layer of the layer 31a and the second precursor layer 32a is the same as the first-layer dielectric layer precursor layer 33a.
  • a patterned second-stage dielectric layer 30b is formed. It should be noted that the above-described dielectric layer mold M2 is employed in the stamping process for patterning the second-stage dielectric layer 30b.
  • the multilayer capacitor 100 of the present embodiment has each electrode layer and each dielectric layer formed of a metal oxide.
  • each electrode layer and each dielectric layer are formed by heating various precursor solutions in an oxygen-containing atmosphere, the area can be increased as compared with the conventional method. In addition to ease, industrial and mass productivity are significantly improved.
  • the first-stage electrode layer 20a, the second-stage electrode layer 20b, the third-stage electrode layer 20c, and the fourth-stage electrode layer 20d are all the present application.
  • the second-stage electrode layer 20b, the third-stage electrode layer 20c, and the fourth-stage electrode layer 20d can all be “second electrode layers” in the present application. .
  • FIG. 13 is a cross-sectional TEM (Transmission Electron Microscopy) photograph showing a laminated structure including the first oxide manufactured through the same process as the manufacturing process of the first oxide layer 31 of the present embodiment. As shown in FIG. 13, it was confirmed that the first oxide layer 31 has a region having a crystal structure at least partially.
  • the term “microcrystalline phase” refers to a crystalline phase that is not a crystalline phase that has grown uniformly from the upper end to the lower end in the film thickness direction when a layered material is formed. Means. Further, according to research by the inventors thereafter, since the first oxide layer 31 is amorphous including microcrystals, the first oxide layer 31 generally has a high dielectric constant. It is considered that the flatness of the surface of the first oxide layer 31 is low while the value exceeds the allowable range of application to the multilayer capacitor.
  • FIG. 14 is an AFM (Atomic Force Microscopy) image of the surface of the second oxide layer produced through the same process as the process for producing the second oxide layer 32 of the present embodiment.
  • AFM Atomic Force Microscopy
  • the second oxide layer 32 is amorphous. Therefore, such a second oxide layer 32 contributes to the formation of a good bonding interface (interface with less atomic interdiffusion) with the electrode layer (for example, the second-stage electrode layer 20b), and as a result, It is considered that the leakage current is reduced.
  • the gate dielectric layer 30 can be formed by heat treatment at a relatively low temperature.
  • the second oxide layer of the present embodiment includes lanthanum (La) and zirconium (Zr) formed from a precursor solution containing a lanthanum (La) -containing precursor and zirconium (Zr) -containing precursor as a solute. This is a so-called complex oxide.
  • the atomic composition ratio between lanthanum (La) and zirconium (Zr) in the second oxide layer of the present embodiment was 7 when zirconium (Zr) was set to 3. At this time, the thickness of the first oxide layer was about 160 nm, and the thickness of the second oxide layer was about 20 nm.
  • the second oxide layer is an oxide layer made of lanthanum (La) and zirconium (Zr), at least a part of the effects of the multilayer capacitor 100 of the first embodiment can be achieved. .
  • the second oxide layer of the present embodiment includes strontium (Sr) and tantalum (Ta) formed from a precursor solution containing a precursor containing strontium (Sr) and a precursor containing tantalum (Ta) as a solute. This is a so-called complex oxide.
  • the atomic composition ratio of strontium (Sr) and tantalum (Ta) in the second oxide layer of this embodiment was 1 when strontium (Sr) was 1.
  • the thickness of the first oxide layer 31 was about 160 nm
  • the thickness of the second oxide layer was about 20 nm.
  • the second oxide layer is an oxide layer made of strontium (Sr) and tantalum (Ta), at least a part of the effect of the multilayer capacitor 100 of the first embodiment can be achieved. .
  • the leak current value is typically 10 ⁇ at 1 MV / cm. It was 7 A / cm 2 order or less.
  • the leakage current value in the second oxide layer that is an oxide layer made of lanthanum (La) and zirconium (Zr) is typically 10 ⁇ 8 A / cm 2 or less at 1 MV / cm. there were.
  • the combined dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 that is the BNO layer and the second oxide layer is about 123. Met.
  • the synthesized dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 and the second oxide layer was about 94.
  • the synthesized dielectric constant ⁇ r of the stacked oxide of the first oxide layer 31 and the second oxide layer is a high value of about 134. The points should be noted.
  • the 1st oxide layer 31 in each above-mentioned embodiment is formed by baking the precursor solution which uses the precursor containing bismuth (Bi) and the precursor containing niobium (Nb) as a solute.
  • the method of forming the first oxide layer 31 and other oxide layers by firing the precursor solution as a starting material is also referred to as “solution method” for convenience.
  • the first oxide layer 31 formed by this solution method is a preferable dielectric layer from the viewpoint of low dielectric loss.
  • FIG. 15 is a graph showing a tan ⁇ value indicating the ratio of dielectric loss to frequency (Hz) in the first oxide layer 31 formed by the solution method.
  • another example 1 which is a modification of the first oxide layer 31 in the present embodiment, a BNO layer formed by a known sputtering method
  • another example 2 As in the first embodiment, the result of a composite oxide (BZNO layer) made of bismuth (Bi), zinc (Zn), and niobium (Nb) formed by a solution method is also shown.
  • the composite oxide precursor solution in Example 2 is bismuth octylate as an example of a precursor containing bismuth (Bi).
  • bismuth chloride, bismuth nitrate, or various bismuth alkoxides may be employed.
  • An example of a precursor containing zinc (Zn) is zinc chloride.
  • zinc nitrate, zinc acetate, or various zinc alkoxides for example, zinc isopropoxide, zinc butoxide, zinc ethoxide, zinc methoxyethoxide may be employed.
  • niobium chloride, niobium nitrate, or various niobium alkoxides may be employed.
  • niobium isopropoxide, niobium butoxide, niobium ethoxide, niobium methoxyethoxide may be employed.
  • the first oxide layer 31 of this embodiment and the BNO layer formed by sputtering (other example 1) have a smaller tan ⁇ value, that is, a dielectric loss than the other example 2. I understood. Furthermore, even when the composition is the same, the first oxide layer 31 formed by the solution method has been found to have a smaller dielectric loss than the BNO layer by sputtering (other example 1).
  • the first oxide layer 31 formed by the solution method has characteristics that the dielectric constant is high and the dielectric loss is small.
  • it since it is formed in a relatively short time without requiring complicated and expensive equipment such as a vacuum apparatus, it greatly contributes to the provision of a multilayer capacitor excellent in industrial and mass productivity.
  • the second oxide layer formed by the solution method is formed in a relatively short time without requiring complicated and expensive equipment such as a vacuum apparatus, a multilayer capacitor excellent in industrial and mass productivity can be obtained. Contribute greatly to the provision. Therefore, the multilayer capacitor including the first oxide layer 31 formed by using the solution method can realize high performance of the multilayer capacitor without containing zinc (Zn) in the first oxide layer 31. It can be said that it is excellent in terms.
  • the BZNO film employed in the above “Other Example 2” is inferior to the first oxide layer 31 (that is, the BNO layer) in terms of dielectric loss, but the multilayer capacitor leakage current using the BZNO film is compared. Therefore, the BZNO film can be replaced with a BNO layer.
  • the SiO 2 / Si substrate is adopted as the base material, but the base material of the present embodiment is not limited to the SiO 2 / Si substrate.
  • an insulating substrate other than a SiO 2 / Si substrate for example, a high heat resistant glass, an alumina (Al 2 O 3 ) substrate, an STO (SrTiO) substrate, an STO (STO (SrTiO) substrate) on the surface of the Si substrate via an SiO 2 layer and a Ti layer
  • Various base materials including an insulating substrate on which a (SrTiO) layer is formed, etc.) and a semiconductor substrate eg, Si substrate, SiC substrate, Ge substrate, etc.
  • an oxide layer typified by an LTO layer is employed as the electrode layer, but a platinum (Pt) layer may be employed instead of such an oxide layer.
  • the platinum layer 220 can be formed on the SiO 2 / Si substrate 10 by a known sputtering method, for example.
  • a TiO X film (not shown) having a thickness of about 10 nm is formed on SiO 2 in order to improve the adhesion between the platinum (Pt) layer 10 and the SiO 2 / Si substrate as the base material. ing.
  • the solvent of the first precursor solution is selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol.
  • it is a mixed solvent of the alcohol from which the species is selected.
  • the solvent for the second precursor solution is one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, octyl.
  • a solvent which is one kind of carboxylic acid selected from the group of acids is preferred.
  • the solvent for the channel precursor solution is one alcohol solvent selected from the group consisting of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol, or acetic acid, propionic acid, octyl.
  • a solvent which is one kind of carboxylic acid selected from the group of acids is preferred.
  • the solvent of the electrode layer precursor solution is a group of ethanol, propanol, butanol, 2-methoxyethanol, 2-ethoxyethanol, and 2-butoxyethanol. It is preferable that it is a solvent which is 1 type of carboxylic acid selected from the group of 1 type alcohol solvent selected from these, or acetic acid, propionic acid, and octylic acid.
  • the heating temperature for forming the first oxide is 450 ° C. or more and 700 ° C. or less as the main baking in the solution method, at least a part of the effects of each of the above-described embodiments. Can be played.
  • the heating temperature for forming the second oxide is 250 ° C. or more and 700 ° C. or less as the main firing in the solution method, at least a part of the effects of the above-described embodiments can be achieved.
  • the heating temperature for forming the channel oxide is 250 ° C. or higher and 700 ° C. or lower as the main firing in the solution method, at least a part of the effects of the above-described embodiments can be achieved.
  • the heating temperature for forming the oxide layer for an electrode is 500 ° C. or more and 900 ° C. or less as the main baking in the solution method, at least a part of each of the above-described embodiments. The effect of can be produced.
  • the “embossing process” for performing the embossing process is performed when each oxide layer is formed.
  • the pressure in this embossing process is not limited to 5 MPa typically illustrated. As already described in some examples, if the pressure in this embossing step is a pressure in the range of 1 MPa or more and 20 MPa or less, at least some of the effects of the above-described embodiments can be achieved.
  • embossing is performed on each precursor layer that has obtained high plastic deformation ability.
  • the pressure applied when embossing is as low as 1 MPa or more and 20 MPa or less
  • each precursor layer is deformed following the surface shape of the mold, and a desired embossing structure is obtained.
  • the pressure in a low pressure range of 1 MPa or more and 20 MPa or less the mold becomes difficult to be damaged when performing the stamping process, and it is advantageous for increasing the area.
  • the reason why the pressure is within the range of “1 MPa to 20 MPa” is as follows. First, if the pressure is less than 1 MPa, the pressure may be too low to emboss each precursor layer. On the other hand, if the pressure is 20 MPa, the precursor layer can be sufficiently embossed, so that it is not necessary to apply more pressure. From the viewpoint described above, it is more preferable to perform the embossing process at a pressure in the range of 2 MPa to 10 MPa in the embossing process in each of the above-described embodiments.
  • the preliminary firing temperature is most preferably 100 ° C. or higher and 250 ° C. or lower. This is because the solvent in various precursor layers can be evaporated more accurately.
  • pre-baking in the above-mentioned temperature range is preferable to develop a property that enables future plastic deformation (before the pyrolysis). It can be considered that the organic chain remains in this state.
  • the stamping process is performed using the molds (typically, the electrode layer mold M1 and the dielectric layer mold M2) that are heated to 80 ° C. or more and 300 ° C. or less in advance. Applying is another preferred embodiment.
  • the reason why the preferable temperature of the mold is set to 80 ° C. or more and 300 ° C. or less is as follows. First, when the temperature is lower than 80 ° C., the plastic deformation ability of each precursor layer is lowered due to the temperature of each precursor layer being lowered. In addition, when it exceeds 300 ° C., the plastic deformation ability of each precursor layer is lowered due to excessive progress of the solidification reaction of each precursor layer.
  • a mold release process for the surface of each precursor layer that the mold pressing surface is in contact with and / or a mold release process for the mold pressing surface of the mold is performed. It is preferable to perform an embossing process on each precursor layer. By performing such treatment, it is possible to reduce the frictional force between each precursor layer and the mold, and therefore it is possible to perform the stamping process with higher accuracy on each precursor layer.
  • the release agent that can be used for the release treatment include surfactants (for example, fluorine surfactants, silicone surfactants, nonionic surfactants, etc.), fluorine-containing diamond-like carbon, and the like. can do.
  • the most of the precursor layers (for example, the electrode layer precursor layer) subjected to the stamping process between the stamping step and the main firing step for each precursor layer in each of the above-described embodiments.
  • the step of etching the precursor layer as a whole is included under the condition that the precursor layer is removed in the region where the layer thickness is thin. This is because unnecessary regions can be removed more easily than etching after each precursor layer is finally fired. Therefore, it is preferable to perform the whole surface etching before the main baking rather than the whole surface etching after the main baking.

Abstract

　本発明の１つの積層キャパシター１００は、電極層２０ａ，・・・，２０ｅと誘電体層３０ａ，・・・，３０ｄとが交互に少なくとも２回積み重ねられた構造を一部に備えている。さらに積層キャパシター１００は、誘電体層３０ａ，・・・，３０ｄが、ビスマスとニオブとからなる酸化物、又はビスマスと亜鉛とニオブとからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層と、ランタンとタンタルとからなる酸化物、ランタンとジルコニウムとからなる酸化物、及びストロンチウムとタンタルとからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層との積層酸化物からなる。

Description

積層キャパシター及び積層キャパシターの製造方法
　本発明は、積層キャパシター及び積層キャパシターの製造方法に関する。
　従来から、固体電子装置においては、高速動作の期待できる強誘電体薄膜を備えた装置が開発されている。固体電子装置に用いる誘電体材料として、金属酸化物が現在盛んに開発されているが、Ｐｂを含まず、比較的低温で焼成可能な誘電セラミックスとして、ＢｉＮｂＯ４が挙げられる。このＢｉＮｂＯ４については、固相成長法によって形成されたＢｉＮｂＯ４の誘電特性が報告されている（非特許文献１）。また、未だ出願公開はされていないが、本願出願人は、製造工程の簡素化がより図れるとともに、比較的高い絶縁性と比誘電率を備えた、ある特殊な結晶構造を有する結晶相を備えたビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物層（不可避不純物を含み得る）とその製造方法に関する発明を出願している（特許文献１及び２）。
特願２０１１－２４５９１５ 特願２０１１－２４５９１６
Ｅｆｆｅｃｔ　ｏｆ　ｐｈａｓｅ　ｔｒａｎｓｉｔｉｏｎ　ｏｎ　ｔｈｅ　ｍｉｃｒｏｗａｖｅ　ｄｉｅｌｅｃｔｒｉｃ　ｐｒｏｐｅｒｔｉｅｓ　ｏｆ　　ＢｉＮｂＯ４，　Ｅｕｎｇ　Ｓｏｏ　Ｋｉｍ，　Ｗｏｏｎｇ　Ｃｈｏｉ，　Ｊｏｕｒｎａｌ　ｏｆ　ｔｈｅ　Ｅｕｒｏｐｅａｎ　Ｃｅｒａｍｉｃ　Ｓｏｃｉｅｔｙ　２６　（２００６）　１７６１－１７６６
　しかしながら、従来技術である固相成長法によって形成されたＢｉＮｂＯ４による絶縁体の比誘電率は高くないため、積層キャパシターの誘電体として用いるには、さらに誘電特性を向上させる必要がある。
　また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、積層キャパシターを製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
　本出願人がこれまでに出願した発明は、従来技術における上述の各技術課題に対する幾つかの解決手段を提案するが、積層キャパシターに採用される誘電体及び電極の最適化に向けた研究及び開発は、未だ道半ばである。
　本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくとも誘電体層に適用した積層キャパシターの高性能化、又はそのような積層キャパシターの製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた積層キャパシターの提供に大きく貢献するものである。
　本願発明者らは、数多く存在する酸化物の中から、積層キャパシターの誘電体及び／又は電極層としての機能を適切に発揮させる酸化物の選定と組み合わせについて鋭意研究と分析を重ねた。興味深いことに、例えば、誘電体としての酸化物の性能が高い場合であっても、電極層間で挟み込んだときに誘電体としての性能の高さが全く活かされない場合や、誘電体としてはほとんど機能しない場合がある。
　しかしながら、本願発明者らは、多くの試行錯誤と詳細な分析の結果、積層キャパシターの誘電体をある特定の酸化物層の組み合わせによって形成した特殊な積層構造とした上で、その誘電体層を電極層間に挟み込むように、換言すれば、いわばサンドイッチ構造となるように配置することにより、誘電体層の性能を適切に発揮させることができることを知見した。また、そのようなサンドイッチ構造を複数積層することにより、積層キャパシターが実現されることが確認された。加えて、発明者らは、電極層についても特定の酸化物層を適用することにより、電極層及び誘電体層のいずれもが酸化物層を用いて形成されることを見出した。さらに、発明者らは、それらの特定の酸化物層及び／又は電極層が、製造工程の簡素化がより図れる材料となり得ることを見出した。本発明は上述の各視点に基づいて創出された。
　本発明の１つの積層キャパシターは、電極層と誘電体層とが交互に少なくとも２回積み重ねられた構造を一部に備えている。さらにこの積層キャパシターは、前述の誘電体層が、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層との積層酸化物からなる。
　この積層キャパシターは、電極層と誘電体層とが交互に少なくとも２回積み重ねられた構造を一部に備えた積層キャパシターである。また、上述の誘電体層は、第１酸化物層と第２酸化物層とが積層された積層酸化物である。ここで、発明者らの研究の結果、第１酸化物は、比較的高誘電率ではあるが、リーク電流値が大きく、表面の平坦性が低いことが分かった。一方、第２酸化物は、比較的低誘電率ではあるが、リーク電流値が非常に小さく、表面平坦性に優れていることが分かった。そして、興味深いことに、発明者らが第１酸化物層と第２酸化物層とを積層した積層酸化物を調査と分析を行った結果、この積層酸化物が、リーク電流値及び平坦性に関しては第２酸化物の良さを活用し、誘電率に関しては第１酸化物の良さを活用していると考えられる結果が得られた。
　上述の積層キャパシターの別態様として、さらに、一部の誘電体層を挟むように配置される電極層が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物、及びインジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物の群から選択される１種の電極層用酸化物（不可避不純物を含み得る）であることは、好ましい一態様である。これにより、誘電体層及び電極層用酸化物のいずれもが酸化物によって形成された高性能の積層キャパシターが実現される。
　また、本発明の１つの積層キャパシターの製造方法においては、次の（１）第１酸化物層形成工程及び（２）第２酸化物層形成工程の各工程を、第１電極層を形成する第１電極層形成工程と、その第１電極層との間に第１酸化物層と第２酸化物層とを挟むように形成される第２電極層を形成する第２電極層形成工程との間に行う。加えて、前述の第１電極層形成工程、次の（１）第１酸化物層形成工程、次の（２）第２酸化物層形成工程、及び前述の第２電極層形成工程が、少なくとも２回繰り返される。
　（１）ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液、又はビスマス（Ｂｉ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液である第１前駆体溶液を出発材とする第１前駆体層を、酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）、又は前記ビスマス（Ｂｉ）と前記亜鉛（Ｚｎ）と前記ニオブ（Ｎｂ）からなる第１酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程。
　（２）ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液、及びストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液の群から選択される１種の第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）、前記ランタン（Ｌａ）と前記ジルコニウム（Ｚｒ）、又は前記ストロンチウム（Ｓｒ）と前記タンタル（Ｔａ）とからなる第２酸化物層（不可避不純物を含み得る）を、前記第１酸化物層上又は下に形成する第２酸化物層形成工程。
　なお、各工程の間に基板の移動や検査等の本発明の要旨とは関係のない工程が行われることを妨げるものではない。
　この積層キャパシターの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によって第１酸化物及び第２酸化物が形成され得る。加えて、大面積化も容易である。従って、この積層キャパシターの製造方法によれば、工業性ないし量産性に優れた積層キャパシターの製造方法を提供することができる。
　また、上述の積層キャパシターの製造方法の別態様として、さらに、第１電極層を形成する工程及び／又は第２電極層を形成する工程が、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液、アンチモン（Ｓｂ）を含む前駆体及び錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液、又はインジウム（Ｉｎ）を含む前駆体と錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液である電極層用前駆体溶液を出発材とする電極層用前駆体層を、酸素含有雰囲気中において加熱することにより、そのランタン（Ｌａ）とそのニッケル（Ｎｉ）とからなる酸化物、そのアンチモン（Ｓｂ）とその錫（Ｓｎ）とからなる酸化物、又はそのインジウム（Ｉｎ）とその錫（Ｓｎ）とからなる酸化物である電極層用酸化物（不可避不純物を含み得る）を形成する工程であることは、好ましい一態様である。これにより、第１電極層及び／又は第２電極層、並びに誘電体層が、酸化物によって形成された高性能の積層キャパシターが実現される。
　また、上述の積層キャパシターの製造方法の別態様として、第１酸化物層形成工程及び／又は第２酸化物層形成工程において、第１前駆体溶液を出発材とする第１前駆体層又は第２前駆体溶液を出発材とする第２前駆体層を、前述の第１酸化物又は前述の第２酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前述の第１前駆体層又は前述の第２前駆体層に対して型押し構造を形成する型押し工程をさらに含むことは、もう１つの好ましい一態様である。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述のような各プロセスを要せずに、比較的低温の加熱処理によって第１酸化物層及び第２酸化物層が形成されるため、工業性ないし量産性に優れる。
　また、上述の積層キャパシターの製造方法の別態様として、第１電極層及び／又は第２電極層の形成工程において、電極層用前駆体溶液を出発材とする電極層用前駆体層を、前述の電極層用酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前述の電極層用前駆体層に対して型押し構造を形成する型押し工程をさらに含むことは、もう１つの好ましい一態様である。これにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、前述のような各プロセスを要せずに、比較的低温の加熱処理によって第１電極用及び／又は第２電極用の電極用酸化物が形成されるため、工業性ないし量産性に優れる。なお、本出願において、上述の「電極層用前駆体溶液」、「電極層用前駆体層」、及び「電極層用酸化物」は、いずれも、最終的に形成される第１電極又は第２電極に適用又は対応しうる。
　ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
　本発明の１つの積層キャパシターによれば、リーク電流を低く抑えるとともに平坦性が優れた誘電体層を有する、電極層と誘電体層とが交互に少なくとも２回積み重ねられた構造を一部に備える積層キャパシターが実現される。また、本発明の１つの積層キャパシターの製造方法によれば、比較的簡素な処理によって第１酸化物層及び第２酸化物層が形成されるため、工業性ないし量産性に優れた積層キャパシターの製造方法を提供することができる。
本発明の第１の実施形態における積層キャパシターの構造を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における積層キャパシターの製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 比較例における酸化物層の結晶構造を示す断面ＴＥＭ写真及び電子線回析像である。 本発明の第１の実施形態における第１酸化物層及びその他の実施形態における酸化物層の、周波数（Ｈｚ）に対するｔａｎδ値を示すグラフである。
　１０　　　　基板
　２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅ　　　電極層
　２１ａ，２１ｂ　　　電極層用前駆体層
　３０ａ，３０ｂ，３０ｃ，３０ｄ　　　　　　　誘電体層
　３１　　　　第１酸化物層
　３１ａ　　　第２前駆体層
　３２　　　　第２酸化物層
　３２ａ　　　第２前駆体層
　３３ａ，３３ｂ　　誘電体層用前駆体層
　１００　　　積層キャパシター
　Ｍ１　　　　電極層用型
　Ｍ２　　　　誘電体層用型
　本発明の実施形態である積層キャパシター１００及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
［積層キャパシター１００の構造］
　図１は、本実施形態における積層キャパシター１００の構造を示す断面模式図である。図１に示すように、本実施形態の積層キャパシター１００は、計５層の電極層と計４層の誘電体層とが交互に積層された構造を一部に備えている。また、電極層と誘電体層とが交互に積層されていない部分では、下層側の電極層（例えば、第１段目の電極層２０ａ）と上層側の電極層（例えば、第５段目の電極層２０ｅ）とが電気的に接続するように、各電極層が形成されている。また、図１中の縦の一点鎖線は、各層の形成後にダイシングによって分離される箇所を示している。なお、各電極層２０ａ，２０ｂ，２０ｃ，２０ｄ，２０ｅの材料ないし組成、及び各誘電体層３０ａ，３０ｂ，３０ｃ，３０ｄの材料ないし組成は、後述する本実施形態の積層キャパシター１００の製造方法の説明の中で開示される。
［積層キャパシター１００の製造工程］
　図２乃至図１２は、製造方法の一過程を示す断面模式図である。なお、図２、図３、図５、及び図７は、説明の便宜のため、図１に示す積層キャパシター１００の一部の構造を抜き出して表したものである。また、本出願における温度の表示は、ヒーターの設定温度を表している。
（１）第１段目の電極層２０ａの形成
　本実施形態では、まず、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板。以下、単に「基板」ともいう）１０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液（電極層用前駆体溶液という。以下、第１段目乃至第５段目の電極層用前駆体の溶液に対して同じ。）を出発材とする電極層用前駆体層２１ａを形成する。その後、予備焼成として、約５分間、１５０℃以上２５０℃以下に加熱する。なお、この予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。
　なお、この予備焼成により、電極層用前駆体層２１ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現するから言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。その後、第１段目の電極層２０ａのパターニングを行うために、図２に示すように、２００℃に加熱した状態で、電極層用型Ｍ１を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力（代表的には、５ＭＰ）の圧力で型押し加工を施す。その結果、本実施形態の電極層用型Ｍ１により、層厚が約１００ｎｍ～約３００ｎｍの厚層部と層厚が約１０ｎｍ～約１００ｎｍの薄層部とを備える第１段目の電極層用前駆体層２１ａが形成される。
　また、発明者らの研究によれば、上述の型押し加工の際、第１段目の電極層用前駆体層２１ａのみならず、後述する第２乃至第５の電極層用前駆体層を８０℃以上３００℃以下の範囲内で加熱することにより、前述の各電極層用前駆体層の塑性変形能力が高くなるとともに、主溶媒を十分に除去できることが明らかとなった。従って、前述の各電極層用前駆体層を、型押し加工の際、８０℃以上３００℃以下の範囲内で加熱することは好ましい一態様である。ここで、型押し加工時の加熱温度が８０℃未満である場合には、前述の各電極層用前駆体層の温度が低下することに起因して各前駆体層の塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、前述の各電極層用前駆体層を、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
　その後、第１段目の電極層用前駆体層２１ａを全面エッチングすることにより、図３に示すように、第１段目の電極層に対応する領域以外の領域から第１段目の電極層用前駆体層２１ａを除去する（第１段目の電極層用前駆体層２１ａの全面に対するエッチング工程）。なお、本実施形態のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。なお、プラズマ処理を大気圧下において行う公知技術を採用することも可能である。
　さらにその後、本焼成として、第１段目の電極層用前駆体層２１ａを、酸素雰囲気中、約１５分間、５８０℃に加熱することにより、図４に示すように、基板１０上に、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層用酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、単に「第１段目の電極層」ともいう。）２０ａが形成される。また、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる電極用酸化物層（弟１段目の電極用酸化物層のみならず、その他の電極用酸化物層を含む）は、ＬＮＯ層とも呼ばれる。
　また、本実施形態における第１段目の電極層２０ａのためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第１段目の電極層２０ａのためのニッケル（Ｎｉ）を含む前駆体の例は、酢酸ニッケルである。その他の例として、硝酸ニッケル、塩化ニッケル、又は各種のニッケルアルコキシド（例えば、ニッケルイソプロポキシド、ニッケルブトキシド、ニッケルエトキシド、ニッケルメトキシエトキシド）が採用され得る。
　加えて、本実施形態では、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる第１段目の電極層２０ａが採用されているが、第１段目の電極層２０ａはこの組成に限定されない。例えば、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる第１段目の電極層（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、アンチモン（Ｓｂ）を含む前駆体の例として、酢酸アンチモン、硝酸アンチモン、塩化アンチモン、又は各種のアンチモンアルコキシド（例えば、アンチモンイソプロポキシド、アンチモンブトキシド、アンチモンエトキシド、アンチモンメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド（例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド）が採用され得る。また、インジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物（但し、不可避不純物を含み得る。以下、同じ。）を採用することもできる。その場合、インジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、錫（Ｓｎ）を含む前駆体の例は、前述の例と同じである。
（２）第１段目の誘電体層３０ａの形成
　まず、図５に示すように、基板１０上に、公知のスピンコーティング法により、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液（第１前駆体溶液という。以下、第１前駆体の溶液に対して同じ。）を出発材とする第１前駆体層３１ａを形成する。その後、予備焼成として、約５分間、２５０℃に加熱する。なお、この予備焼成は、酸素含有雰囲気で行われる。また、この予備焼成により、第１前駆体層３１ａ中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現するから言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。本実施形態では、最終的に十分な第１酸化物層３１の厚み（例えば、約１８０ｎｍ）を得るために、前述のスピンコーティング法による第１前駆体層３１ａの形成と予備焼成を５回繰り返した。
　続いて、第１前駆体層３１ａ上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液を出発材とする第２前駆体層３２ａを形成する。その後、予備焼成として、酸素含有雰囲気中で、約５分間、８０℃以上２５０℃以下に加熱（代表的には、２５０℃）に加熱する。本実施形態では、最終的に十分な第２酸化物層３２の厚み（例えば、約２０ｎｍ）を得るために、前述のスピンコーティング法による第２前駆体層３２ａの形成と予備焼成を１回実施した。その結果、図６に示すように、基板１０及び第１段目の電極層２０ａ上に、第１前駆体層３１ａと第２前駆体層３２ａとの積層構造を備えた誘電体層用前駆体層３３ａが形成される。
　本実施形態では、予備焼成のみを行った積層状態の第１前駆体層３１ａ及び第２前駆体層３２ａに対して、型押し加工を施す。具体的には、誘電体層３０ａのパターニングを行うため、図７に示すように、８０℃以上３００℃以下に加熱した状態で、誘電体層用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力（代表的には、５ＭＰ）で型押し加工を施す。その結果、本実施形態の誘電体層用型Ｍ２により、いずれも、層厚が約１００ｎｍ～約３００ｎｍの厚層部と層厚が約１０ｎｍ～約１００ｎｍの薄層部とを備える、第１前駆体層３１ａと第２前駆体層３２ａとの積層構造が形成される。
　その後、誘電体層用前駆体層３３ａを全面エッチングすることにより、誘電体層３０ａに対応する領域以外の領域からゲート誘電体層用前駆体層３３ａを除去する（誘電体層用前駆体層３３ａの全面に対するエッチング工程）。なお、本実施形態の誘電体層用前駆体層３３ａのエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
　その後、本焼成として、第１前駆体層３１ａ及び第２前駆体層３２ａを、酸素雰囲気中、約２０分間、５５０℃で加熱することにより、図８に示すように、基板１０及び第１段目の電極層２０ａ上に、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物層３１（不可避不純物を含み得る。以下、同じ。）と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２（不可避不純物を含み得る。以下、同じ。）との積層酸化物が形成される。なお、本実施形態における第１酸化物層３１の厚みは約５０ｎｍ～約２５０ｎｍであり、第２酸化物層３２の厚みは約５ｎｍ～約５０ｎｍである。また、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる第１酸化物層３１は、ＢＮＯ層とも呼ばれる。また、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２は、ＬＴＯ層とも呼ばれる。
　ところで、本実施形態の積層キャパシター１００では、上述の第１酸化物層３１と第２酸化物層３２との積層酸化物層が誘電体層３０ａとして用いられることになる。
　ここで、本実施形態における第１酸化物層３１のためのビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマスである。その他の例として、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシド（例えば、ビスマスイソプロポキシド、ビスマスブトキシド、ビスマスエトキシド、ビスマスメトキシエトキシド）が採用され得る。また、本実施形態における第１酸化物層３１のためのニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブである。その他の例として、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。
　また、本実施形態における第２酸化物層３２のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態における第２酸化物層３２のためのタンタル（Ｔａ）を含む前駆体の例は、タンタルブトキシドである。その他の例として、硝酸タンタル、塩化タンタル、又はその他の各種のタンタルアルコキシド（例えば、タンタルイソプロポキシド、タンタルブトキシド、タンタルエトキシド、タンタルメトキシエトキシド）が採用され得る。
　また、本実施形態の第１酸化物層３１におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比は、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が１であった。また、本実施形態の第２酸化物層３２におけるランタン（Ｌａ）とタンタル（Ｔａ）との原子組成比は、ランタン（Ｌａ）を１としたときにタンタル（Ｔａ）が１．５であった。また、このときの第１酸化物層３１の厚みは約１６０ｎｍであり、第２酸化物層３２の厚みは約２０ｎｍであった。なお、第１酸化物層３１におけるビスマス（Ｂｉ）とニオブ（Ｎｂ）との原子組成比については、ビスマス（Ｂｉ）が１としたときにニオブ（Ｎｂ）が０．３３以上３以下であれば、本実施形態の効果の少なくとも一部の効果が確度高く奏され得る。また、第２酸化物層３２におけるランタン（Ｌａ）とタンタル（Ｔａ）との原子組成比については、ランタン（Ｌａ）を１としたときにタンタル（Ｔａ）が０．１１以上９以下であれば、少なくとも一部の効果が確度高く本実施形態の効果が奏され得る。
　加えて、本実施形態では、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる第２酸化物層３２が採用されているが、第２酸化物層３２はこの組成に限定されない。例えば、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる第２酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、ＬＺＯ層とも呼ばれる。）を採用することもできる。その場合、ランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、ジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。また、ストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる第２酸化物層（但し、不可避不純物を含み得る。以下、同じ。また、ＳＴＯ層とも呼ばれる。）を採用することもできる。その場合、ストロンチウム（Ｓｒ）を含む前駆体の例は、酢酸ストロンチウムである。その他の例として、硝酸ストロンチウム、塩化ストロンチウム、又は各種のストロンチウムアルコキシド（例えば、ストロンチウムイソプロポキシド、ストロンチウムブトキシド、ストロンチウムエトキシド、ストロンチウムメトキシエトキシド）が採用され得る。またタンタル（Ｔａ）を含む前駆体の例は、前述の例と同じである。
　また、発明者らの研究によれば、上述の型押し加工の際、積層状態の第１前駆体層３１ａ及び第２前駆体層３２ａを８０℃以上３００℃以下の範囲内で加熱することにより、第１前駆体層３１ａ及び第２前駆体層３２ａの塑性変形能力が高くなるとともに、主溶媒を十分に除去できることが明らかとなった。従って、第１前駆体層３１ａ及び第２前駆体層３２ａを、型押し加工の際、８０℃以上３００℃以下の範囲内で加熱することは好ましい一態様である。ここで、型押し加工時の加熱温度が８０℃未満である場合には、第１前駆体層３１ａ及び第２前駆体層３２ａの温度が低下することに起因して各前駆体層の塑性変形能力が低下することになるため、型押し構造の成型時の成型の実現性、又は成型後の信頼性ないし安定性が乏しくなる。また、型押し加工時の加熱温度が３００℃を超える場合には、塑性変形能の根源である有機鎖の分解（酸化熱分解）が進むため、塑性変形能力が低下するからである。さらに、前述の観点から言えば、第１前駆体層３１ａ及び第２前駆体層３２ａを、型押し加工の際、１００℃以上２５０℃以下の範囲内で加熱することは、さらに好ましい一態様である。
（３）第２段目以降の電極層及び誘電体層の形成
　その後は、これまでに説明した電極層（第１段目の電極層２０ａ）及び積層構造を有する誘電体層３０ａの製造工程を用いて、電極層及び誘電体層を交互に積層するとともに、型押し加工によるパターニングが行われる。
　具体的には、第１段目の誘電体層３０ａがパターニングされた後、図９に示すように、誘電体層３０ａ及び第１段目の電極層２０ａ上に、第１段目の電極層用前駆体層２１ａと同じ材料の第２段目の電極層用前駆体層２１ｂが、第１段目の電極層用前駆体層２１ａと同様に形成される。その後、図１０に示すように、第１目の電極層２０ａと同様に、パターニングされた第２段目の電極層２０ｂが形成される。なお、第２段目の電極層２０ｂのパターニングをするための型押し加工の際には、上述の電極層用型Ｍ１及び誘電体層用型Ｍ２とは凹凸の位置と深さを異ならせた形状の型（便宜上、型Ｍ３という。）が採用される。
　さらにその後、図１１に示すように、第２段目の電極層２０ｂ及び第１段目の誘電体層３０ａ上に、第１段目の誘電体層用前駆体層３３ａ（すなわち、１前駆体層３１ａと第２前駆体層３２ａとの積層酸化物層）と同じ材料の第２段目の誘電体層用前駆体層３３ｂが、第１段目の誘電体層用前駆体層３３ａと同様に形成される。その後、図１２に示すように、第１段目の誘電体層３０ａと同様に、パターニングされた第２段目の誘電体層３０ｂが形成される。なお、第２段目の誘電体層３０ｂのパターニングをするための型押し加工の際には、上述の誘電体層用型Ｍ２が採用される。
　このように、交互に電極層及び誘電体層を積層するとともに、型押し加工を施すことによるパターニングを行うことにより、最終的に、図１に示すような積層キャパシター１００が製造される。
　上述のとおり、本実施形態の積層キャパシター１００は、各電極層及び各誘電体層が、いずれも金属酸化物によって形成されている点は特筆すべきである。加えて、本実施形態では、各電極層及び各誘電体層いずれも各種の前駆体溶液を酸素含有雰囲気中で加熱することによって形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められる。
　なお、本出願の内容を知ることにより、上述の各電極層及び各誘電体層の形成工程をさらに交互に繰り返し行うことによって上方に積み重ねることができることは、当業者であれば理解できるであろう。従って、本実施形態において、第１段目の電極層２０ａ、第２段目の電極層２０ｂ、第３段目の電極層２０ｃ、及び第４段目の電極層２０ｄは、いずれも、本出願における「第１電極層」となり得る。また、本実施形態において、第２段目の電極層２０ｂ、第３段目の電極層２０ｃ、及び第４段目の電極層２０ｄは、いずれも、本出願における「第２電極層」となり得る。
［１．断面ＴＥＭによる観察］
　また、種々の分析の過程において、積層酸化物である誘電体層のうち、第１酸化物層３１は、結晶相及びアモルファス相を含んでいることが確認された。より詳細に見れば、第１酸化物層３１は、結晶相、微結晶相、及びアモルファス相を含んでいることが分かった。図１３は、本実施形態の第１酸化物層３１の製造工程と同じ工程を経て作製された第１酸化物を含む積層構造を示す断面ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｙ）写真である。図１３に示すように、第１酸化物層３１中には、少なくとも一部には結晶構造を有する領域が存在することが確認された。より詳細には、第１酸化物層３１中には、アモルファス相、微結晶相、及び結晶相が確認された。なお、本出願において、「微結晶相」とは、ある層状の材料が形成されている場合に、その層の膜厚方向の上端から下端に至るまで一様に成長した結晶相ではない結晶相を意味する。また、その後の発明者らによる研究によれば、第１酸化物層３１が微結晶を含むアモルファス状であるために、第１酸化物層３１が概して高誘電率を備えているが、リーク電流値が積層キャパシターへの適用の許容範囲を超えるとともに、第１酸化物層３１の表面の平坦性が低いと考えられる。
　一方、第２酸化物層３２は、特定の結晶構造が確認されない、実質的にアモルファス状の層であるという興味深い知見が得られた。図１４は、本実施形態の第２酸化物層３２の製造工程と同じ工程を経て作製された第２酸化物層の表面のＡＦＭ（Ａｔｏｍｉｃ　ｆｏｒｃｅ　ｍｉｃｒｏｓｃｏｐｙ）像である。図１４に示すように、一定の結晶構造を有する第１酸化物層３１とは異なり、第２酸化物層３２がアモルファス状であること確認される。従って、このような第２酸化物層３２が、電極層（例えば、第２段目の電極層２０ｂ）との良好な接合界面（原子相互拡散の少ない界面）の形成に貢献し、その結果、リーク電流が低減されたものと考えられる。また、本実施形態では、第１酸化物層３１及び第２酸化物層３２が完全に結晶化をさせない状態で形成されることによって上述の電気的特性を発揮していることから、本実施形態のゲート誘電体層３０が、比較的低温の加熱処理によって形成され得る点は、特筆に値する。
＜第２の実施形態＞
　本実施形態は、第２酸化物層が異なる点を除いて、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
　本実施形態の第２酸化物層は、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液から形成された、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる、いわゆる複合酸化物である。なお、本実施形態の第２酸化物層におけるランタン（Ｌａ）とジルコニウム（Ｚｒ）との原子組成比は、ランタン（Ｌａ）を３としたときにジルコニウム（Ｚｒ）が７であった。また、このときの第１酸化物層の厚みは約１６０ｎｍであり、第２酸化物層の厚みは約２０ｎｍであった。
　上述のように、第２酸化物層がランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物層であっても、第１の実施形態の積層キャパシター１００の少なくとも一部の効果が奏され得る。
＜第３の実施形態＞
　本実施形態も、第２酸化物層が異なる点を除いて、第２の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
　本実施形態の第２酸化物層は、ストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液から形成された、ストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる、いわゆる複合酸化物である。なお、本実施形態の第２酸化物層におけるストロンチウム（Ｓｒ）とタンタル（Ｔａ）との原子組成比は、ストロンチウム（Ｓｒ）を１としたときにタンタル（Ｔａ）が１であった。また、このときの第１酸化物層３１の厚みは約１６０ｎｍであり、第２酸化物層の厚みは約２０ｎｍであった。
　上述のように、第２酸化物層がストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物層であっても、第１の実施形態の積層キャパシター１００の少なくとも一部の効果が奏され得る。
　なお、上述の第２の実施形態の酸化物層及び第３の実施形態の酸化物層が採用された場合であっても、リーク電流値が、代表的には、１ＭＶ／ｃｍにおいて、１０－７Ａ／ｃｍ２オーダー以下であった。特に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物層である第２酸化物層におけるリーク電流値は、代表的には、１ＭＶ／ｃｍにおいて、１０－８Ａ／ｃｍ２オーダー以下であった。
　また、ＬＴＯ層である第２酸化物層が採用された場合、ＢＮＯ層である第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒは、約１２３であった。また、ＬＺＯ層である第２酸化物層が採用された場合、第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒは、約９４であった。一方、ＳＴＯ層である第２酸化物層が採用された場合、第１酸化物層３１と第２酸化物層との積層酸化物の合成された比誘電率εｒが約１３４という高い値となった点は特筆すべきである。
　ところで、上述の各実施形態における第１酸化物層３１は、ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによって第１酸化物層３１やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。この溶液法によって形成された第１酸化物層３１は、誘電損失が小さい点ても好ましい誘電体層である。
　図１５は、溶液法によって形成された第１酸化物層３１における、周波数（Ｈｚ）に対する誘電損失の割合を示すｔａｎδ値を示すグラフである。なお、図１５には、本実施形態における第１酸化物層３１の変形例である「他の実施例１」として、公知のスパッタリング法によって形成されたＢＮＯ層、及び「他の実施例２」として、第１の実施形態と同様に、溶液法によって形成したビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる複合酸化物（ＢＺＮＯ層）の結果が合わせて示されている。
　また、この他の実施例２における複合酸化物の前駆体溶液は、ビスマス（Ｂｉ）を含む前駆体の例は、オクチル酸ビスマスである。その他の例として、塩化ビスマス、硝酸ビスマス、又は各種のビスマスアルコキシドが採用され得る。また、亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。その他の例として、硝酸亜鉛、酢酸亜鉛、又は各種の亜鉛アルコキシド（例えば、亜鉛イソプロポキシド、亜鉛ブトキシド、亜鉛エトキシド、亜鉛メトキシエトキシド）が採用され得る。なお、亜鉛（Ｚｎ）を含む前駆体として酢酸亜鉛の採用する場合、亜鉛の溶解性を高めるため、酢酸亜鉛中に添加物モノエタノールアミンを少量加えることは好適な一態様である。その他の添加物として、ジエチルアミノエタノール、アセチルアセトン、又はジエタノールアミンなども採用できる。また、ニオブ（Ｎｂ）を含む前駆体の例は、オクチル酸ニオブである。その他の例として、塩化ニオブ、硝酸ニオブ、又は各種のニオブアルコキシド（例えば、ニオブイソプロポキシド、ニオブブトキシド、ニオブエトキシド、ニオブメトキシエトキシド）が採用され得る。
　図１５に示すように、本実施形態の第１酸化物層３１及びスパッタリング法によるＢＮＯ層（他の実施例１）は、他の実施例２に対してｔａｎδ値、すなわち誘電損失が少ないことが分かった。さらに組成は同じであっても、溶液法によって形成された第１酸化物層３１は、スパッタリング法によるＢＮＯ層（他の実施例１）よりも、さらに誘電損失が少ないことが明らかとなった。
　上述のとおり、溶液法によって形成された第１酸化物層３１は、比誘電率が高いうえに誘電損失が少ないという特性を備えている。加えて、真空装置等の複雑で高価な設備を要することなく比較的短時間で形成されるため、工業性ないし量産性に優れた積層キャパシターの提供に大きく貢献する。同様に、溶液法によって形成された第２酸化物層も、真空装置等の複雑で高価な設備を要することなく比較的短時間で形成されるため、工業性ないし量産性に優れた積層キャパシターの提供に大きく貢献する。従って、溶液法を用いて形成した第１酸化物層３１を備える積層キャパシターは、その第１酸化物層３１中に亜鉛（Ｚｎ）を含まずに積層キャパシターの高性能化を実現することができる点で優れているといえる。なお、上述の「他の実施例２」で採用したＢＺＮＯ膜は、誘電損失の観点では第１酸化物層３１（つまり、ＢＮＯ層）に劣るが、ＢＺＮＯ膜を用いた積層キャパシターリーク電流が比較的少ないため、ＢＺＮＯ膜もＢＮＯ層に代替し得る一例である。
＜その他の実施形態＞
　ところで、上述の各実施形態では、溶液法による各層の形成と型押し加工によるパターニング技術が説明されているが、上述の各実施形態におけるパターニング方法は特に限定されない。例えば、公知のグリーンシート工法や印刷工法も採用しうる。
　また、上述の各実施形態では、基材としてＳｉＯ２／Ｓｉ基板が採用されているが、本実施形態の基材はＳｉＯ２／Ｓｉ基板に限定されない。例えば、ＳｉＯ２／Ｓｉ基板以外の絶縁性基板（例えば、高耐熱ガラス、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板など。）、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板など。）を含む、種々の基材を用いることができる。
　また、上述の各実施形態では、電極層としてＬＴＯ層に代表される酸化物層が採用されているが、そのような酸化物層の代わりに、白金（Ｐｔ）層が採用されてもよい。この白金層２２０は、公知のスパッタリング法により、例えばＳｉＯ２／Ｓｉ基板１０上に形成され得る。なお、白金（Ｐｔ）層１０と基材であるＳｉＯ２／Ｓｉ基板との接着性を高めるために、本実施形態では、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。
　また、上述の各実施形態における効果を適切に奏させるために、第１前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から２種が選択されるアルコールの混合溶媒であることが好ましい。また、第２前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸たる溶媒であることが好ましい。また、チャネル用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸たる溶媒であることが好ましい。
　加えて、上述の各実施形態における効果を適切に奏させるために、電極層用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２－メトキシエタノール、２－エトキシエタノール、２－ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
　また、上述の各実施形態においては、溶液法における本焼成として、第１酸化物を形成するための加熱温度が４５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。また、溶液法における本焼成として、第２酸化物を形成するための加熱温度が２５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。また、溶液法における本焼成として、チャネル用酸化物を形成するための加熱温度が２５０℃以上７００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　加えて、上述の各実施形態においては、溶液法における本焼成として、電極用酸化物層を形成するための加熱温度が５００℃以上９００℃以下であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　また、上述の各実施形態では、各酸化物層の形成の際に、型押し加工を施す「型押し工程」が行われている。この型押し工程における圧力は、代表的に例示されている５ＭＰａには限定されない。幾つかの例で既に述べたとおり、この型押し工程における圧力が１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力であれば、上述の各実施形態の少なくとも一部の効果が奏され得る。
　上述の各実施形態では、高い塑性変形能力を得た各前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
　ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の各実施形態における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことがより好ましい。
　また、上述の各実施形態における各酸化物層を形成するための予備焼成の際、予備焼成温度は、もっとも好ましくは、１００℃以上２５０℃以下である。これは、各種の前駆体層中の溶媒をより確度高く蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるためにより好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
　また、上述の各実施形態における型押し工程において、予め８０℃以上３００℃以下に加熱した型（代表的には、電極層用型Ｍ１及び誘電体層用型Ｍ２）を用いて型押し加工を施すことは、他の好ましい一態様である。
　型の好適な温度を８０℃以上３００℃以下としたのは、以下の理由による。まず、８０℃未満の場合には、各前駆体層の温度が低下することに起因して各前駆体層の塑性変形能力が低下することになる。加えて、３００℃を超える場合には、各前駆体層の固化反応が進みすぎることに起因して各前駆体層の塑性変形能力が低下する。上記観点から言えば、型押し工程において、１００℃以上２５０℃以下に加熱した型を用いて型押し加工を施すことがより好ましい。
　また、上述の型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコーン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
　また、上述の各実施形態における各前駆体層に対する型押し工程と本焼成の工程との間に、型押し加工が施された各前駆体層（例えば、電極層用前駆体層）のうち最も層厚が薄い領域においてその前駆体層が除去される条件で、その前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。従って、本焼成後に全面エッチングを行うよりも、本焼成前に全面エッチングを行うことが好ましい。
　以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (13)

  1. 　電極層と誘電体層とが交互に少なくとも２回積み重ねられた構造を一部に備え、
    　前記誘電体層は、
    　ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物、又はビスマス（Ｂｉ）と亜鉛（Ｚｎ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）によって構成される第１酸化物層と、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物、及びストロンチウム（Ｓｒ）とタンタル（Ｔａ）とからなる酸化物の群から選択される１種の酸化物（不可避不純物を含み得る）によって構成される第２酸化物層との積層酸化物からなる、
    　積層キャパシター。
  2. 　前記電極層が、ランタン（Ｌａ）とニッケル（Ｎｉ）とからなる酸化物、アンチモン（Ｓｂ）と錫（Ｓｎ）とからなる酸化物、及びインジウム（Ｉｎ）と錫（Ｓｎ）とからなる酸化物の群から選択される１種の電極用酸化物（不可避不純物を含み得る）によって構成される、
    　請求項１に記載の積層キャパシター。
  3. 　前記第１酸化物が、ビスマス（Ｂｉ）とニオブ（Ｎｂ）とからなる酸化物（不可避不純物を含み得る）であり、かつ前記ビスマス（Ｂｉ）が１としたときに前記ニオブ（Ｎｂ）の原子組成比が、０．３３以上３以下であり、
    　前記第２酸化物層が、ランタン（Ｌａ）とタンタル（Ｔａ）とからなる酸化物（不可避不純物を含み得る）からなり、かつ前記ランタン（Ｌａ）を１としたときの前記タンタル（Ｔａ）の原子組成比が、０．１１以上９以下である、
    　請求項１又は請求項２に記載の積層キャパシター。
  4. 　前記第１酸化物層が、結晶相及びアモルファス相を含む、
    　請求項１乃至請求項３のいずれか１項に記載の積層キャパシター。
  5. 　ビスマス（Ｂｉ）を含む前駆体及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液、又はビスマス（Ｂｉ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びニオブ（Ｎｂ）を含む前駆体を溶質とする前駆体溶液である第１前駆体溶液を出発材とする第１前駆体層を、酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ニオブ（Ｎｂ）、又は前記ビスマス（Ｂｉ）と前記亜鉛（Ｚｎ）と前記ニオブ（Ｎｂ）からなる第１酸化物層（不可避不純物を含み得る）を形成する第１酸化物層形成工程と、
    　ランタン（Ｌａ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液、及びストロンチウム（Ｓｒ）を含む前駆体及びタンタル（Ｔａ）を含む前駆体を溶質とする前駆体溶液の群から選択される１種の第２前駆体溶液を出発材とする第２前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記タンタル（Ｔａ）、前記ランタン（Ｌａ）と前記ジルコニウム（Ｚｒ）、又は前記ストロンチウム（Ｓｒ）と前記タンタル（Ｔａ）とからなる第２酸化物層（不可避不純物を含み得る）を、前記第１酸化物層上又は下に形成する第２酸化物層形成工程とを、
    　第１電極層を形成する第１電極層形成工程と、前記第１電極層との間に前記第１酸化物層と前記第２酸化物層とを挟むように形成される第２電極層を形成する第２電極層形成工程との間に行い、かつ
    　前記第１電極層形成工程、前記第１酸化物層形成工程、前記第２酸化物層形成工程、及び前記第２電極層形成工程が、少なくとも２回繰り返される、
    　積層キャパシターの製造方法。
  6. 　前記第１酸化物層を形成するための加熱温度が、４５０℃以上７００℃以下であり、
    　前記第２酸化物層を形成するための加熱温度が、２５０℃以上７００℃以下であり、
    　請求項５に記載の積層キャパシターの製造方法。
  7. 　前記第１酸化物層が、結晶相及びアモルファス相を含む、
    　請求項５又は請求項６に記載の積層キャパシターの製造方法。
  8. 　前記第１電極層を形成する工程及び／又は前記第２電極層を形成する工程が、
    　ランタン（Ｌａ）を含む前駆体及びニッケル（Ｎｉ）を含む前駆体を溶質とする前駆体溶液、アンチモン（Ｓｂ）を含む前駆体及び錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液、又はインジウム（Ｉｎ）を含む前駆体と錫（Ｓｎ）を含む前駆体を溶質とする前駆体溶液である電極層用前駆体溶液を出発材とする電極層用前駆体層を、酸素含有雰囲気中において加熱することにより、前記ランタン（Ｌａ）と前記ニッケル（Ｎｉ）とからなる酸化物、前記アンチモン（Ｓｂ）と前記錫（Ｓｎ）とからなる酸化物、又は前記インジウム（Ｉｎ）と前記錫（Ｓｎ）とからなる酸化物である電極層用酸化物（不可避不純物を含み得る）を形成する工程である、
    　請求項５乃至請求項７のいずれか１項に記載の積層キャパシターの製造方法。
  9. 　前記電極層用酸化物を形成するための加熱温度が、５００℃以上９００℃以下である、
    　請求項８に記載の積層キャパシターの製造方法。
  10. 　前記第１酸化物層形成工程及び／又は前記第２酸化物層形成工程において、
    　前記第１前駆体溶液を出発材とする第１前駆体層又は前記第２前駆体溶液を出発材とする第２前駆体層を、前記第１酸化物層又は前記第２酸化物層を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記第１前駆体層又は前記第２前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    　請求項５乃至請求項９のいずれか１項に記載の積層キャパシターの製造方法。
  11. 　前記第１電極層及び／又は前記第２電極層の形成工程において、
    　前記電極層用前駆体溶液を出発材とする電極層用前駆体層を、前記電極層用酸化物を形成する前に、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記電極層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    　請求項８又は請求項９に記載の積層キャパシターの製造方法。
  12. 　前記型押し工程において、１ＭＰａ以上２０ＭＰａ以下の範囲内の圧力で前記型押し加工を施す、
    　請求項１０又は請求項１１に記載の積層キャパシターの製造方法。
  13. 　前記型押し工程において、予め、８０℃以上３００℃以下の範囲内の温度に加熱した型を用いて前記型押し加工を施す、
    　請求項１０乃至請求項１２のいずれか１項に記載の積層キャパシターの製造方法。
PCT/JP2012/077630 2011-11-18 2012-10-25 積層キャパシター及び積層キャパシターの製造方法 WO2013073357A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551405A JP5232963B1 (ja) 2011-11-18 2012-10-25 積層キャパシター及び積層キャパシターの製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011252235 2011-11-18
JP2011-252235 2011-11-18

Publications (1)

Publication Number Publication Date
WO2013073357A1 true WO2013073357A1 (ja) 2013-05-23

Family

ID=48429425

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/077630 WO2013073357A1 (ja) 2011-11-18 2012-10-25 積層キャパシター及び積層キャパシターの製造方法

Country Status (3)

Country Link
JP (2) JP5232963B1 (ja)
TW (1) TW201330033A (ja)
WO (1) WO2013073357A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP2016534579A (ja) * 2013-09-17 2016-11-04 ソン シン，ユ エンベデッド用積層セラミックキャパシタ及びエンベデッド用積層セラミックキャパシタの製造方法
JP2017195322A (ja) * 2016-04-22 2017-10-26 ローム株式会社 チップコンデンサ
US10607779B2 (en) 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019182681A (ja) * 2018-04-03 2019-10-24 国立大学法人北陸先端科学技術大学院大学 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JP2001110664A (ja) * 1999-10-12 2001-04-20 Tdk Corp 積層セラミック電子部品及びその製造方法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05147933A (ja) * 1991-11-29 1993-06-15 Ube Ind Ltd アモルフアス強誘電体酸化物材料及びその製造方法
JPH0969614A (ja) * 1995-09-01 1997-03-11 Sharp Corp 強誘電体薄膜、誘電体薄膜及び強誘電体薄膜を含む集積回路の製造方法
JP3503791B2 (ja) * 1996-05-16 2004-03-08 松下電器産業株式会社 Ｂｉ層状構造強誘電体薄膜の製造方法
JPH10178153A (ja) * 1996-10-14 1998-06-30 Murata Mfg Co Ltd 薄膜コンデンサ
JPH10313097A (ja) * 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
DE19902769A1 (de) * 1999-01-25 2000-07-27 Philips Corp Intellectual Pty Keramisches, passives Bauelement
JP3903781B2 (ja) * 2000-12-19 2007-04-11 株式会社村田製作所 複合積層セラミック電子部品及びその製造方法
US7008669B2 (en) * 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
JP2003238259A (ja) * 2002-02-21 2003-08-27 Matsushita Electric Ind Co Ltd セラミック部品の製造方法
US20030179521A1 (en) * 2002-03-20 2003-09-25 Lionel Girardie Electronic microcomponent incorporating a capacitive structure and fabrication process
WO2004073971A1 (en) * 2003-02-20 2004-09-02 N.V. Bekaert S.A. A method of manufacturing a laminated structure
KR100755603B1 (ko) * 2005-06-30 2007-09-06 삼성전기주식회사 내장형 박막 캐패시터, 적층구조물 및 제조방법
KR100649742B1 (ko) * 2005-10-19 2006-11-27 삼성전기주식회사 박막 커패시터가 내장된 인쇄회로기판 및 그 제조방법
JP4553143B2 (ja) * 2006-02-24 2010-09-29 セイコーエプソン株式会社 圧電アクチュエータの製造方法、インクジェット式記録ヘッド

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05101970A (ja) * 1991-10-08 1993-04-23 Matsushita Electric Ind Co Ltd 積層磁器コンデンサおよびその製造方法
JP2001110664A (ja) * 1999-10-12 2001-04-20 Tdk Corp 積層セラミック電子部品及びその製造方法
JP2008305844A (ja) * 2007-06-05 2008-12-18 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
US9876067B2 (en) 2013-03-22 2018-01-23 Japan Science And Technology Agency Dielectric layer and manufacturing method of dielectric layer, and solid-state electronic device and manufacturing method of solid-state electronic device
JP2016534579A (ja) * 2013-09-17 2016-11-04 ソン シン，ユ エンベデッド用積層セラミックキャパシタ及びエンベデッド用積層セラミックキャパシタの製造方法
JP2017195322A (ja) * 2016-04-22 2017-10-26 ローム株式会社 チップコンデンサ
US10607779B2 (en) 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode

Also Published As

Publication number Publication date
TW201330033A (zh) 2013-07-16
JP5615945B2 (ja) 2014-10-29
JP5232963B1 (ja) 2013-07-10
JP2013236052A (ja) 2013-11-21
JPWO2013073357A1 (ja) 2015-04-02

Similar Documents

Publication Publication Date Title
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5278717B1 (ja) 固体電子装置
JP5615945B2 (ja) 積層キャパシター及び積層キャパシターの製造方法
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5293983B1 (ja) 固体電子装置
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2014136463A1 (ja) 酸化物層及び酸化物層の製造方法、並びにその酸化物層を備えるキャパシタ、半導体装置、及び微小電気機械システム
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5932163B1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
JP6353644B2 (ja) 酸化物誘電体及びその製造方法、酸化物誘電体の前駆体、並びに固体電子装置及びその製造方法
WO2017098852A1 (ja) 酸化物誘電体及びその製造方法、並びに固体電子装置及びその製造方法
TWI626741B (zh) Oxide dielectric and manufacturing method thereof, oxide dielectric precursor, solid electronic device and method of manufacturing same
JP2015103749A (ja) 導電体薄膜及びその製造方法、導電体の前駆体溶液、並びに薄膜トランジスタ、薄膜キャパシタ、及びそれらの製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2012551405

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12849814

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12849814

Country of ref document: EP

Kind code of ref document: A1