JP5999525B2 - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ及び薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5999525B2
JP5999525B2 JP2014506223A JP2014506223A JP5999525B2 JP 5999525 B2 JP5999525 B2 JP 5999525B2 JP 2014506223 A JP2014506223 A JP 2014506223A JP 2014506223 A JP2014506223 A JP 2014506223A JP 5999525 B2 JP5999525 B2 JP 5999525B2
Authority
JP
Japan
Prior art keywords
channel
precursor
oxide
film transistor
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014506223A
Other languages
English (en)
Other versions
JPWO2013141197A1 (ja
Inventor
下田　達也
達也 下田
井上　聡
聡 井上
チョン トゥエ ファン
チョン トゥエ ファン
毅明 宮迫
毅明 宮迫
金望 李
金望 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Original Assignee
Japan Science and Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency filed Critical Japan Science and Technology Agency
Publication of JPWO2013141197A1 publication Critical patent/JPWO2013141197A1/ja
Application granted granted Critical
Publication of JP5999525B2 publication Critical patent/JP5999525B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、薄膜トランジスタ及び薄膜トランジスタの製造方法に関する。
従来から、低い駆動電圧で高速にスイッチングすることを目的として、ゲート絶縁層として強誘電体材料（例えば、ＢＬＴ（Ｂｉ４−ＸＬａＸＴｉ３Ｏ１２）、ＰＺＴ（Ｐｂ（ＺｒＸ，Ｔｉ１−Ｘ）Ｏ３））を採用した薄膜トランジスタが開示されている。一方、キャリア濃度を高くすることを目的として、酸化物導電性材料（例えば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、あるいはＬＳＣＯ（ＬａＸＳｒ１−ＸＣｕＯ４））をチャネルとして採用した薄膜トランジスタも開示されている（特許文献１）。
ここで、上述の薄膜トランジスタの製造方法について見てみると、まず、ゲート電極としてＴｉ及びＰｔの積層膜が、電子ビーム蒸着法により形成されている。そのゲート電極上に、ゾルゲル法によって上述のＢＬＴ又はＰＺＴからなるゲート絶縁層が形成される。さらに、そのゲート絶縁層上には、ＲＦスパッタ法により、ＩＴＯからなるチャネルが形成される。続いて、そのチャネル上にＴｉ及びＰｔが電子ビーム蒸着法によって形成されることにより、ソース電極とドレイン電極とが形成される。その後、ＲＩＥ法及びウェットエッチング法（ＨＦとＨＣｌと混合溶液）により、素子領域が他の素子領域から分離されることになる（特許文献１）。本願発明者らも、薄膜トランジスタとしての機能を適切に発揮させる酸化物の選定と組み合わせについて検討を行ってきた（特許文献２）。
特開２００６−１２１０２９号公報 ＷＯ２０１１／１３８９５８
しかしながら、従来の薄膜トランジスタでは、ゲート絶縁層又はチャネルが複合酸化物によって形成された例は幾つか存在するが、薄膜トランジスタとしての高い特性を実現する材料及びそのための適切な製造方法の選定は、未だ道半ばである。また、ゲート絶縁層及び／又はチャネルのそれぞれの高性能化に加えて、それらを積み重ねたときの全体としての性能向上を図ることも、薄膜トランジスタの高性能化のために解決すべき技術課題の１つである。
また、従来技術では、真空プロセスやフォトリソグラフィー法を用いたプロセス等、比較的長時間、及び／又は高価な設備を要するプロセスが一般的であるため、原材料や製造エネルギーの使用効率が非常に悪くなる。上述のような製造方法が採用された場合、薄膜トランジスタを製造するために多くの処理と長時間を要するため、工業性ないし量産性の観点から好ましくない。また、従来技術には、大面積化が比較的困難であるという問題も存在する。
本発明は、上述の諸問題の少なくとも１つを解決することにより、酸化物を少なくともチャネル及びゲート絶縁層に適用した薄膜トランジスタの高性能化、又はそのような薄膜トランジスタの製造プロセスの簡素化と省エネルギー化を実現する。その結果、本発明は、工業性ないし量産性に優れた薄膜トランジスタの提供に大きく貢献するものである。
本願発明者らは、数多く存在する酸化物の中から、ゲート電極、ゲート絶縁層、及び／又はチャネルとしての機能を適切に発揮させる酸化物の選定と組み合わせについて鋭意研究と分析を重ねた。以下の２つの興味深い知見が得られた。
その１つは、チャネルにおける酸素の過度の酸素欠損を抑制することが薄膜トランジスタの各種の特性向上に大きく寄与することである。具体的には、チャネルとしてインジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物又はインジウム（Ｉｎ）からなる酸化物を採用する場合、酸素の欠損状態が生成され易いため、チャネルとしての機能を発揮しづらい状態にあることが明らかとなった。そこで、試行錯誤を繰り返した結果、本願発明者らは、ある新たな元素を導入することが、酸素の欠損を抑制するとともに、酸素の適度な欠損状態の形成に寄与し得ることを知見した。さらに分析と検討を進めることにより、その新たな元素は、その元素を加えない場合と比較してアモルファス化を進めることにも寄与し得ることが知見された。
他の１つは、チャネルの材料の選択によって、薄膜トランジスタの製造プロセスにおける比較的低温での処理を実現した点である。
上述のいずれの知見も、本願発明者らによる多くの試行錯誤と詳細な分析の結果であり、ある特定の酸化物層のゲート絶縁層と良好な界面を形成するチャネル材料を組み合わせることによって、高性能の薄膜トランジスタを実現することが可能となった。加えて、本願発明者らは、従来と比較して大幅に簡素化ないし省エネルギー化が可能であるとともに大面積化も容易なプロセスによって、それらの酸化物を製造することができることを知見した。本発明は上述の各視点に基づいて創出された。
本発明の１つの薄膜トランジスタは、ゲート電極とチャネルとの間に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を備えている。加えて、この薄膜トランジスタは、前述のチャネルが以下の（１）〜（３）からなるチャネル用酸化物である。
（１）インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、そのインジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む第１酸化物（不可避不純物を含み得る）。
（２）インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む第２酸化物（不可避不純物を含み得る）。
（３）インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む第３酸化物（不可避不純物を含み得る）。
この薄膜トランジスタによれば、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物又はインジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になるため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））を格段に向上させることができる。また、この薄膜トランジスタによれば、所定量のジルコニウム（Ｚｒ）又は所定量のランタン（Ｌａ）を含有させることにより、インジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であったアモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、結晶化温度の高い安定なアモルファス相の形成が可能となるため、ゲート絶縁層との良好な界面が形成され得る。さらに、アモルファス相を比較的容易に形成することが可能となるため、層としての酸化物の成型性の改善（例えば、型押し加工の容易化及び／又は型押し加工による成型後の精度の向上）を実現することができる。
また、本発明の１つの薄膜トランジスタの製造方法は、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液であるゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を、ゲート電極層に接するように形成するゲート絶縁層形成工程を、前述のゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネルの形成工程との間に含んでいる。加えて、この薄膜トランジスタの製造方法においては、前述のチャネルの形成工程が、以下の（１）〜（３）の各前駆体溶液を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱する工程を有している。
（１）インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び前記インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とする第１前駆体溶液。
（２）インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とする第２前駆体溶液。
（３）インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む前駆体を溶質とする第３前駆体溶液。
さらに、この薄膜トランジスタの製造方法においては、前述のチャネルの形成工程が、前述のチャネル用前駆体層を酸素含有雰囲気中において加熱することにより、以下の（４）〜（６）のチャネル用酸化物を形成する工程を有している。
（４）インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む第１酸化物（不可避不純物を含み得る）。
（５）インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む第２酸化物（不可避不純物を含み得る）。
（６）インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む第３酸化物（不可避不純物を含み得る）。
この薄膜トランジスタの製造方法によれば、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物又はインジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になるため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））が優れた薄膜トランジスタを製造することができる。加えて、この薄膜トランジスタの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によってゲート絶縁層及びチャネルが形成され得る。加えて、大面積化も容易である。従って、この薄膜トランジスタの製造方法によれば、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。さらに、この薄膜トランジスタの製造方法によれば、所定量のジルコニウム（Ｚｒ）又は所定量のランタン（Ｌａ）を含有させることにより、インジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であったアモルファス相を比較的容易に形成することが可能となるため、高い平坦性を有する酸化物の層を有する薄膜トランジスタを製造することができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層との良好な界面が形成され得る。さらに、アモルファス相を比較的容易に形成することが可能となるため、層としての酸化物の成型性の改善（例えば、型押し加工の容易化及び／又は型押し加工による成型後の精度の向上）を実現することができる。
また、本発明のもう１つの薄膜トランジスタは、ゲート電極とチャネルとの間に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を備え、前述のチャネルが、インジウム（Ｉｎ）と亜鉛（Ｚｎ）と錫（Ｓｎ）とからなる第４酸化物（不可避不純物を含み得る）、又はインジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる第５酸化物（不可避不純物を含み得る）である。
この薄膜トランジスタによれば、上述の第４酸化物又は第５酸化物をチャネルとして採用するとともに、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物をゲート絶縁層として採用するため、薄膜トランジスタとしての各種の特性（例えば、電界効果移動度、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））を格段に向上させることができる。
また、本発明のもう１つの薄膜トランジスタの製造方法は、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液であるゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を、ゲート電極層に接するように形成するゲート絶縁層形成工程を、前述のゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成する前述のチャネルの形成工程との間に含んでいる。加えて、この薄膜トランジスタの製造方法においては、前述のチャネルの形成工程が、以下の（１）〜（２）の各前駆体溶液を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱する工程を有している。
（１）インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び錫（Ｓｎ）を含む前駆体を溶質とする第４前駆体溶液。
（２）インジウム（Ｉｎ）を含む前駆体及び亜鉛（Ｚｎ）を含む前駆体を溶質とする第５前駆体溶液。
さらに、この薄膜トランジスタの製造方法においては、前述のチャネルの形成工程が、前述のチャネル用前駆体層を酸素含有雰囲気中において加熱することにより、以下の（３）〜（４）のチャネル用酸化物を形成する工程を有している。
（３）インジウム（Ｉｎ）と亜鉛（Ｚｎ）と錫（Ｓｎ）とからなる第４酸化物。
（４）インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる第５酸化物。
この薄膜トランジスタの製造方法によれば、上述の第４酸化物又は第５酸化物をチャネルとして採用するとともに、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物をゲート絶縁層として採用するため、薄膜トランジスタとしての各種の特性（例えば、電界効果移動度、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））が優れた薄膜トランジスタを製造することができる。加えて、この薄膜トランジスタの製造方法によれば、フォトリソグラフィー法を用いない比較的簡素な処理（例えば、インクジェット法、スクリーン印刷法、凹版／凸版印刷法、又はナノインプリント法）によってゲート絶縁層及びチャネルが形成され得る。加えて、大面積化も容易である。従って、この薄膜トランジスタの製造方法によれば、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。さらに、この薄膜トランジスタの製造方法によれば、上述の第４酸化物又は第５酸化物をチャネルとして採用するとともに、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物をゲート絶縁層として採用するため、かなり低温の加熱処理であっても、素子として使用に耐え得る薄膜トランジスタを製造することができる。
ところで、本願において、「型押し」は「ナノインプリント」と呼ばれることもある。
本発明の１つの薄膜トランジスタによれば、ゲート絶縁層及びチャネルをいずれも酸化物によって形成した高性能の薄膜トランジスタが実現される。また、本発明の１つの薄膜トランジスタの製造方法によれば、比較的簡素な処理によって酸化物が形成されるため、工業性ないし量産性に優れた薄膜トランジスタの製造方法を提供することができる。
本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第１乃至第３の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。 本発明の第１の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 本発明の第１の実施形態におけるチャネルと厚みのみが異なるチャネル用酸化物に含まれる酸素原子のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析結果を示すグラフである。 参照用測定対象としての酸化物に含まれる酸素原子のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析結果を示すグラフである。 本発明の第１の実施形態におけるチャネルと厚みのみが異なるチャネル用酸化物、及び参照用測定対象としての酸化物の表面のＡＦＭ像と表面粗さを示す図である。 本発明の第２の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 本発明の第３の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第４の実施形態における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態及びその変形例における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。 本発明の第５の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 本発明の第５の変形例の実施形態における薄膜トランジスタのＶｇ−Ｉｄ特性を示すグラフである。 本発明の第６の実施形態に及びその変形例おける薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第６の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第６の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第６の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第６の実施形態及びその変形例における薄膜トランジスタの製造方法の一過程を示す断面模式図である。 本発明の第６の実施形態及びその変形例における薄膜トランジスタの全体構成及びその製造方法の一過程を示す断面模式図である。
１０ 基板
２０，２２４ ゲート電極
２２２ ゲート電極用前駆体層
３２，２３２ ゲート絶縁層用前駆体層
３４，２３４ ゲート絶縁層
４２，４２ａ，４２ｂ，４２ｃ，２４２，２４２ａ，２４２ｂ チャネル用前駆体層
４４，４４ａ，４４ｂ，４４ｃ，２４４，２４４ａ，２４４ｂ チャネル
２５０ ＩＴＯ層
５６，２５６ ドレイン電極
５８，２５８ ソース電極
１００，１００ａ，１００ｂ，１００ｃ，４００，４００ａ，４００ｂ，４００ｃ，５００，５００ａ，５００ｂ，６００，６００ａ，６００ｂ 薄膜トランジスタ
５０ ＩＴＯ層
９０ レジスト膜
Ｍ１ ゲート絶縁層用型
Ｍ２ チャネル用型
Ｍ３ ゲート電極用型
Ｍ４ ソース／ドレイン電極用型
本発明の実施形態である薄膜トランジスタ及びその製造方法を、添付する図面に基づいて詳細に述べる。なお、この説明に際し、全図にわたり、特に言及がない限り、共通する部分には共通する参照符号が付されている。また、図中、本実施形態の要素は必ずしも互いの縮尺を保って記載されるものではない。さらに、各図面を見やすくするために、一部の符号が省略され得る。
＜第１の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１乃至図８は、それぞれ、薄膜トランジスタ１００（本実施形態における１００ａ）の製造方法の一過程を示す断面模式図である。また、図９は、本実施形態における薄膜トランジスタ１００ａの製造方法の一過程及び全体構成を示す断面模式図である。図９に示すように、本実施形態における薄膜トランジスタ１００ａにおいては、基板１０上に、下層から、ゲート電極２０、ゲート絶縁層３４、チャネル４４（本実施形態では、チャネル４４ａ）、ソース電極５８及びドレイン電極５６の順序で積層されている。
薄膜トランジスタ１００ａは、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。従って、当業者であれば、通常の技術常識を以って本実施形態の説明を参照することにより、工程の順序を変更することによって、トップゲート構造を形成することができる。また、本出願における温度の表示は、基板と接触するヒーターの加熱面の表面温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
基板１０には、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板（すなわち、シリコン基板上に酸化シリコン膜を形成した基板。以下、単に「基板」ともいう）、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材が適用できる。
ゲート電極２０の材料には、例えば、白金、金、銀、銅、アルミ、モリブデン、パラジウム、ルテニウム、イリジウム、タングステン、などの高融点金属、あるいはその合金等の金属材料が適用できる。
本実施形態における薄膜トランジスタ１００ａにおいては、ゲート絶縁層３４が、ランタン（Ｌａ）とジルコニウム（Ｚｒ）を含む酸化物（但し、不可避不純物を含み得る。以下、この材料の酸化物に限らず他の材料の酸化物についても同じ。）である。ゲート絶縁層３４におけるランタン（Ｌａ）とジルコニウム（Ｚｒ）との原子数比については、ランタン（Ｌａ）を１としたときにジルコニウム（Ｚｒ）が、特に０．２５以上４以下であれば、トランジスタ性能の効果が確度高く奏され得る。なお、ゲート絶縁層３４は、ＬＺＯ層とも呼ばれる。
本実施形態のゲート絶縁層３４の厚みは５０ｎｍ以上３００ｎｍ以下が好ましい。ゲート絶縁層３４の厚みの上限は特に制限はないが、例えば、３００ｎｍを超えると、チャネルの界面特性に影響を及ぼす可能性があるため好ましくない。一方、その厚みが５０ｎｍ未満になることは、リーク電流増加や膜の基板への被覆性劣化などの観点から好ましくない。
また、ゲート絶縁層３４の比誘電率は、３以上１００以下が好ましい。ゲート絶縁層３４の比誘電率が１００を超えると、時定数が大きくなるため、トランジスタの高速動作を妨げる要因になる一方、比誘電率が３未満になれば、ゲート絶縁膜による誘起電荷量が低減してデバイス特性が劣化する可能性があるため好ましくない。なお、前述の観点から言えば、比誘電率が１５以上３０以下であることがさらに好ましい。
本実施形態のチャネル４４ａは、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物（本実施形態では、第１酸化物）からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む。後述するように、チャネル４４ａにおける、インジウム（Ｉｎ）を１としたときのジルコニウム（Ｚｒ）の原子数比が０．０１５以上０．０７５以下の原子数比である薄膜トランジスタは、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になる。その結果、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））を格段に向上させることができる。
また、本実施形態のチャネル用酸化物は、アモルファス相であることから、チャネル４４ａに接するゲート絶縁層３４との良好な界面状態が得られると考えられる。その結果、良好な電気特性を備えた薄膜トランジスタが形成され得る。なお、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなるチャネル４４ａは、ＺＩＺＯ層とも呼ばれる。
また、チャネル４４ａの厚みが、５ｎｍ以上８０ｎｍ以下である薄膜トランジスタは、確度高くゲート絶縁層３４等を覆う観点、及びチャネルの導電性の変調を容易にする観点から好適な一態様である。
また、本実施形態のソース電極５８及びドレイン電極５６は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる。
２．薄膜トランジスタ１００ａの製造方法
（１）ゲート電極の形成
まず、図１に示すように、ゲート電極２０が、公知のスパッタリング法により基材であるＳｉＯ２／Ｓｉ基板（以下、単に「基板」ともいう）１０上に形成される。
（２）ゲート絶縁層の形成
次に、図２に示すように、ゲート電極２０上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。
本実施形態におけるゲート絶縁層用の酸化物のためのランタン（Ｌａ）を含む前駆体の例は、酢酸ランタンである。その他の例として、硝酸ランタン、塩化ランタン、又は各種のランタンアルコキシド（例えば、ランタンイソプロポキシド、ランタンブトキシド、ランタンエトキシド、ランタンメトキシエトキシド）が採用され得る。また、本実施形態におけるゲート絶縁層用の酸化物のためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。
その後、予備焼成として、所定時間、８０℃以上２５０℃以下で加熱する。ところで、この予備焼成により、ゲート絶縁層用前駆体層３２中の溶媒を十分に蒸発させるとともに、将来的な塑性変形を可能にする特性を発現させるために好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。前述の観点をより確度高く実現する観点から言えば、予備焼成温度は、８０℃以上２５０℃以下が好ましい。また、この温度範囲は、他の材料における予備焼成の好ましい温度範囲でもある。
なお、この予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。本実施形態では、最終的に十分なゲート絶縁層３４の厚み（例えば、約１２５ｎｍ）を得るために、前述のスピンコーティング法によるゲート絶縁層用前駆体層３２の形成と予備焼成を複数回繰り返す。さらにその後、本焼成として、ゲート絶縁層用前駆体層３２を、酸素雰囲気中（例えば１００体積％であるが、これに限定されない。以下の「酸素雰囲気」についても同じ。）、所定時間、３５０℃以上５５０℃以下加熱することにより、図３に示すように、ゲート電極２０上に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物であるゲート絶縁層３４が形成される。
ところで、本実施形態におけるゲート絶縁層３４は、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするゲート絶縁層用前駆体溶液を焼成することによって形成されている。本出願では、前述のように、前駆体溶液を出発材とし、それを焼成することによってゲート絶縁層３４やその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。
（３）チャネルの形成
その後、図４に示すように、ゲート絶縁層３４上に、公知のスピンコーティング法により、チャネル用前駆体層４２ａを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び前記インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第１前駆体溶液）を出発材とするチャネル用前駆体層４２ａが形成される。
その後、予備焼成として、チャネル用前駆体層４２ａを所定時間、８０℃以上２５０℃以下の範囲で加熱する。さらにその後、本焼成として、チャネル用前駆体層４２ａを、酸素雰囲気中、所定時間、３５０℃以上５５０℃以下の範囲で加熱することにより、図５に示すように、ゲート絶縁層３４上に、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物であるチャネル４４ａが形成される。
ここで、本実施形態におけるチャネル４４ａのためのインジウム（Ｉｎ）を含む前駆体の例は、インジウムアセチルアセトナートである。その他の例として、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、本実施形態におけるチャネル４４ａのための亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。その他の例として、塩化亜鉛、硝酸亜鉛、酢酸亜鉛、又は各種の亜鉛アルコキシド（例えば、亜鉛イソプロポキシド、亜鉛ブトキシド、亜鉛エトキシド、亜鉛メトキシエトキシド）が採用され得る。また、本実施形態におけるチャネル４４ａのためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムブトキシドである。その他の例として、硝酸ジルコニウム、塩化ジルコニウム、又はその他の各種のジルコニウムアルコキシド（例えば、ジルコニウムイソプロポキシド、ジルコニウムブトキシド、ジルコニウムエトキシド、ジルコニウムメトキシエトキシド）が採用され得る。
（４）ソース電極及びドレイン電極の形成
さらにその後、図６に示すように、チャネル４４ａ上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、チャネル４４ａ及びレジスト膜９０上に、公知のスパッタリング法により、ＩＴＯ層５０を形成する。本実施形態のターゲット材は、例えば、５ｗｔ％酸化錫（ＳｎＯ２）を含有するＩＴＯであり、室温下において形成される。その後、レジスト膜９０が除去されると、図７に示すように、チャネル４４ａ上に、ＩＴＯ層５０によるドレイン電極５６及びソース電極５８が形成される。
その後、ドレイン電極５６、ソース電極５８、及びチャネル４４ａ上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、レジスト膜９０、ドレイン電極５６の一部、及びソース電極５８の一部をマスクとして、公知のアルゴン（Ａｒ）プラズマによるドライエッチング法を用いて、露出しているチャネル４４ａを除去する。その結果、パターニングされたチャネル４４ａが形成されることにより、薄膜トランジスタ１００ａが製造される。
３．薄膜トランジスタ１００ａの特性
次に、第１実施形態をより詳細に説明するために、実施例１を説明するが、本実施形態はこの例によって限定されるものではない。実施例１については、以下の方法によって、薄膜トランジスタ１００ａの特性が調べられた。
（実施例１）
実施例１においては、まず、基板１０の上にゲート電極２０として、２００ｎｍ厚白金（Ｐｔ）層を形成した。白金層は、公知のスパッタリング法により形成された。実施例１では、ＳｉＯ２上に約１０ｎｍ厚のＴｉＯＸ膜（図示しない）が形成されている。
次に、ゲート電極層上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。ランタン（Ｌａ）を含む前駆体は、酢酸ランタンである。ジルコニウム（Ｚｒ）を含む前駆体は、ジルコニウムブトキシドである。その後、予備焼成として、約５分間、２５０℃に加熱する。実施例１では、スピンコーティング法による前駆体層の形成と予備焼成を５回繰り返した。
さらにその後、本焼成として、前駆体層を、酸素雰囲気中、約２０分間、５５０℃に加熱することにより、ゲート絶縁層３４が得られた。ゲート絶縁層３４の厚みは、約１２５ｎｍであった。なお、各層の膜厚は、各層と基板１０の段差を触針法により求めた。また、本実施例のゲート絶縁層３４は、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物であって、ランタン（Ｌａ）を１としたときに０．２５以上４以下の原子数比となるジルコニウム（Ｚｒ）を含んでいる。
その後、ゲート絶縁層３４上に、公知のスピンコーティング法により、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液（第１前駆体溶液）を出発材とするチャネル用前駆体層４２ａを形成した。なお、チャネル用前駆体層４２ａのためのインジウム（Ｉｎ）を含む前駆体として、インジウムアセチルアセトナートを採用した。また、チャネル用前駆体層４２ａのための亜鉛（Ｚｎ）を含む前駆体として、亜鉛ブトキシドを採用した。また、ジルコニウム（Ｚｒ）を含む前駆体として、ジルコニウムブトキシドを採用した。
次に、予備焼成として、チャネル用前駆体層を約５分間、２５０℃に加熱する。その後、本焼成として、チャネル用前駆体層を、酸素雰囲気中、５００℃で約１０分間加熱することにより、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなるチャネル用酸化物層が形成された。実施例１のチャネル用酸化物層におけるインジウム（Ｉｎ）と亜鉛（Ｚｎ）とジルコニウム（Ｚｒ）との原子数比は、インジウム（Ｉｎ）を１としたときに亜鉛（Ｚｎ）が０．５であり、ジルコニウム（Ｚｒ）が０．０５であった。また、チャネル用酸化物層の厚みは約２０ｎｍであった。その後、第１の実施形態のとおり、ソース電極及びドレイン電極が形成された。
（１）電流−電圧特性
図１０は、薄膜トランジスタ１００ａのＶｇ−Ｉｄ特性を示すグラフである。なお、図１０におけるＶＤは、薄膜トランジスタ１００ａのソース電極５８とドレイン電極５６間に印加された電圧（Ｖ）である。また、表１は、薄膜トランジスタ１００ａにおけるサブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
図１０及び表１に示すように、第１の実施形態における薄膜トランジスタ１００ａのＶｇ−Ｉｄ特性を調べたところ、サブスレッショルド特性（ＳＳ）が６００ｍＶ／ｄｅｃ．であり、電界効果移動度（μＦＥ）が４ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、１０８を超えるオーダーであった。従って、薄膜トランジスタ１００ａは、それを構成するゲート絶縁層及びチャネルが、酸化物層であるとともに溶液法を採用することによって形成されているが、トランジスタとしての機能を十分に発揮し得ることが確認された。なお、この例においては、本焼成の温度が５００℃であったが、発明者らの実験結果から、本焼成における加熱温度が、３５０℃以上５００℃以下であれば、薄膜トランジスタとして機能することが確認された。加えて、本焼成における加熱温度が、４５０℃以上５００℃以下であれば、トランジスタの各電気特性の安定性が向上することも確認された。
（２）比誘電率
実施例１において、比誘電率は、東陽テクニカ社製、１２６０−ＳＹＳ型広帯域誘電率測定システムを用いた。その結果、ゲート絶縁層の酸化物の比誘電率を測定すると、概ね２０以上２５以下であった。
（３）ＸＲＤ分析による結晶構造解析
実施例１におけるチャネルについてＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置による分析を行った。その結果、特徴的なピークが観察されなかったため、チャネルを構成するチャネル用酸化物がアモルファス相であることが分かった。本実施例では、チャネル用酸化物（第１酸化物）がジルコニウム（Ｚｒ）を含有していることから、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層との良好な界面が形成され得る。
（４）ＸＰＳ測定装置による酸化物中の酸素原子の分析
実施例１におけるチャネルと厚みのみが異なるチャネル用酸化物に含まれる酸素原子についてＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定装置による酸化物中の酸素原子の分析を行った。具体的には、この分析対象は、約３０ｎｍ厚のインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物である。従って、この酸化物は、実質的にチャネル用酸化物（第１酸化物）であるといえる。
図１１は、このインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物に含まれる酸素原子のＸＰＳ分析結果を示すグラフである。また、図１２は、参照用測定対象としての酸化物に含まれる酸素原子のＸＰＳ分析結果を示すグラフである。なお、この参照用測定対象は、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）からなる（従って、ジルコニウム（Ｚｒ）を含まない）酸化物であって、材料の違いを除いては、第１の実施形態と同様の溶液法によって形成されたものである。また、図１１の（ａ１）及び図１２の（ａ２）は、金属−酸素結合に由来するピークであると考えられる。例えばＺＩＺＯ層の場合、図１１の（ａ１）及び図１２の（ａ２）のピークは、Ｏ２−とＺｒ又はＩｎ又はＺｎとの結合を示すピークであると考えられる。また、図１１の（ｃ１）及び図１２の（ｃ２）は、前述の酸化物中の表面におけるＨ２Ｏ、Ｏ２、又はＣＯ２に由来する弱い酸素結合に由来するピークであると考えられる。そして、図１１の（ｂ１）及び図１２の（ｂ２）は、５３１ｅＶ以上５３２ｅＶ以下（５３１ｅＶ近傍ともいう。）のピークであり、前述の酸化物中の酸素の欠損状況を反映する、又は酸化物中の酸素の欠損状態に由来すると考えられるピークである。
図１１及び図１２に示すように、ジルコニウム（Ｚｒ）を含有する酸化物は、それを含有しない酸化物よりも、５３１．９ｅＶ近傍のピークが小さくなっていることが分かる。
より具体的には、図１１に示す（ｂ１）においては、酸素原子の総数を１としたときの、５３１．９ｅＶ近傍のピークに起因する酸素原子数が、０．２００であった。また、図１２に示す（ｂ２）においては、酸素原子の総数を１としたときの、５３１．９ｅＶ近傍のピークに起因する酸素原子数が、０．２７７であった。
その後の発明者らの更なる分析により、その酸化物中のジルコニウム（Ｚｒ）の含有量を増加させるにしたがって、５３１．９ｅＶ近傍のピークが小さくなっていくことが知見された。従って、図１１に示す（ｂ１）のピークの状況を形成することにより、酸素の欠損が抑制されることになると考えられる。従って、図１１に示す（ｂ１）のピークの状況が、トランジスタを動作させる際の適切なキャリア濃度への調整と、ゲート絶縁膜との界面特性の向上に寄与すると考えられる。そして、特に、酸素原子の総数を１としたときの、上述の５３１ｅＶ以上５３２ｅＶ以下の範囲内のピークに起因する酸素原子の数が、０．１９以上０．２１以下であれば、過度の酸素欠損を抑制するため、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））の向上に寄与することになる。
（５）ＡＦＭによる酸化物表面の観察及びその表面粗さの分析
さらに、実施例１におけるチャネルと厚みのみが異なるチャネル用酸化物のＡＦＭ（Ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｙ）像の観察とその表面粗さの分析を行った。図１３は、そのチャネル用酸化物、及び参照用測定対象としての酸化物の表面のＡＦＭ像と表面粗さを示す図である。
具体的には、ＸＰＳ分析結果の場合と同様に、約３０ｎｍ厚のインジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなる酸化物（図１３の試料Ａ）が分析対象である。従って、この酸化物も、実質的にチャネル用酸化物（第１酸化物）であるといえる。また、インジウム（Ｉｎ）及び亜鉛（Ｚｎ）からなる（従って、ジルコニウム（Ｚｒ）を含まない）酸化物であって、材料の違いを除いては、第１の実施形態と同様の溶液法によって形成されたもの（図１３の試料Ｂ）も参照用測定対象として分析した。
図１３に示すように、表面粗さの観点から言えば、ジルコニウム（Ｚｒ）を含有する酸化物は、それを含有しない酸化物よりも二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）の値が小さいことが確認された。また、その後の発明者らの更なる分析により、その酸化物中のジルコニウム（Ｚｒ）の含有量を増加させるにしたがって、ＲＭＳの値が小さくなっていくことが知見された。従って、実施例１におけるチャネルは、ジルコニウム（Ｚｒ）を含有することにより平坦性を高められることが明らかとなった。この平坦性の高さは、特に、積層構造を有する薄膜トランジスタを形成するときの寸法精度の向上に寄与し得るとともに、チャネルとゲート絶縁膜との界面特性の向上につながる。
上述のとおり、本実施形態の薄膜トランジスタ１００ａは、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ１００ａの製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
＜第２の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１乃至図８は、それぞれ、本実施形態における薄膜トランジスタ１００ｂの製造方法の一過程を示す断面模式図でもある。また、図９の断面模式図は、本実施形態における薄膜トランジスタ１００ｂの製造方法の一過程及び全体構成を示している。
本実施形態は、薄膜トランジスタ１００ｂのチャネル４４ｂが、インジウム（Ｉｎ）とジルコニウム（Ｚｒ）とを含むチャネル用酸化物である点を除いて、第１の実施形態と同様である。従って、薄膜トランジスタ１００ｂの構成については、図９における第１の実施形態と異なる構成についてのみ説明する。
図９に示すように、本実施形態における薄膜トランジスタ１００ｂにおいては、基板１０上に、下層から、ゲート電極２０、ゲート絶縁層３４、チャネル４４（本実施形態では、チャネル４４ｂ）、ソース電極５８及びドレイン電極５６の順序で積層されている。
チャネル４４ｂは、インジウム（Ｉｎ）及びジルコニウム（Ｚｒ）を含むチャネル用酸化物（本実施形態では、第２酸化物）からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む。なお、チャネル４４ｂにおける、インジウム（Ｉｎ）を１としたときのジルコニウム（Ｚｒ）の原子数比が０．０５５以上０．１６以下である薄膜トランジスタは、インジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になる。その結果、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））を格段に向上させることができる。なお、インジウム（Ｉｎ）及びジルコニウム（Ｚｒ）を含むチャネル用酸化物からなるチャネル４４ｂは、ＩＺＯ層とも呼ばれる。
２．薄膜トランジスタ１００ｂの製造方法
薄膜トランジスタ１００ｂの製造方法においても、図４に示すように、ゲート絶縁層３４上に、公知のスピンコーティング法により、チャネル用前駆体層４２ｂを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第２前駆体溶液）を出発材とするチャネル用前駆体層４２ｂが形成される。
その後、予備焼成として、チャネル用前駆体層４２ｂを所定時間、８０℃以上２５０℃以下の範囲で加熱する。さらにその後、本焼成として、チャネル用前駆体層４２ｂを、酸素雰囲気中、所定時間、３５０℃以上５５０℃以下の範囲で加熱することにより、図５に示すように、ゲート絶縁層３４上に、インジウム（Ｉｎ）とジルコニウム（Ｚｒ）とからなる酸化物であるチャネル４４ｂが形成される。なお、インジウム（Ｉｎ）又はジルコニウム（Ｚｒ）を含む前駆体の例は、第１の実施形態の例と同じである。
３．薄膜トランジスタ１００ｂの特性
次に、第２の実施形態をより詳細に説明するために、実施例２を説明するが、本実施形態はこの例によって限定されるものではない。実施例２については、以下の方法によって、薄膜トランジスタ１００ｂの特性が調べられた。
（実施例２）
実施例２においては、チャネル用酸化物層のためのインジウム（Ｉｎ）を含む前駆体を、インジウムアセチルアセトナートとした。また、チャネル用酸化物層のためのジルコニウム（Ｚｒ）を含む前駆体を、ジルコニウムブトキシドとした。それらを除いて実施例１と同様の条件で薄膜トランジスタ１００ｂが作製された。また、チャネル用酸化物層におけるインジウム（Ｉｎ）とジルコニウム（Ｚｒ）との原子数比は、インジウム（Ｉｎ）を１としたときにジルコニウム（Ｚｒ）が０．１１とした。また、チャネル用酸化物層の厚みは約２０ｎｍであった。
（１）電流−電圧特性
図１４は、薄膜トランジスタ１００ｂのＶｇ−Ｉｄ特性を示すグラフである。図１４におけるＶＤは、薄膜トランジスタ１００ｂのソース電極５８とドレイン電極５６間に印加された電圧（Ｖ）である。また、表２は、薄膜トランジスタ１００ｂにおけるサブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
図１４及び表２に示すように、第２の実施形態における薄膜トランジスタ１００ｂのＶｇ−Ｉｄ特性を調べたところ、サブスレッショルド特性（ＳＳ）が７５ｍＶ／ｄｅｃ．であり、電界効果移動度（μＦＥ）が１０２ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、概ね１０６乃至１０７のオーダーであった。従って、薄膜トランジスタ１００ｂがトランジスタとしての良好な特性を発揮することが確認された。
（２）比誘電率
実施例２において、比誘電率を測定した結果、ゲート絶縁層の酸化物の比誘電率を測定すると、概ね２０以上２５以下であった。
（３）ＸＲＤ分析による結晶構造解析
実施例２におけるチャネルについてＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置による分析を行った。その結果、特徴的なピークが観察されなかったため、チャネルを構成するチャネル用酸化物がアモルファス相であることが分かった。本実施例では、チャネル用酸化物（第２酸化物）がジルコニウム（Ｚｒ）を含有していることから、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層との良好な界面が形成され得る。
上述のとおり、本実施形態の薄膜トランジスタ１００ｂは、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ１００ｂの製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
＜第３の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図１乃至図８は、それぞれ、本実施形態における薄膜トランジスタ１００ｃの製造方法の一過程を示す断面模式図でもある。また、図９の断面模式図は、本実施形態における薄膜トランジスタ１００ｃの製造方法の一過程及び全体構成を示している。
本実施形態は、薄膜トランジスタ１００ｃのチャネル４４ｃが、インジウム（Ｉｎ）とランタン（Ｌａ）とを含むチャネル用酸化物である点を除いて、第１の実施形態と同様である。従って、薄膜トランジスタ１００ｃの構成については、図９における第１の実施形態と異なる構成についてのみ説明する。
図９に示すように、本実施形態における薄膜トランジスタ１００ｃにおいては、基板１０上に、下層から、ゲート電極２０、ゲート絶縁層３４、チャネル４４（本実施形態では、チャネル４４ｃ）、ソース電極５８及びドレイン電極５６の順序で積層されている。
チャネル４４ｃは、インジウム（Ｉｎ）及びランタン（Ｌａ）を含むチャネル用酸化物（本実施形態では、第３酸化物）からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む。なお、チャネル４４ｃにおける、インジウム（Ｉｎ）を１としたときのランタン（Ｌａ）の原子数比が０．０５５以上０．１６以下である薄膜トランジスタは、インジウム（Ｉｎ）からなる酸化物の場合は形成することが困難であった、過度の酸素欠損を抑制することが可能になる。その結果、薄膜トランジスタとしての各種の特性（例えば、ヒステリシスの低減、ＯＮ／ＯＦＦ比、又はサブスレッショルド特性（ＳＳ））を格段に向上させることができる。なお、インジウム（Ｉｎ）及びランタン（Ｌａ）を含むチャネル用酸化物からなるチャネル４４ｃは、ＬＩＯ層とも呼ばれる。
２．薄膜トランジスタ１００ｃの製造方法
薄膜トランジスタ１００ｃの製造方法においても、図４に示すように、ゲート絶縁層３４上に、公知のスピンコーティング法により、チャネル用前駆体層４２ｃを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第３前駆体溶液）を出発材とするチャネル用前駆体層４２ｃが形成される。
その後、予備焼成として、チャネル用前駆体層４２ｃを所定時間、８０℃以上２５０℃以下の範囲で加熱する。さらにその後、本焼成として、チャネル用前駆体層４２ｃを、酸素雰囲気中、所定時間、３５０℃以上５５０℃以下の範囲で加熱することにより、図５に示すように、ゲート絶縁層３４上に、インジウム（Ｉｎ）とランタン（Ｌａ）とからなる酸化物であるチャネル４４ｃが形成される。なお、インジウム（Ｉｎ）又はランタン（Ｌａ）を含む前駆体の例は、第１の実施形態の例と同じである。
３．薄膜トランジスタ１００ｃの特性
次に、第３の実施形態をより詳細に説明するために、実施例３を説明するが、本実施形態はこの例によって限定されるものではない。実施例３については、以下の方法によって、薄膜トランジスタ１００ｃの特性が調べられた。
（実施例３）
実施例３においては、チャネル用酸化物層のためのインジウム（Ｉｎ）を含む前駆体を、インジウムアセチルアセトナートとした。また、チャネル用酸化物層のためのランタン（Ｌａ）を含む前駆体を、ランタンアセテートとした。それらを除いて実施例１と同様の条件で薄膜トランジスタ１００ｃが作製された。また、チャネル用酸化物層におけるインジウム（Ｉｎ）とランタン（Ｌａ）との原子数比は、インジウム（Ｉｎ）を１としたときにランタン（Ｌａ）が０．１１とした。また、チャネル用酸化物層の厚みは約２０ｎｍであった。
（１）電流−電圧特性
図１５は、薄膜トランジスタ１００ｃのＶｇ−Ｉｄ特性を示すグラフである。図１５におけるＶＤは、薄膜トランジスタ１００ｃのソース電極５８とドレイン電極５６間に印加された電圧（Ｖ）である。また、表３は、薄膜トランジスタ１００ｃにおけるサブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
図１５及び表３に示すように、第３の実施形態における薄膜トランジスタ１００ｃのＶｇ−Ｉｄ特性を調べたところ、サブスレッショルド特性（ＳＳ）が６４ｍＶ／ｄｅｃ．であり、電界効果移動度（μＦＥ）が５１ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、概ね１０６乃至１０７のオーダーであった。従って、薄膜トランジスタ１００ｃがトランジスタとしての良好な特性を発揮することが確認された。
（２）比誘電率
実施例３において、比誘電率を測定した結果、ゲート絶縁層の酸化物の比誘電率を測定すると、概ね２０以上２５以下であった。
（３）ＸＲＤ分析による結晶構造解析
実施例３におけるチャネルについてＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置による分析を行った。その結果、特徴的なピークが観察されなかったため、チャネルを構成するチャネル用酸化物がアモルファス相であることが分かった。本実施例では、チャネル用酸化物（第３酸化物）がジルコニウム（Ｚｒ）を含有していることから、アモルファス相を比較的容易に形成することが可能となるため、酸化物の層の平坦性を高めることができる。加えて、アモルファス相を比較的容易に形成することが可能となるため、ゲート絶縁層との良好な界面が形成され得る。
上述のとおり、本実施形態の薄膜トランジスタ１００ｃは、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ１００ｃの製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
＜第４の実施形態＞
本実施形態では、第１の実施形態における一部の層の形成過程において型押し加工が施されている点を除いて、第１の実施形態と同様である。したがって、第１の実施形態と重複する説明は省略され得る。
１．薄膜トランジスタ４００ａの製造方法
図１６乃至図２１は、それぞれ、薄膜トランジスタ４００（本実施形態における４００ａ）の製造方法の一過程を示す断面模式図である。また、図２２は、本実施形態における薄膜トランジスタ４００ａの製造方法の一過程及び全体構成を示す断面模式図である。なお、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
（１）ゲート電極の形成
まず、図１６に示すように、ゲート電極２０が、公知のスパッタリング法、フォトリソグラフィー法、及びエッチング法により基板１０上に形成される。なお、本実施形態のゲート電極２０の材料は、白金（Ｐｔ）である。
（２）ゲート絶縁層の形成
次に、基板１０及びゲート電極２０上に、第１の実施形態と同様に、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液を出発材とするゲート絶縁層用前駆体層３２を形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。
本実施形態では、予備焼成のみを行ったゲート絶縁層用前駆体層３２に対して、型押し加工を施す。具体的には、ゲート絶縁層のパターニングを行うため、図１７に示すように、８０℃以上３００℃以下に加熱した状態で、ゲート絶縁層用型Ｍ１を用い、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工を施す。その結果、本実施形態のゲート絶縁層用型Ｍ１により、層厚が約５０ｎｍ〜約３００ｎｍのゲート絶縁層用前駆体層３２が形成される。
その後、ゲート絶縁層用前駆体層３２を全面エッチングすることにより、図１８に示すように、ゲート絶縁層に対応する領域以外の領域からゲート絶縁層用前駆体層３２を除去する（ゲート絶縁層用前駆体層３２の全面に対するエッチング工程）。なお、本実施形態のゲート絶縁層用前駆体層３２のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
その後、所定時間、本焼成として５００℃以上６００℃以下で加熱することにより、図１９に示すように、基板１０及びゲート電極２０上に、ゲート絶縁層３４が形成される。
（３）チャネルの形成
予備焼成のみを行ったチャネル用前駆体層４２（本実施形態における４２ａ）に対して、型押し加工を施す。まず、ゲート絶縁層３４及び基板１０上に、第１の実施形態と同様に、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするチャネル用前駆体溶液を出発材とするチャネル用前駆体層４２ａを形成する。その後、第１の実施形態と同様に予備焼成として、チャネル用前駆体層４２ａを所定時間、３５０℃以上５５０℃以下の範囲で加熱する。
次に、図２０に示すように、８０℃以上３００℃以下に加熱した状態で、チャネル用型Ｍ２を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力でチャネル用前駆体層４２ａに対して型押し加工を施す。その結果、層厚が約５０ｎｍ以上約３００ｎｍ以下のチャネル用前駆体層４２ａが形成される。その後、所定時間、３５０℃以上５５０℃以下の範囲で本焼成することにより、図２１に示すように、ゲート絶縁層３４上に、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及びジルコニウム（Ｚｒ）からなるチャネル４４（本実施形態におけるチャネル４４ａ）が形成される。
（４）ソース電極及びドレイン電極の形成
次に、第１の実施形態と同様、チャネル４４ａ上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜が形成された後、チャネル４４ａ及びレジスト膜上に、公知のスパッタリング法により、ＩＴＯ層を形成する。その後、レジスト膜が除去されると、図２２に示すように、チャネル４４ａ上に、ＩＴＯ層によるドレイン電極５６及びソース電極５８が形成される。
本実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力が１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の第４の実施形態における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことが、より好ましい。
なお、第４の実施形態では、第１の実施形態のゲート絶縁層３４及びチャネル４４ａに対して型押し加工を施したが、型押し加工の対象はこれらに限定されない。例えば、第２及び第３の実施形態のゲート絶縁層３４及びチャネル４４ｂ，４４ｃに対しても型押し加工を施すことにより、型押し構造を形成することが可能である。図１６乃至図２２は、第２の実施形態のゲート絶縁層３４及びチャネル４４ｂの形成過程において型押し加工が施されている薄膜トランジスタ４００ｂの製造方法の一過程又はその全体構造を示すとともに、第３の実施形態のゲート絶縁層３４及びチャネル４４ｃの形成過程において型押し加工が施されている薄膜トランジスタ４００ｃの製造方法の一過程又はその全体構造も示している。
上述のように、本実施形態では、ゲート絶縁層３４及びチャネル４４に対して型押し加工を施すことによって型押し構造を形成する、「型押し工程」が採用されている。この型押し工程が採用されることにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。従って、薄膜トランジスタ４００及びその製造方法は、極めて工業性ないし量産性に優れている。
＜第５の実施形態＞
１．本実施形態の薄膜キャパシタの全体構成
図２３乃至図３１は、それぞれ、薄膜トランジスタ５００（本実施形態における５００ａ）の製造方法の一過程を示す断面模式図である。また、図３２は、本実施形態における薄膜トランジスタ５００ａの製造方法の一過程及び全体構成を示す断面模式図である。図３２に示すように、本実施形態における薄膜トランジスタ５００ａにおいては、基板１０上に、下層から、ゲート電極２２４、ゲート絶縁層２３４、チャネル２４４（本実施形態では、チャネル２４４ａ）、ソース電極２５８及びドレイン電極２５６の順序で積層されている。
薄膜トランジスタ５００ａは、いわゆるボトムゲート構造を採用しているが、本実施形態はこの構造に限定されない。従って、当業者であれば、通常の技術常識を以って本実施形態の説明を参照することにより、工程の順序を変更することによって、トップゲート構造を形成することができる。また、本出願における温度の表示は、基板１０と接触するヒーターの加熱面の表面温度を表している。また、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
基板１０は、第１の実施形態と同様に、例えば、高耐熱ガラス、ＳｉＯ２／Ｓｉ基板、アルミナ（Ａｌ２Ｏ３）基板、ＳＴＯ（ＳｒＴｉＯ）基板、Ｓｉ基板の表面にＳｉＯ２層及びＴｉ層を介してＳＴＯ（ＳｒＴｉＯ）層を形成した絶縁性基板等、半導体基板（例えば、Ｓｉ基板、ＳｉＣ基板、Ｇｅ基板等）を含む、種々の絶縁性基材が適用できる。
本実施形態における薄膜トランジスタ５００ａにおいては、ゲート電極２２４が、ビスマス（Ｂｉ）とルテニウム（Ｒｕ）とを含む酸化物である。なお、第１の実施形態において述べたとおり、この材料の酸化物に限らず他の材料の酸化物についても、不可避不純物を含み得る。
本実施形態における薄膜トランジスタ５００ａにおいては、ゲート絶縁層２３４が、ランタン（Ｌａ）とジルコニウム（Ｚｒ）を含む酸化物である。
ここで、本実施形態のゲート電極２２４の厚みは約１００ｎｍであり、ゲート絶縁層２３４の厚みは、約１５０ｎｍ以上約１７０ｎｍ以下であるが、本実施形態のゲート電極２２４の厚み又はゲート絶縁層２３４の厚みが、前述の各数値に限定されない。
本実施形態のチャネル２４４ａは、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）を含むチャネル用酸化物（本実施形態では、第４酸化物）からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．１５以上０．７５以下の原子数比となる亜鉛（Ｚｎ）を含む。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．５以上２以下の原子数比となる錫（Ｓｎ）を含む。
また、チャネル２４４ａの厚みが約２０ｎｍである。なお、本実施形態のゲート電極２２４及びゲート絶縁層２３４の厚みと同様に、本実施形態のチャネル２４４ａの厚みは２０ｎｍに限定されない。
また、本実施形態のソース電極２５８及びドレイン電極２５６は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）からなる。
２．薄膜トランジスタ５００ａの製造方法
（１）ゲート電極の形成
本実施形態のゲート電極２２４は、溶液法によって形成される。既に述べたとおり、本出願では、前駆体溶液を出発材とし、それを焼成することによってゲート電極２２４、ゲート絶縁層２３４、又はその他の酸化物層を形成する方法を、便宜上、「溶液法」とも呼ぶ。
まず、図２３に示すように、基板１０上に、公知のスピンコーティング法によりビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするゲート電極、用前駆体溶液を出発材とするゲート電極用前駆体層２２２を形成する。
本実施形態におけるゲート電極用の酸化物のためのビスマス（Ｂｉ）を含む前駆体の例は、酢酸ビスマスである。また、本実施形態におけるゲート電極用の酸化物のためのルテニウム（Ｒｕ）を含む前駆体の例は、酢酸ニトロシル三ルテニウム（Ｒｕｔｈｅｎｉｕｍ（ＩＩＩ）ｎｉｔｒｏｓｙｌａｃｔａｔｅ）である。
その後、予備焼成として、所定時間（例えば、５分間）、８０℃以上３００℃以下で加熱する。なお、この予備焼成は、酸素雰囲気中又は大気中（以下、総称して、「酸素含有雰囲気」ともいう。）で行われる。本実施形態では、最終的に十分なゲート電極２２４の厚み（例えば、約１００ｎｍ）を得るために、前述のスピンコーティング法によるゲート電極用前駆体層２２２の形成と予備焼成を、例えば５回繰り返す。さらにその後、本焼成として、ゲート電極用前駆体層２２２を、酸素雰囲気中（例えば１００体積％であるが、これに限定されない。以下の「酸素雰囲気」についても同じ。）、所定時間（例えば、２０分間）、３５０℃以上４４０℃以下加熱することにより、図２４に示すように、基板１０上に、ビスマス（Ｂｉ）とルテニウム（Ｒｕ）とからなる酸化物であるゲート絶縁層２２４が形成される。
（２）ゲート絶縁層の形成
次に、図２５に示すように、ゲート電極２２４上に、公知のスピンコーティング法により、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とするゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層２３２を形成する。
本実施形態におけるゲート絶縁層用の酸化物のためのランタン（Ｌａ）を含む前駆体の例は、ランタンメトキシエトキシド（Ｌａｎｔｈａｎｕｍ ｍｅｔｈｏｘｙｅｔｈｏｘｉｄｅ）である。また、本実施形態におけるゲート絶縁層用の酸化物のためのジルコニウム（Ｚｒ）を含む前駆体の例は、ジルコニウムイソプロポキシド（Ｚｉｒｃｏｎｉｕｍ ｉｓｏｐｒｏｐｏｘｉｄｅ）である。
その後、予備焼成として、所定時間（例えば、５分間）、８０℃以上３００℃以下で加熱する。なお、この予備焼成は、酸素含有雰囲気中で行われる。本実施形態では、最終的に十分なゲート絶縁層２３４の厚み（例えば、約１５０以上約１７０ｎｍ以下）を得るために、前述のスピンコーティング法によるゲート絶縁層用前駆体層２３２の形成と予備焼成を、例えば５回繰り返す。さらにその後、本焼成として、ゲート絶縁層用前駆体層２３２を、酸素雰囲気中、所定時間（例えば、２０分間）、３５０℃以上４４０℃以下で加熱することにより、図２６に示すように、ゲート電極２２４上に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物であるゲート絶縁層２３４が形成される。
（３）チャネルの形成
その後、図２７に示すように、ゲート絶縁層２３４上に、公知のスピンコーティング法により、チャネル用前駆体層２４２ａを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び錫（Ｓｎ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第４前駆体溶液）を出発材とするチャネル用前駆体層２４２ａが形成される。
その後、予備焼成として、チャネル用前駆体層２４２ａを所定時間（例えば、５分間）、８０℃以上３００℃以下で加熱する。さらにその後、本焼成として、チャネル用前駆体層２４２ａを、酸素雰囲気中、所定時間（例えば、２０分間）、３５０℃以上４４０℃以下で加熱することにより、図２８に示すように、ゲート絶縁層２３４上に、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、及び錫（Ｓｎ）からなる酸化物であるチャネル２４４ａが形成される。
ここで、本実施形態におけるチャネル２４４ａのためのインジウム（Ｉｎ）を含む前駆体の例は、インジウムメトキシエトキシド（Ｉｎｄｉｕｍ ｍｅｔｈｏｘｙｅｔｈｏｘｉｄｅ）である。また、本実施形態におけるチャネル２４４ａのための亜鉛（Ｚｎ）を含む前駆体の例は、亜鉛メトキシエトキシド（Ｚｉｎｃ ｍｅｔｈｏｘｙｅｔｈｏｘｉｄｅ）である。また、本実施形態におけるチャネル２４４ａのための錫（Ｓｎ）を含む前駆体の例は、テトライソプロポキシ錫（Ｔｉｎ ｔｅｔｒａｉｓｏｐｒｏｐｏｘｉｄｅ）である。
（４）ソース電極及びドレイン電極の形成
さらにその後、図２９に示すように、チャネル２４４ａ上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、チャネル２４４ａ及びレジスト膜９０上に、公知のスパッタリング法により、ＩＴＯ層２５０を形成する。本実施形態のターゲット材は、例えば、５ｗｔ％酸化錫（ＳｎＯ２）を含有するＩＴＯであり、室温下において形成される。その後、レジスト膜９０が除去されると、図３０に示すように、チャネル２４４ａ上に、ＩＴＯ層２５０によるドレイン電極２５６及びソース電極２５８が形成される。なお、本実施形態のＩＴＯ層２５０の厚みは、約１３０ｎｍであるが、ＩＴＯ層２５０の厚みはこの厚みに限定されない。
その後、図３１に示すように、ドレイン電極２５６、ソース電極２５８、及びチャネル２４４ａ上に、公知のフォトリソグラフィー法によってパターニングされたレジスト膜９０が形成された後、レジスト膜９０、ドレイン電極２５６の一部、及びソース電極２５８の一部をマスクとして、公知のアルゴン（Ａｒ）プラズマによるドライエッチング法を用いて、露出しているチャネル２４４ａを除去する。その結果、図３２に示すように、パターニングされたチャネル２４４ａが形成されることにより、薄膜トランジスタ５００ａが製造される。
３．薄膜トランジスタ５００ａの特性
次に、第５の実施形態において製造された薄膜トランジスタ５００ａの電気特性が調べられた。
（１）電流−電圧特性
図３３は、薄膜トランジスタ５００ａのＶｇ−Ｉｄ特性を示すグラフである。なお、図３３におけるＶＤは２Ｖであり、薄膜トランジスタ５００ａのソース電極２５８とドレイン電極２５６間に印加された電圧（Ｖ）である。また、表４は、薄膜トランジスタ５００ａにおけるサブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
図３３及び表４に示すように、第５の実施形態における薄膜トランジスタ５００ａのＶｇ−Ｉｄ特性を調べたところ、サブスレッショルド特性（ＳＳ）が７０ｍＶ／ｄｅｃ．以上８０ｍＶ／ｄｅｃ．以下であり、電界効果移動度（μＦＥ）が４２５．６ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、１０６を超えるオーダーであった。従って、薄膜トランジスタ５００ａは、それを構成するゲート電極、ゲート絶縁層、及びチャネルが酸化物層であるとともに、溶液法を採用することによって形成されているが、トランジスタとしての機能を十分に発揮し得ることが確認された。
上述のとおり、本実施形態の薄膜トランジスタ５００ａは、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ５００ａの製造方法によれば、ゲート電極、ゲート絶縁層、及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
＜第５の実施形態の変形例＞
１．本実施形態の薄膜キャパシタの全体構成
図２３乃至図３１は、それぞれ、薄膜トランジスタ５００（本実施形態における５００ｂ）の製造方法の一過程を示す断面模式図である。また、図３２の断面模式図は、本実施形態における薄膜トランジスタ５００ｂの製造方法の一過程及び全体構成を示している。
本実施形態は、薄膜トランジスタ５００ｂのチャネル２４４ｂが、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むチャネル用酸化物からなるチャネル用酸化物である点を除いて、第５の実施形態と同様である。従って、薄膜トランジスタ５００ｂの構成については、図３２における第５の実施形態と異なる構成についてのみ説明する。
図３２に示すように、本実施形態における薄膜トランジスタ５００ｂにおいては、基板１０上に、下層から、ゲート電極２２４、ゲート絶縁層２３４、チャネル２４４（本実施形態では、チャネル２４４ｂ）、ソース電極２５８及びドレイン電極２５６の順序で積層されている。
本実施形態のチャネル２４４ｂは、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むチャネル用酸化物（本実施形態では、第５酸化物）からなる。また、チャネル用酸化物は、インジウム（Ｉｎ）を１としたときに０．２５以上１以下の原子数比となる亜鉛（Ｚｎ）を含む。
２．薄膜トランジスタ５００ｂの製造方法
薄膜トランジスタ５００ｂの製造方法においても、図２７に示すように、ゲート絶縁層２３４上に、公知のスピンコーティング法により、チャネル用前駆体層２４２ｂを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体及び亜鉛（Ｚｎ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第５前駆体溶液）を出発材とするチャネル用前駆体層２４２ｂが形成される。
その後、予備焼成として、チャネル用前駆体層２４２ｂを所定時間、８０℃以上３００℃以下で加熱する。さらにその後、本焼成として、チャネル用前駆体層２４２ｂを、酸素雰囲気中、所定時間（例えば、５分間）、３５０℃以上４４０℃以下で加熱することにより、図２８に示すように、ゲート絶縁層２３４上に、インジウム（Ｉｎ）とジルコニウム（Ｚｒ）とからなる酸化物であるチャネル２４４ｂが形成される。なお、本実施形態のインジウム（Ｉｎ）を含む前駆体の例は、酢酸インジウムである。また、本実施形態の亜鉛（Ｚｎ）を含む前駆体の例は、塩化亜鉛である。
３．薄膜トランジスタ５００ｂの特性
次に、第５の実施形態の変形例において製造された薄膜トランジスタ５００ｂの電気特性が調べられた。
（１）電流−電圧特性
図３４は、薄膜トランジスタ５００ｂのＶｇ−Ｉｄ特性を示すグラフである。なお、図３４におけるＶＤは２Ｖである。また、表５は、薄膜トランジスタ５００ｂにおけるサブスレッショルド特性（ＳＳ）、電界効果移動度（μＦＥ）、及びＯＮ／ＯＦＦ比を示している。
図３４及び表５に示すように、第５の実施形態の変形例における薄膜トランジスタ５００ｂのＶｇ−Ｉｄ特性を調べたところ、サブスレッショルド特性（ＳＳ）が７０ｍＶ／ｄｅｃ．以上８０ｍＶ／ｄｅｃ．以下であり、電界効果移動度（μＦＥ）が７７．３ｃｍ２／Ｖｓであった。また、ＯＮ／ＯＦＦ比は、１０６を超えるオーダーであった。従って、薄膜トランジスタ５００ｂは、それを構成するゲート電極、ゲート絶縁層、及びチャネルが酸化物層であるとともに、溶液法を採用することによって形成されているが、トランジスタとしての機能を十分に発揮し得ることが確認された。
上述のとおり、本実施形態の薄膜トランジスタ５００ｂは、薄膜トランジスタとしての良好な電気特性を実現し得ることが明らかとなった。また、本実施形態の薄膜トランジスタ５００ｂの製造方法によれば、ゲート絶縁層及びチャネルが酸化物によって構成されるとともに、溶液法を用いて形成されているため、従来の方法と比較して大面積化が容易になるとともに、工業性ないし量産性が格段に高められることになる。
＜第６の実施形態＞
本実施形態では、第５の実施形態における一部の層の形成過程において型押し加工が施されている点を除いて、第５の実施形態と同様である。したがって、第５の実施形態と重複する説明は省略され得る。
１．薄膜トランジスタ６００ａの製造方法
図３５乃至図３９は、それぞれ、薄膜トランジスタ６００（本実施形態における６００ａ）の製造方法の一過程を示す断面模式図である。また、図４０は、本実施形態における薄膜トランジスタ６００ａの製造方法の一過程及び全体構成を示す断面模式図である。なお、図面を簡略化するため、各電極からの引き出し電極のパターニングについての記載は省略する。
（１）ゲート電極の形成
まず、基板１０上に、第５の実施形態と同様に、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするゲート電極用前駆体溶液を出発材とするゲート電極用前駆体層２２２を形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。
本実施形態では、予備焼成のみを行ったゲート電極用前駆体層２２２に対して、型押し加工を施す。具体的には、ゲート電極層のパターニングを行うため、図３５に示すように、８０℃以上３００℃以下に加熱した状態で、ゲート電極用型Ｍ３を用い、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工を施す。
その後、ゲート電極用前駆体層極２２２を全面エッチングすることにより、ゲート絶縁層に対応する領域以外の領域からゲート電極用前駆体層極２２２を除去する（ゲート電極用前駆体層極２２２の全面に対するエッチング工程）。なお、本実施形態のゲート電極用前駆体層極２２２のエッチング工程は、真空プロセスを用いることないウェットエッチング技術を用いて行われたが、プラズマを用いた、いわゆるドライエッチング技術によってエッチングされることを妨げない。
その後、所定時間（例えば、２０分間）、本焼成として３５０℃以上４４０℃以下で加熱することにより、図３６に示すように、基板１０上にゲート電極２２４が形成される。
（２）ゲート絶縁層の形成
次に、基板１０及びゲート電極２２４上に、第５の実施形態と同様に、ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液を出発材とするゲート絶縁層用前駆体層２３２を形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。なお、本実施形態では、ゲート絶縁層用前駆体層２３２に対する型押し加工を施していないが、本実施形態はこの態様に限定されない。例えば、第４の実施形態と同様に、このゲート絶縁層用前駆体層２３２に対しても型押し加工及びその後のゲート絶縁層用前駆体層２３２の全面に対するエッチング工程を施すことによって、型押し構造を形成することができる。
具体的には、ゲート絶縁層２３４の形成過程における型押し工程では、ゲート絶縁層２３２を形成する前に、そのゲート絶縁層用前駆体層２３２を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工が施される。この型押し加工により、ゲート絶縁層用前駆体層２３２に対して型押し構造が形成される。
本実施形態では、第５の実施形態と同様に予備焼成を行った後、所定時間（例えば、２０分間）、本焼成として３５０℃以上４４０℃以下で加熱することにより、基板１０及びゲート電極２２４上に、ゲート絶縁層２３４が形成される。
（３）チャネルの形成
次に、基板１０及びゲート絶縁層２３４上に、第５の実施形態と同様に、インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び錫（Ｓｎ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第４前駆体溶液）を出発材とするチャネル用前駆体層２４２ａが形成される。その後、酸素含有雰囲気中で、８０℃以上３００℃以下に加熱した状態で予備焼成を行う。なお、本実施形態では、チャネル２４４（本実施形態におけるチャネル２４４ａ）に対する型押し加工を施していないが、本実施形態はこの態様に限定されない。例えば、第４の実施形態と同様に、このチャネル２４４ａに対しても型押し加工及びその後のチャネル２４４ａの全面に対するエッチング工程を施すことによって、型押し構造を形成することができる。
具体的には、チャネル２４４ａの形成過程における型押し工程では、チャネル２４４ａを形成する前に、そのチャネル用前駆体層２４２ａを、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工が施される。この型押し加工により、チャネル用前駆体層２４２ａに対して型押し構造が形成される。
本実施形態では、第５の実施形態と同様に予備焼成を行った後、所定時間（例えば、２０分間）、本焼成として３５０℃以上４４０℃以下で加熱することにより、基板１０及びゲート絶縁層２３４上に、チャネル２４４ａが形成される。
（４）ソース電極及びドレイン電極の形成
本実施形態では、その後、溶液法を採用した上で型押し加工を施すことにより、ゲート電極の形成と同様、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするソース／ドレイン電極用前駆体溶液を出発材とするソース電極及びドレイン電極が形成される。具体的には、以下のとおりである。
チャネル２４４ａが形成された後、チャネル２４４ａ上に、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするソース／ドレイン電極用前駆体溶液を出発材とするソース／ドレイン電極用前駆体層２５２を形成する。その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。
その後、ソース／ドレイン電極のパターニングを行うために、図３８に示すように、８０℃以上３００℃以下に加熱した状態で、ソース／ドレイン電極用型Ｍ４を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工を施す。その結果、将来的にソース電極及びドレイン電極となる領域（図３９の（ａ））上には、約１００ｎｍ〜約３００ｎｍの層厚のソース／ドレイン電極用前駆体層２５２が形成される。また、将来的にチャネル用酸化物層２４４が残される領域（図３９の（ｂ））上には、約１０ｎｍ〜約１００ｎｍの層厚のソース／ドレイン電極用前駆体層２５２が形成される。一方、将来的にチャネル用酸化物層２４４が取り除かれる領域（図３９の（ｃ））上には、約１０ｎｍ〜約１００ｎｍの層厚のソース／ドレイン電極用前駆体層２５２が形成される。なお、ソース／ドレイン電極用型Ｍ４を用いて、１ＭＰａ以上２０ＭＰａ以下の圧力で型押し加工を施すことにより、第５の実施形態の効果の少なくとも一部が奏され得る。
その後、本焼成として、ソース／ドレイン電極用前駆体層２５２を、大気中で、所定時間（例えば、２０分間）、本焼成として、２４０℃以上４４０℃以下で加熱することにより、ソース／ドレイン電極用酸化物層２５４が形成される。
さらにその後、ソース／ドレイン電極用酸化物層２５４の全面に対して、アルゴン（Ａｒ）プラズマによるドライエッチングを行う。その結果、最も薄い領域（図３９の（ｃ））のソース／ドレイン電極用酸化物層２５４が最初にエッチングされ、その後継続して、露出したチャネル用酸化物層２４４がエッチングされることになる。続いて、２番目に薄い領域（図３９の（ｂ））のソース／ドレイン電極用酸化物層２５４がエッチングされるとともに、最も薄い領域（図３９の（ｃ））におけるチャネル２４４ａがエッチングされたときに、プラズマ処理を停止する。このように、本実施形態では、上述の領域（ｂ）と領域（ｃ）の各層厚を調整することにより、領域（ｂ）のチャネル２４４ａを残した状態で、領域（ｃ）のチャネル２４４ａが取り除かれる。その結果、図４０に示すように、チャネル領域自身の分離が実現されるとともに、ソース電極２５８及びドレイン電極２５６がチャネル領域を介して完全に分離されるように形成される。
本実施形態において形成されたソース電極２５８及びドレイン電極２５６の抵抗率は、１０−３Ωｃｍのオーダー以下であった。
なお、本実施形態のエッチング工程は、アルゴン（Ａｒ）プラズマによるドライエッチングによってエッチングされたが、真空プロセスを用いることないウェットエッチング技術を用いて行われることを妨げない。
上述のように、本実施形態では、各酸化物層に対して型押し加工を施すことによって型押し構造を形成する、「型押し工程」が採用されている。この型押し工程が採用されることにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、本実施形態では、ソース電極及びドレイン電極も溶液法によって形成されているため、ゲート電極、ゲート絶縁膜、チャネル、ソース電極、及びドレイン電極というデバイスを構成する全ての酸化物層が溶液法によって形成されている点は、特筆に値する。従って、本実施形態の薄膜トランジスタ６００は、極めて工業性ないし量産性に優れている。
＜第６の実施形態の変形例＞
本実施形態は、薄膜トランジスタ６００ｂのチャネル２４４ｂが、インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むチャネル用酸化物からなるチャネル用酸化物である点を除いて、第６の実施形態と同様である。したがって、第６の実施形態と重複する説明は省略され得る。
図３５乃至図３９は、それぞれ、薄膜トランジスタ６００（本実施形態における６００ｂ）の製造方法の一過程を示す断面模式図である。また、図４０の断面模式図は、本実施形態における薄膜トランジスタ６００ｂの製造方法の一過程及び全体構成を示している。
１．薄膜トランジスタ６００ｂの製造方法
薄膜トランジスタ６００ｂの製造方法においても、ゲート絶縁層２３４上に、公知のスピンコーティング法により、チャネル用前駆体層２４２ｂを形成する。本実施形態では、インジウム（Ｉｎ）を含む前駆体及び亜鉛（Ｚｎ）を含む前駆体を溶質とするチャネル用前駆体溶液（本実施形態では、第５前駆体溶液）を出発材とするチャネル用前駆体層２４２ｂが形成される。
その後、酸素含有雰囲気中で、８０℃以上２５０℃以下に加熱した状態で予備焼成を行う。なお、本実施形態では、チャネル２４４（本実施形態におけるチャネル２４４ｂ）に対する型押し加工を施していないが、本実施形態はこの態様に限定されない。例えば、第４の実施形態と同様に、このチャネル２４４ｂに対しても型押し加工及びその後のチャネル２４４ｂの全面に対するエッチング工程を施すことによって、型押し構造を形成することができる。
本実施形態では、第６の実施形態と同様に予備焼成を行った後、所定時間（例えば、２０分間）、本焼成として３５０℃以上４４０℃以下で加熱することにより、基板１０及びゲート絶縁層２３４上に、チャネル２４４ｂが形成される。
その後、第６の実施形態と同様に、ソース電極及びドレイン電極も溶液法と型押し加工を用いて形成される。
上述のように、本実施形態では、各酸化物層に対して型押し加工を施すことによって型押し構造を形成する、「型押し工程」が採用されている。この型押し工程が採用されることにより、真空プロセスやフォトリソグラフィー法を用いたプロセス、あるいは紫外線の照射プロセス等、比較的長時間、及び／又は高価な設備を必要とするプロセスが不要になる。また、本実施形態では、ソース電極及びドレイン電極も溶液法によって形成されているため、ゲート電極、ゲート絶縁膜、チャネル、ソース電極、及びドレイン電極というデバイスを構成する全ての酸化物層が溶液法によって形成されている点は、特筆に値する。従って、本実施形態の薄膜トランジスタ６００は、極めて工業性ないし量産性に優れている。
加えて、第５の実施形態、第５の実施形態の変形例、第６の実施形態、及び第６の実施形態の変形例においては、各層に対する加熱処理の最高温度が４４０℃以下に抑えられていることは特筆に値する。従って、前述の各実施形態の薄膜トランジスタは、極めて省エネルギーと低コスト化を実現し得る薄膜トランジスタである。その意味でも、前述の各実施形態の薄膜トランジスタは、極めて工業性ないし量産性に優れていといえる。
＜その他の実施形態＞
上述の各実施形態における効果を適切に奏させるために、ゲート電極層の前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から２種が選択されるアルコールの混合溶媒であることが好ましい。また、第２前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。また、チャネル用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
加えて、上述の各実施形態における効果を適切に奏させるために、ゲート電極用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。また、ソース／ドレイン電極用前駆体溶液の溶媒は、エタノール、プロパノール、ブタノール、２−メトキシエタノール、２−エトキシエタノール、２−ブトキシエタノールの群から選択される１種のアルコール溶媒、又は酢酸、プロピオン酸、オクチル酸の群から選択される１種のカルボン酸である溶媒であることが好ましい。
また、上述の各実施形態における各酸化物層を形成するための予備焼成の際、予備焼成温度は、もっとも好ましくは、１００℃以上２５０℃以下である。これは、各種の前駆体層中の溶媒をより確度高く蒸発させることが出来るからである。また、特に、その後に型押し工程を行う場合は、前述の温度範囲で予備焼成を行うことにより、将来的な塑性変形を可能にする特性を発現させるためにより好ましいゲル状態（熱分解前であって有機鎖が残存している状態と考えられる）を形成することができる。
また、第６の実施形態では、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするゲート電極用前駆体溶液を出発材として、ゲート電極を形成していたが、第６の実施形態は、このゲート電極用前駆体溶液に限定されない。例えば、ランタン（Ｌａ）を含む前駆体、ビスマス（Ｂｉ）を含む前駆体、及びルテニウム（Ｒｕ）を含む前駆体を溶質とする前駆体溶液であるゲート電極用前駆体溶液を出発材として、ゲート電極を形成することも採用し得る他の一態様である。その場合は、ランタン（Ｌａ）、ビスマス（Ｂｉ）、及びルテニウム（Ｒｕ）とからなる酸化物であるゲート電極用酸化物（不可避不純物を含み得る）が形成される。
また、上述の第４及び第６の実施形態では、高い塑性変形能力を得た前駆体層に対して型押し加工を施すこととしている。その結果、型押し加工を施す際に印加する圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力であっても、各前駆体層が型の表面形状に追随して変形するようになり、所望の型押し構造を高い精度で形成することが可能となる。また、その圧力を１ＭＰａ以上２０ＭＰａ以下という低い圧力範囲に設定することにより、型押し加工を施す際に型が損傷し難くなるとともに、大面積化にも有利となる。
ここで、上記の圧力を「１ＭＰａ以上２０ＭＰａ以下」の範囲内としたのは、以下の理由による。まず、その圧力が１ＭＰａ未満の場合には、圧力が低すぎて各前駆体層を型押しすることができなくなる場合があるからである。他方、その圧力が２０ＭＰａもあれば、十分に前駆体層を型押しすることができるため、これ以上の圧力を印加する必要がないからである。前述の観点から言えば、上述の第４及び第６の実施形態、並びに第６の実施形態の変形例における型押し工程においては、２ＭＰａ以上１０ＭＰａ以下の範囲内にある圧力で型押し加工を施すことがより好ましい。
また、第６の実施形態又は第６の実施形態の変形例のソース／ドレイン電極用前駆体溶液を出発材とするソース電極及びドレイン電極の代わりに、ランタン（Ｌａ）を含む前駆体、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするソース／ドレイン電極用前駆体溶液を出発材とするソース電極及びドレイン電極を形成することも可能である。その場合であっても、実質的に同じ焼成温度によってソース電極及びドレイン電極を形成できる。加えて、第６の実施形態のソース／ドレイン電極用前駆体層２５２に対する型押し加工と同様に、ランタン（Ｌａ）を含む前駆体、ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とするソース／ドレイン電極用前駆体層に対する型押し工程も適用し得る。
さらに、第６の実施形態又は第６の実施形態の変形例において、チャネル２４４ａ，２４４ｂが形成された後、溶液法を採用した上で型押し加工を施すことにより、ＩＴＯ層からなるソース電極及びドレイン電極が形成してもよい。具体的には、以下のとおりである。
初めに、チャネル２４４ａ，２４４ｂが形成された後、第５の実施形態又は第５の実施形態の変形例と同様、チャネル２４４ａ，２４４ｂ上に、公知のスピンコーティング法により、インジウム（Ｉｎ）を含む前駆体及び錫（Ｓｎ）を含む前駆体を溶質とするソース／ドレイン電極用前駆体溶液を出発材とするソース／ドレイン電極用前駆体層２５２を形成する。ここで、この態様におけるソース／ドレイン電極用酸化物層２５４のためのインジウム（Ｉｎ）を含む前駆体の例として、酢酸インジウム、硝酸インジウム、塩化インジウム、又は各種のインジウムアルコキシド、（例えば、インジウムイソプロポキシド、インジウムブトキシド、インジウムエトキシド、インジウムメトキシエトキシド）が採用され得る。また、本実施形態におけるソース／ドレイン電極用酸化物層２５４のための錫（Ｓｎ）を含む前駆体の例として、酢酸錫、硝酸錫、塩化錫、又は各種の錫アルコキシド、（例えば、錫イソプロポキシド、錫ブトキシド、錫エトキシド、錫メトキシエトキシド）が採用され得る。
この場合、予備焼成として、例えば約５分間、ソース／ドレイン電極用前駆体層を大気中において１５０℃に加熱した後、ソース／ドレイン電極のパターニングを行うために、例えば２００℃に加熱した状態で、ソース／ドレイン電極用型Ｍ４を用いて、５ＭＰａの圧力で型押し加工を施す。その後、本焼成として、ソース／ドレイン電極用前駆体層を、大気中で、例えば約５分間、２５０℃以上４００℃以下に加熱することによりソース／ドレイン電極用酸化物層が形成される。さらに、本焼成として、窒素雰囲気中で、例えば、約１５分間、４５０℃に加熱することにより、ＩＴＯ中の酸素が欠損し、この欠損が導電性の酸素欠損キャリアとなるため、導電性向上を図ることが可能となる。
また、上述のそれぞれの型押し工程において、予め、型押し面が接触することになる各前駆体層の表面に対する離型処理及び／又はその型の型押し面に対する離型処理を施しておき、その後、各前駆体層に対して型押し加工を施すことが好ましい。そのような処理を施すことにより、各前駆体層と型との間の摩擦力を低減することができるため、各前駆体層に対してより一層精度良く型押し加工を施すことが可能となる。なお、離型処理に用いることができる離型剤としては、界面活性剤（例えば、フッ素系界面活性剤、シリコン系界面活性剤、ノニオン系界面活性剤等）、フッ素含有ダイヤモンドライクカーボン等を例示することができる。
また、上述の各実施形態における各前駆体層に対する型押し工程と本焼成の工程との間に、型押し加工が施された各前駆体層（例えば、ソース電極及びドレイン用前駆体層）のうち最も層厚が薄い領域においてその前駆体層が除去される条件で、その前駆体層を全体的にエッチングする工程が含まれることは、より好ましい一態様である。これは、各前駆体層を本焼成した後にエッチングするよりも容易に不要な領域を除去することが可能なためである。従って、上述の各実施形態において、本焼成後に全面エッチングを行っている工程の代わりに、前述のより好ましい一態様を採用することができる。
以上述べたとおり、上述の各実施形態の開示は、それらの実施形態の説明のために記載したものであって、本発明を限定するために記載したものではない。加えて、各実施形態の他の組合せを含む本発明の範囲内に存在する変形例もまた、特許請求の範囲に含まれるものである。

Claims (22)

  1. ゲート電極とチャネルとの間に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を備え、
    前記チャネルが、
    インジウム（Ｉｎ）と亜鉛（Ｚｎ）とジルコニウム（Ｚｒ）とからなり、前記インジウム（Ｉｎ）を１としたときのジルコニウム（Ｚｒ）の原子数比が０．０１５以上０．０７５以下である第１酸化物（不可避不純物を含み得る）、
    インジウム（Ｉｎ）とジルコニウム（Ｚｒ）とからなり、前記インジウム（Ｉｎ）を１としたときのジルコニウム（Ｚｒ）の原子数比が０．０５５以上０．１６である第２酸化物（不可避不純物を含み得る）、又は
    インジウム（Ｉｎ）とランタン（Ｌａ）とからなり、前記インジウム（Ｉｎ）を１としたときのランタン（Ｌａ）の原子数比が０．０５５以上０．１６以下である第３酸化物（不可避不純物を含み得る）からなるチャネル用酸化物である、
    薄膜トランジスタ。
  2. 前記チャネル用酸化物が、第１酸化物であってアモルファス相である、
    請求項１に記載の薄膜トランジスタ。
  3. 前記チャネル用酸化物が、第２酸化物であってアモルファス相である、
    請求項１に記載の薄膜トランジスタ。
  4. 前記チャネル用酸化物が、第３酸化物であってアモルファス相である、
    請求項１に記載の薄膜トランジスタ。
  5. 前記ゲート絶縁層の比誘電率が、１５以上３０以下である、
    請求項１乃至請求項４のいずれか１項に記載の薄膜トランジスタ。
  6. 前記チャネルの層の厚みが、５ｎｍ以上８０ｎｍ以下である、
    請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタ。
  7. 前記チャネルが、前記第１酸化物であって、かつ、
    Ｘ線光電子分光法（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析における、前記チャネルに含まれる酸素原子の総数を１としたときの、５３１ｅＶ以上５３２ｅＶ以下の範囲内のピークに起因する酸素原子の数が、０．１９以上０．２１以下である、
    請求項１乃至請求項６のいずれか１項に記載の薄膜トランジスタ。
  8. ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液であるゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を、ゲート電極層に接するように形成するゲート絶縁層形成工程を、
    前記ゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成するチャネルの形成工程との間に含み、
    前記チャネルの形成工程が、
    インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び前記インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とする第１前駆体溶液、
    インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む前駆体を溶質とする第２前駆体溶液、又は、
    インジウム（Ｉｎ）を含む前駆体及び前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む前駆体を溶質とする第３前駆体溶液
    を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱することにより、
    インジウム（Ｉｎ）と亜鉛（Ｚｎ）とを含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０１５以上０．０７５以下の原子数比となるジルコニウム（Ｚｒ）を含む第１酸化物（不可避不純物を含み得る）、
    インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるジルコニウム（Ｚｒ）を含む第２酸化物（不可避不純物を含み得る）、又は
    インジウム（Ｉｎ）を含むとともに、前記インジウム（Ｉｎ）を１としたときに０．０５５以上０．１６以下の原子数比となるランタン（Ｌａ）を含む第３酸化物（不可避不純物を含み得る）
    であるチャネル用酸化物を形成する工程である、
    薄膜トランジスタの製造方法。
  9. 前記ゲート絶縁層を形成するための加熱温度が、３５０℃以上５５０℃以下であり、
    前記チャネルを形成するための加熱温度が、３５０℃以上５５０℃以下である、
    請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記チャネル用酸化物が、第１酸化物であってアモルファス相である、
    請求項８に記載の薄膜トランジスタの製造方法。
  11. 前記チャネル用酸化物が、第２酸化物であってアモルファス相である、
    請求項８に記載の薄膜トランジスタの製造方法。
  12. 前記チャネル用酸化物が、第３酸化物であってアモルファス相である、
    請求項８に記載の薄膜トランジスタの製造方法。
  13. 前記ゲート絶縁層形成工程において、
    前記ゲート絶縁層を形成する前に、前記ゲート絶縁層用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記ゲート絶縁層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    請求項８乃至請求項１２のいずれか１項に記載の薄膜トランジスタの製造方法。
  14. 前記チャネルの形成工程において、
    前記チャネルを形成する前に、前記チャネル用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記チャネル用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    請求項８乃至請求項１３のいずれか１項に記載の薄膜トランジスタの製造方法。
  15. ゲート電極とチャネルとの間に、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を備え、
    前記チャネルが、
    インジウム（Ｉｎ）と亜鉛（Ｚｎ）と錫（Ｓｎ）とからなる第４酸化物（不可避不純物を含み得る）、又はインジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる第５酸化物（不可避不純物を含み得る）である、
    薄膜トランジスタ。
  16. 前記第４酸化物における前記インジウムの原子数を１とした場合に、前記亜鉛（Ｚｎ）の原子数が０．１５以上０．７５以下であり、かつ、
    前記インジウムの原子数を１とした場合に、前記錫（Ｓｎ）の原子数が０．５以上
    ２以下である、
    請求項１５に記載の薄膜トランジスタ。
  17. ランタン（Ｌａ）を含む前駆体及びジルコニウム（Ｚｒ）を含む前駆体を溶質とする前駆体溶液であるゲート絶縁層用前駆体溶液を出発材とするゲート絶縁層用前駆体層を、酸素含有雰囲気中において加熱することにより、ランタン（Ｌａ）とジルコニウム（Ｚｒ）とからなる酸化物（不可避不純物を含み得る）であるゲート絶縁層を、ゲート電極層に接するように形成するゲート絶縁層形成工程を、
    前記ゲート電極層の形成工程とチャネル用酸化物（不可避不純物を含み得る）を形成する前記チャネルの形成工程との間に含み、
    前記チャネルの形成工程が、
    インジウム（Ｉｎ）を含む前駆体、亜鉛（Ｚｎ）を含む前駆体、及び錫（Ｓｎ）を含む前駆体を溶質とする第４前駆体溶液、
    インジウム（Ｉｎ）を含む前駆体及び亜鉛（Ｚｎ）を含む前駆体を溶質とする第５前駆体溶液
    を出発材とするチャネル用前駆体層を、酸素含有雰囲気中において加熱することにより、
    インジウム（Ｉｎ）と亜鉛（Ｚｎ）と錫（Ｓｎ）とからなる第４酸化物、又は
    インジウム（Ｉｎ）と亜鉛（Ｚｎ）とからなる第５酸化物
    であるチャネル用酸化物を形成する工程である、
    薄膜トランジスタの製造方法。
  18. 前記第４酸化物における前記インジウムの原子数を１とした場合に、前記亜鉛（Ｚｎ）の原子数が０．１５以上０．７５以下であり、かつ、
    前記インジウムの原子数を１とした場合に、前記錫（Ｓｎ）の原子数が０．５以上
    ２以下である、
    請求項１７に記載の薄膜トランジスタの製造方法。
  19. 前記ゲート絶縁層を形成するための加熱温度が、３５０℃以上４４０℃以下であり、
    前記チャネルを形成するための加熱温度が、３５０℃以上４４０℃以下である、
    請求項１７又は請求項１８に記載の薄膜トランジスタの製造方法。
  20. 前記ゲート電極層の形成工程において、
    ビスマス（Ｂｉ）を含む前駆体及びルテニウム（Ｒｕ）を含む前駆体を溶質とする前駆体溶液であるゲート電極用前駆体溶液を出発材とするゲート電極用前駆体層、又は、
    ランタン（Ｌａ）を含む前駆体、ビスマス（Ｂｉ）を含む前駆体、及びルテニウム（Ｒｕ）を含む前駆体を溶質とする前駆体溶液であるゲート電極用前駆体溶液を出発材とするゲート電極用前駆体層
    を酸素含有雰囲気中において加熱することにより、前記ビスマス（Ｂｉ）と前記ルテニウム（Ｒｕ）とからなる酸化物であるゲート電極用酸化物（不可避不純物を含み得る）、又は前記ランタン（Ｌａ）、前記ビスマス（Ｂｉ）、及び前記ルテニウム（Ｒｕ）とからなる酸化物であるゲート電極用酸化物（不可避不純物を含み得る）を形成する前に、前記ゲート電極用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記ゲート電極用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    請求項１７乃至請求項１９のいずれか１項に記載の薄膜トランジスタの製造方法。
  21. 前記ゲート絶縁層形成工程において、
    前記ゲート絶縁層を形成する前に、前記ゲート絶縁層用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記ゲート絶縁層用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    請求項１７至請求項２０のいずれか１項に記載の薄膜トランジスタの製造方法。
  22. 前記チャネルの形成工程において、
    前記チャネルを形成する前に、前記チャネル用前駆体層を、酸素含有雰囲気中において、８０℃以上３００℃以下で加熱した状態で型押し加工を施すことにより、前記チャネル用前駆体層に対して型押し構造を形成する型押し工程をさらに含む、
    請求項１７至請求項２１のいずれか１項に記載の薄膜トランジスタの製造方法。
JP2014506223A 2012-03-23 2013-03-18 薄膜トランジスタ及び薄膜トランジスタの製造方法 Active JP5999525B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012068133 2012-03-23
JP2012068133 2012-03-23
PCT/JP2013/057621 WO2013141197A1 (ja) 2012-03-23 2013-03-18 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2013141197A1 JPWO2013141197A1 (ja) 2015-08-03
JP5999525B2 true JP5999525B2 (ja) 2016-09-28

Family

ID=49222654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014506223A Active JP5999525B2 (ja) 2012-03-23 2013-03-18 薄膜トランジスタ及び薄膜トランジスタの製造方法

Country Status (6)

Country Link
US (3) US9536993B2 (ja)
JP (1) JP5999525B2 (ja)
KR (1) KR102179912B1 (ja)
CN (1) CN104221154B (ja)
TW (1) TWI591830B (ja)
WO (1) WO2013141197A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053103A (ko) 2020-10-21 2022-04-29 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6241848B2 (ja) * 2014-01-31 2017-12-06 国立研究開発法人物質・材料研究機構 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
CN104167449B (zh) * 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9680030B1 (en) * 2015-12-02 2017-06-13 Advanced Device Research Inc. Enhancement-mode field effect transistor having metal oxide channel layer
CN108780757B (zh) 2016-03-22 2022-08-23 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN107342345B (zh) * 2017-06-27 2019-05-21 重庆大学 一种基于铁电栅介质和薄层二硫化钼沟道的光电晶体管
CN107293616B (zh) * 2017-06-30 2019-05-21 重庆大学 一种基于铁电栅介质和CdSe纳米线的光电晶体管
US11164809B2 (en) * 2018-12-17 2021-11-02 Intel Corporation Integrated circuits and methods for forming integrated circuits
KR102145387B1 (ko) * 2019-01-07 2020-08-18 한양대학교 산학협력단 박막 트랜지스터 및 그 제조방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563168A (ja) 1991-08-30 1993-03-12 Sharp Corp アクテイブマトリクス基板
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
JP2001168308A (ja) * 1999-09-30 2001-06-22 Canon Inc シリコン薄膜の製造方法、ｓｏｉ基板の作製方法及び半導体装置
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009081885A1 (ja) * 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
CN101339959B (zh) * 2008-08-07 2012-03-14 清华大学 薄膜晶体管及其半导体薄膜的制备方法
JP5438011B2 (ja) 2008-08-27 2014-03-12 出光興産株式会社 スパッタリングターゲット及びそれからなる酸化物半導体薄膜
US7998832B2 (en) * 2008-08-27 2011-08-16 Advanced Micro Devices, Inc. Semiconductor device with isolation trench liner, and related fabrication methods
US10644163B2 (en) * 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JP2010161227A (ja) * 2009-01-08 2010-07-22 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
EP2369627B1 (en) 2010-03-22 2017-01-25 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
WO2011138958A1 (ja) 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 機能性デバイスの製造方法、強誘電体材料層の製造方法、電界効果トランジスタの製造方法、並びに薄膜トランジスタ、電界効果トランジスタ、及び圧電式インクジェットヘッド
US8513720B2 (en) * 2010-07-14 2013-08-20 Sharp Laboratories Of America, Inc. Metal oxide semiconductor thin film transistors
KR101166801B1 (ko) * 2011-01-06 2012-07-26 에스케이하이닉스 주식회사 스위칭소자 및 이를 구비한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220053103A (ko) 2020-10-21 2022-04-29 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
US11664461B2 (en) 2020-10-21 2023-05-30 University-Industry Cooperation Group Of Kyung Hee University Oxide semiconductor thin-film transistor and method of fabricating the same

Also Published As

Publication number Publication date
KR102179912B1 (ko) 2020-11-17
CN104221154A (zh) 2014-12-17
US20170133517A1 (en) 2017-05-11
CN104221154B (zh) 2018-11-13
TW201342629A (zh) 2013-10-16
US20150076487A1 (en) 2015-03-19
US20190386151A1 (en) 2019-12-19
TWI591830B (zh) 2017-07-11
US10847657B2 (en) 2020-11-24
WO2013141197A1 (ja) 2013-09-26
US9536993B2 (en) 2017-01-03
JPWO2013141197A1 (ja) 2015-08-03
KR20150000484A (ko) 2015-01-02

Similar Documents

Publication Publication Date Title
JP5999525B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5278717B1 (ja) 固体電子装置
JP6033594B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6247684B2 (ja) 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP5293983B1 (ja) 固体電子装置
TWI610351B (zh) 氧化物層及氧化物層之製造方法、以及具備該氧化物層之電容器、半導體裝置、及微機電系統
JP5598928B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TWI671442B (zh) 氧化物介電體及其製造方法、以及固態電子裝置及其製造方法
JP5496995B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6238660B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
TW201741245A (zh) 氧化物介電質及其製造方法、以及固態電子裝置及其製造方法
JP2016167565A (ja) 導電性材料、固体電子装置、及びエッチングマスク材料、並びに導電性材料の製造方法及びエッチングマスク材料の製造方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20140730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5999525

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250