JP6241848B2 - 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 - Google Patents
薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 Download PDFInfo
- Publication number
- JP6241848B2 JP6241848B2 JP2014016632A JP2014016632A JP6241848B2 JP 6241848 B2 JP6241848 B2 JP 6241848B2 JP 2014016632 A JP2014016632 A JP 2014016632A JP 2014016632 A JP2014016632 A JP 2014016632A JP 6241848 B2 JP6241848 B2 JP 6241848B2
- Authority
- JP
- Japan
- Prior art keywords
- film transistor
- thin film
- insulator layer
- substrate
- rare earth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
基板20の厚さは、設計に応じて適宜設定することができる。
次に、本実施形態の薄膜トランジスタ10の製造方法について説明する。本実施形態の薄膜トランジスタのゲート絶縁体層および半導体層は、物理蒸着法(または物理気相成長法)、あるいは化学蒸着法(CVD)を用いることにより形成することも可能である。
図1を参照すると、実施例の薄膜トランジスタ10は以下のように製造した。ガラス基板20上にMoW膜をスパッタリングにより堆積し、通常のマスクを用いたフォトリソグラフィーによりゲート電極30のパターンを形成した。その上に、下記に詳細に説明するMOCVD法、およびプラズマCVD法によって、N濃度が20%の膜厚100nmのHf0.5La0.5ON膜からなる第1の絶縁体層41を形成し、引き続き膜厚が2〜50nmのSiO2膜からなる第2の絶縁体層42を堆積した。第1の絶縁体層41は基板からの不純物の拡散防止層として機能する。第2の絶縁体層42は半導体層の膜厚は2nm以上であることが望ましい。第1および第2の絶縁体層は300℃の温度で形成した。その上に、以下に説明する方法により、In−Si−O薄膜を堆積した後、通常のマスクを用いたフォトリソグラフィーにより半導体層50のパターンを形成した。その上にソース電極60およびドレイン電極70を、金(Au)を形成材料として用い、半導体層50および第2の絶縁体層42の表面にマスク蒸着することにより形成した。最後にソース電極60およびドレイン電極70および半導体層50の表面上にSi02を用いて層間絶縁膜80を形成した。
Hf(NMe2)4原料とLa(EtCp)3原料を1/1サイクル比率で供給し、H2Oを酸化ガスとして用いたALD法により、成膜温度200℃で、膜厚が50〜100nmのHf0.5La0.5O膜を成膜した。続いて、窒素プラズマ処理を200℃で施す事で、Hf0.5La0.5O膜の最表面に約1〜5nm厚さの、窒化したHf0.5La0.5ON層を形成した。また、NH3ガスを用いたアニールで窒素をHf0.5La0.5O膜へ導入する場合には、約600℃以上の熱処理温度で実施した。あるいは、Hf(NMe2)4原料とLa(EtCp)3原料を1/1サイクル比率で供給する窒素プラズマガスを用いたALD法で、成膜温度200℃で、膜厚が50〜100nmのHf0.5La0.5ON膜を成膜してもよい。
DC power :100W
真空度 :0.2Pa
プロセスガス流量 :Ar 20sccm/O2 2sccm
(sccm:Standard Cubic Centimeter per Minute)
基板温度 :25℃。加熱なし
ガラス基板に含まれるアルカリ金属、アルカリ土塁金属の拡散防止として、窒素を添加したHfLaON膜の効果を調べた。1021/cm3オーダーの高濃度のボロン(B)をドープしたガラス基板上へ、上記の成膜方法で、N濃度が20%のHf0.5La0.5ON膜を30nm作製した。続いて、ボロンの突き抜けが良く見えるようにIn−Si−O膜を150nm作製した。比較として、絶縁膜として30nm厚のSiO2膜を用いた試料も準備した。窒素雰囲気中、950℃で1分熱処理した後のSIMS(Secondary Ion Mass Spectroscopy)分析によるボロンの深さ分布を図3に示す。SiO2試料では、ボロンはSiO2膜を完全に突き抜けているのに対して、Hf0.5La0.5ON試料はボロンの拡散を抑制できている事が分る。ボロン突き抜けの抑制効果があるのは、窒素濃度が10%以上であり、50%以上になると絶縁性が著しく低下する傾向を示す。
Claims (13)
- 基板と、
前記基板上に設けられたゲート電極と、
前記ゲート電極上に設けられた絶縁体層と、
前記絶縁体上に設けられた半導体層と、
前記半導体層上に設けられたソース電極およびドレイン電極と
を備え、
前記ゲート電極は前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられており、
前記絶縁体層の形成材料が、Hfおよび希土類元素を含む金属酸窒化物を含む
薄膜トランジスタ。 - 前記希土類元素がLa、Y、Ce、Pr、Sm、Eu、Gd、Dy、Er、およびYbから選択された少なくとも1つの元素である、請求項1に記載の薄膜トランジスタ。
- 前記絶縁体層の比誘電率が12以上である請求項1あるいは請求項2のいずれか1項に記載の薄膜トランジスタ。
- 前記絶縁体層と前記半導体層との間に窒素を含まない第2の絶縁体層を設ける請求項1から3のいずれか1項に記載の薄膜トランジスタ。
- 前記第2の絶縁体層の厚さが2〜50nmである請求項4に記載の薄膜トランジスタ。
- 前記基板が透明基板である請求項1から5のいずれか1項に記載の薄膜トランジスタ。
- 前記透明基板がガラスである請求項6に記載の薄膜トランジスタ。
- 前記半導体層がIn、Ga、Zn、Sn、Zr、Si、Ti、W、Ta、Hf、Sc、Y、La、Pr、Nd、Gd、それ以外の希土類元素、Al、B、Cからなる群から選択された少なくとも1つの元素を含む酸化物半導体である、請求項1から7のいずれか1項に記載の薄膜トランジスタ。
- Hfおよび希土類元素を含む金属酸窒化物からなる絶縁体層を作製する工程を有し、
前記作製する工程は、MOCVD法、プラズマCVD法、ALD法の少なくとも1つの方法を用い、
Hfを含む有機金属ガスおよび希土類元素の1つを含む有機金属ガスを原料ガスに用い、
NH3、H2およびN2の少なくとも1つをプロセスガスに用いる、
請求項1から8のいずれか1項に記載の薄膜トランジスタの製造方法。 - 前記希土類元素がLa、Y、Ce、Pr、Sm、Eu、Gd、Dy、Er、およびYbから選択された少なくとも1つの元素であるである請求項9に記載の薄膜トランジスタの製造方法。
- 前記Hfを含む有機金属ガスがテトラキシジメチルアミドハフニウム(Hf(NMe2)4)であり、前記Laを含む有機金属ガスがトリス(エチルシクロペンタジエニル)ランタン(La(EtCp)3)である請求項9に記載の薄膜トランジスタの製造方法。
- 前記絶縁体層を形成する工程を、500℃以下で行う請求項9から11のいずれか1項に記載の薄膜トランジスタの製造方法。
- 請求項1から8のいずれか1項に記載の前記薄膜トランジスタと、さらに素子と配線とを有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016632A JP6241848B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014016632A JP6241848B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015144173A JP2015144173A (ja) | 2015-08-06 |
JP6241848B2 true JP6241848B2 (ja) | 2017-12-06 |
Family
ID=53889077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014016632A Active JP6241848B2 (ja) | 2014-01-31 | 2014-01-31 | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6241848B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6495808B2 (ja) | 2015-11-17 | 2019-04-03 | 株式会社東芝 | 酸化物半導体及び半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011249402A (ja) * | 2010-05-24 | 2011-12-08 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2012119383A (ja) * | 2010-11-29 | 2012-06-21 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP5680987B2 (ja) * | 2011-02-18 | 2015-03-04 | 株式会社アドバンテスト | 半導体装置、試験装置、および製造方法 |
JP5598928B2 (ja) * | 2011-11-18 | 2014-10-01 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
JP5496995B2 (ja) * | 2011-12-22 | 2014-05-21 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
WO2013141197A1 (ja) * | 2012-03-23 | 2013-09-26 | 独立行政法人科学技術振興機構 | 薄膜トランジスタ及び薄膜トランジスタの製造方法 |
-
2014
- 2014-01-31 JP JP2014016632A patent/JP6241848B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015144173A (ja) | 2015-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7064724B2 (ja) | 半導体装置 | |
KR102146224B1 (ko) | 반도체 장치 | |
JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JP6916426B2 (ja) | 積層構造体およびその製造方法、半導体装置ならびに結晶膜 | |
JP5584960B2 (ja) | 薄膜トランジスタおよび表示装置 | |
KR101980196B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
US20090008638A1 (en) | Oxide semiconductor, thin film transistor including the same and method of manufacturing a thin film transistor | |
US8207530B2 (en) | Oxide semiconductor and thin film transistor including the same | |
JP2016058744A (ja) | 電子装置 | |
KR101975929B1 (ko) | 질산화물 채널층을 구비한 트랜지스터 및 그 제조방법 | |
KR20100022408A (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
JP2012238763A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101861887B1 (ko) | 반도체 장치의 구동 방법 | |
TW201442249A (zh) | 薄膜電晶體 | |
KR102205698B1 (ko) | 반도체막의 형성방법 및 반도체막을 포함하는 트랜지스터의 제조방법 | |
KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP6241848B2 (ja) | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 | |
JP6308583B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置 | |
WO2015115330A1 (ja) | 薄膜トランジスタ、酸化物半導体、およびその製造方法 | |
JP6260992B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
CN108369962B (zh) | 薄膜晶体管及其制造方法以及半导体装置 | |
TW201431069A (zh) | 基於金屬氮氧化物之異質接面場效電晶體 | |
JP6327548B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP6252904B2 (ja) | 酸化物半導体およびその製法 | |
JP6273606B2 (ja) | 固定電荷を内部に誘起したゲート絶縁膜 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171026 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6241848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |