KR101748787B1 - 박막 트랜지스터 및 그 제조 방법 - Google Patents
박막 트랜지스터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101748787B1 KR101748787B1 KR1020140162617A KR20140162617A KR101748787B1 KR 101748787 B1 KR101748787 B1 KR 101748787B1 KR 1020140162617 A KR1020140162617 A KR 1020140162617A KR 20140162617 A KR20140162617 A KR 20140162617A KR 101748787 B1 KR101748787 B1 KR 101748787B1
- Authority
- KR
- South Korea
- Prior art keywords
- protective film
- thin film
- oxygen
- active layer
- source
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 156
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000010408 film Substances 0.000 claims abstract description 143
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 117
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 114
- 239000001301 oxygen Substances 0.000 claims abstract description 114
- 230000001681 protective effect Effects 0.000 claims abstract description 100
- 238000000034 method Methods 0.000 claims description 47
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 30
- 229910052782 aluminium Inorganic materials 0.000 claims description 25
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 25
- 238000009832 plasma treatment Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 229910052738 indium Inorganic materials 0.000 claims description 15
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 15
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 113
- 229910044991 metal oxide Inorganic materials 0.000 description 28
- 150000004706 metal oxides Chemical class 0.000 description 28
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 27
- 238000005229 chemical vapour deposition Methods 0.000 description 24
- 238000000231 atomic layer deposition Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 239000000203 mixture Substances 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 238000002161 passivation Methods 0.000 description 15
- 239000011241 protective layer Substances 0.000 description 15
- 239000011787 zinc oxide Substances 0.000 description 13
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 12
- 239000011701 zinc Substances 0.000 description 11
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 230000001590 oxidative effect Effects 0.000 description 9
- 229910052725 zinc Inorganic materials 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000010936 titanium Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 229910021480 group 4 element Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000010926 purge Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005470 impregnation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- -1 steam Chemical compound 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Abstract
본 발명은 게이트 전극과, 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극과, 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막과, 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층과, 상기 소오스 전극 및 드레인 전극 사이의 상기 활성층 상에 형성된 보호막을 포함하며, 상기 보호막은 적어도 이중 구조로 형성되며, 상기 활성층에 접하는 제 1 보호막이 산소 플라즈마 처리된 박막 트랜지스터 및 그 제조 방법을 제시한다.
Description
본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 특히 금속 산화물 반도체 박막을 활성층으로 이용하는 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
박막 트랜지스터(Thin Film Transistor; TFT)는 액정 표시 장치(Liquid Crystal Display; LCD)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소오스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
이러한 박막 트랜지스터의 활성층은 게이트 전극과 소오스/드레인 전극 사이에서 채널 역할을 하며, 종래에는 비정질 실리콘(Amorphous Silicon) 또는 결정질 실리콘(crystalline silicon)을 이용하여 형성하였다. 그러나, 실리콘을 이용한 박막 트랜지스터는 유리 기판을 사용해야 하기 때문에 무게가 무거울 뿐만 아니라 휘어지지 않아 플렉서블 표시 장치로 이용할 수 없는 단점이 있다. 이를 해결하기 위해 금속 산화물이 최근에 많이 연구되고 있다. 또한, 고속 소자 구현, 즉 이동도(mobility) 향상을 위해 전하 농도(carrier concentration)가 높고 전기 전도도가 우수한 결정질 박막을 활성층에 적용하는 것이 바람직하다.
이러한 금속 산화물로서 징크옥사이드(Zinc Oxide; ZnO) 박막에 대한 연구가 활발히 진행되고 있다. ZnO 박막은 저온에서도 쉽게 결정이 성장되는 특성을 가지고 있으며, 높은 전하 농도와 이동도를 확보하는데 우수한 물질로 알려져 있다. 그러나, ZnO 박막은 대기중에 노출되었을 때 -OH 기를 흡수하여 막질이 불안정하고, 그에 따라 박막 트랜지스터의 안정성(stability)을 저하시키는 단점이 있다. ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 인듐(In) 및 갈륨(Ga)을 도핑하여 인듐갈륨징크옥사이드(이하, IGZO라 함) 박막을 형성함으로써 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 향상시킬 수 있다. 이러한 IGZO 박막을 활성층으로 이용한 박막 트랜지스터가 한국공개특허 제2012-0077288호에 제시되어 있다.
그런데, IGZO 박막을 이용한 활성층은 소오스 및 드레인 전극을 형성하기 위한 식각 공정에서 손상될 수 있으며, 제조가 완료된 후 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있다. 이러한 문제를 해결하기 위해 활성층 상부에 보호막을 형성하는데, 이러한 박막 트랜지스터가 한국공개특허 제2013-0019903호에 제시되어 있다. 보호막은 단일막 또는 다층막으로 형성될 수 있는데, 예를 들어 알루미늄 옥사이드와 실리콘 옥사이드의 이중 구조로 형성할 수 있다. 그런데, IGZO 박막 상에 알루미늄 옥사이드를 형성한 후 실리콘 옥사이드를 형성하면 알루미늄 옥사이드 사이의 계면에서 결함이 발생되고 IGZO 박막의 산소 결핍으로 인하여 IGZO 박막이 도체화된다. 따라서, 박막 트랜지스터의 오프 커런트가 증가하여 온/오프비(on/off ration)가 감소하고, 그에 따라 박막 트랜지스터가 온 상태를 유지하게 됨으로써 정상적인 스위칭 동작이 불가능하게 된다.
본 발명은 도핑된 ZnO 박막을 활성층으로 이용하고 그 상부에 보호막을 형성하는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 활성층의 산소 결핍에 의한 도체화를 방지할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명은 활성층의 산소 결핍을 방지하여 보호막을 형성할 수 있는 박막 트랜지스터 및 그 제조 방법을 제공한다.
본 발명의 일 양태에 따른 박막 트랜지스터는 게이트 전극; 상기 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극; 상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막; 상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성된 활성층; 및 상기 소오스 전극 및 드레인 전극 사이의 상기 활성층 상에 형성된 보호막을 포함하며, 상기 보호막은 적어도 이중 구조로 형성되며, 상기 활성층에 접하는 제 1 보호막이 산소 플라즈마 처리된다.
상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막으로 형성된다.
상기 제 1 보호막은 산소가 다른 함유물에 비해 40% 이상 더 함유된다.
상기 보호막은 알루미늄 옥사이드 및 실리콘 옥사이드의 이중 구조로 형성되며, 상기 알루미늄 옥사이드가 산소 플라즈마 처리된다.
상기 알루미늄 옥사이드는 산소/알루미늄의 비가 1.4 내지 2.0이다.
본 발명의 다른 양태에 따른 박막 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하고 그 상부에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 활성층을 형성하는 단계; 상기 활성층 상에 적어도 이중 구조의 보호막을 형성하는 단계; 및 상기 활성층 상에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하고, 상기 보호막은 상기 활성층에 접하는 제 1 보호막을 산소 플라즈마 처리하여 형성한다.
상기 활성층은 3족 또는 4족 원소가 도핑된 산화아연 박막으로 형성한다.
상기 제 1 보호막은 산소가 다른 함유물에 비해 40% 이상 더 함유된다.
상기 제 1 보호막은 알루미늄 옥사이드를 포함하며, 상기 알루미늄 옥사이드가 산소 플라즈마 처리된다.
상기 알루미늄 옥사이드를 형성한 후 산소 포함 가스를 이용한 플라즈마 처리를 실시하고, 그 상부에 실리콘 옥사이드를 형성한다.
상기 플라즈마 처리에 의해 상기 알루미늄 옥사이드의 모폴로지가 개선되어 상기 실리콘 옥사이드의 접착력이 향상된다.
상기 알루미늄 옥사이드는 산소/알루미늄의 비가 1.4 내지 2.0이다.
본 발명의 실시 예들은 박막 트랜지스터의 금속 산화물 박막으로 활성층을 형성하고, 금속 산화물 박막 상에 보호막을 형성하여 활성층의 식각 손상 및 산소 침투에 의한 막질 저하를 방지할 수 있다. 또한, 보호막의 적어도 일부 두께를 산소 리치 상태로 형성함으로써 보호막 형성 시 활성층의 산소 결핍에 의한 활성층의 도체화를 방지할 수 있다. 따라서, 정상적인 박막 트랜지스터의 스위칭 동작을 유지할 수 있고, 그에 따라 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도.
도 2 내지 도 4는 종래 및 본 발명에 따른 박막 트랜지스터의 특성 그래프.
도 5는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 6 내지 도 12는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 13 및 도 14는 산소 플라즈마 처리를 실시하지 않은 알루미늄 옥사이드와 산소 플라즈마 처리를 실시한 알루미늄 옥사이드의 산소 및 알루미늄 분포를 도시한 도면.
도 2 내지 도 4는 종래 및 본 발명에 따른 박막 트랜지스터의 특성 그래프.
도 5는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도.
도 6 내지 도 12는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도.
도 13 및 도 14는 산소 플라즈마 처리를 실시하지 않은 알루미늄 옥사이드와 산소 플라즈마 처리를 실시한 알루미늄 옥사이드의 산소 및 알루미늄 분포를 도시한 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역 등의 부분이 다른 부분 "상부에" 또는 "상에" 있다고 표현되는 경우는 각 부분이 다른 부분의 "바로 상부" 또는 "바로 위에" 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 일 실시 예에 따른 박막 트랜지스터의 단면도로서, 버텀 게이트(Bottom gate)형 박막 트랜지스터의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성된 활성층(130)과, 활성층(130) 상에 형성되며 적어도 일부가 산소 리치(oxygen rich) 상태로 형성된 보호막(140)과, 활성층(130) 상에 형성되며 보호막(140) 상에서 서로 이격되어 형성된 소오스 전극(150a) 및 드레인 전극(150b)을 포함한다.
기판(100)은 투명 기판을 이용할 수 있는데, 예를 들어 실리콘 기판, 글래스 기판 또는 플렉서블 디스플레이를 구현하는 경우에는 플라스틱 기판(PE, PES, PET, PEN 등)이 사용될 수 있다. 또한, 기판(100)은 반사형 기판이 이용될 수 있는데, 예를 들어 메탈 기판이 사용될 수 있다. 메탈 기판은 스테인레스 스틸, 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 형성될 수 있다. 한편, 기판(100)으로 메탈 기판을 이용할 경우 메탈 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 메탈 기판과 게이트 전극(110)의 단락을 방지하고, 메탈 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이러한 절연막으로는 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이를의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다. 이와 더불어 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물중 적어도 하나를 포함하는 무기 물질을 절연막 하부에 확산 방지막으로 이용할 수 있다.
게이트 전극(110)은 도전 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 또한, 게이트 전극(110)은 단일층 뿐 아니라 복수 금속층의 다중층으로 형성할 수 있다. 즉, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 금속층과 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 금속층을 포함하는 이중층으로 형성할 수도 있다.
게이트 절연막(120)은 적어도 게이트 전극(110) 상부에 형성된다. 즉, 게이트 절연막(120)은 게이트 전극(110)의 상부 및 측부를 포함한 기판(100) 상에 형성될 수 있다. 게이트 절연막(120)은 금속 물질과의 밀착성이 우수하며 절연 내압이 우수한 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3), 지르코니아(ZrO2)를 포함하는 무기 절연막 중 하나 또는 그 이상의 절연 물질을 이용하여 형성할 수 있으며, 단일층 또는 다층으로 형성할 수 있다. 다층의 게이트 절연막(120)은 예를 들어 실리콘 나이트라이드 및 실리콘 옥사이드를 적층하여 형성할 수 있다. 여기서, 실리콘 옥사이드 증착 시 게이트 전극(110)의 산화 현상을 방지하기 위해 게이트 전극(110) 상부에 실리콘 나이트라이드를 먼저 형성할 수 있다. 또한, 실리콘 나이트라이드 증착 시 소오스로 이용되는 NH3의 수소(hydrogen)에 의해 활성층(130)의 캐리어 밀도(carrier concentration)가 상승하는 현상이 발생하므로 실리콘 나이트라이드의 두께를 최소화할 필요가 있다.
활성층(130)은 게이트 절연막(120) 상에 형성되며, 적어도 일부가 게이트 전극(110)과 중첩되도록 형성된다. 활성층(130)은 ZnO 박막의 막질을 개선하기 위해 ZnO 박막에 3족 또는 4족 원소, 예를 들어 인듐(In), 갈륨(Ga), 주석(Sn) 원소의 적어도 하나를 도핑함으로써 비정질 ZnO 박막을 유도하여 박막 트랜지스터의 안정성을 개선할 수 있다. 예를 들어, 활성층(130)은 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막으로 형성될 수 있으며, ZnO 박막에 인듐 및 틴(Tin)을 도핑한 인듐틴징크옥사이드(ITZO) 박막으로 형성될 수 있다. 본 실시 예는 IGZO 박막을 예로 들어 설명한다. 또한, 도핑된 ZnO 박막, 예를 들어 IGZO 박막을 이용한 활성층(130)은 원자층 증착(Atomic layer Deposition; 이하 ALD라 함), 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 함) 등의 화학적 증착 방식으로 형성할 수 있다. 이는 IGZO 박막을 IGZO 타겟을 이용한 스퍼터링에 의해 형성하면 박막의 증착이 진행될수록 박막의 조성이 변화되어 IGZO 박막의 막질이 균일하지 않은 문제가 있기 때문이다. 또한, 활성층(130)은 필요에 따라 조성이 다른 복수의 층으로 형성할 수 있는데, IGZO 타겟은 하나의 조성으로만 제작되기 때문에 이러한 다층 구조의 활성층(130)을 형성하기 어렵다. 즉, IGZO 타겟을 이용한 스퍼터링 공정으로는 조성이 다른 다층 구조의 활성층을 형성할 수 없다. 따라서, 본 발명은 IGZO 박막을 이용한 활성층(130)을 원자층 증착(Atomic layer Deposition; 이하 ALD라 함), 화학 기상 증착(Chemical Vapor Deposition; 이하 CVD라 함) 등의 화학적 증착 방식으로 형성함으로써 조성이 다른 복수의 층으로 형성할 수 있다. 한편, IGZO 박막은 인듐 소오스, 갈륨 소오스 및 징크 소오스와 산화 소오스를 이용하여 형성할 수 있다. 예를 들어 인듐 소오스로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn) 등을 이용할 수 있고, 갈륨 소오스로는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있으며, 징크 소오스로는 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ), 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 등을 이용할 수 있다. 또한, 산화 소오스로는 산소가 포함된 물질, 예를 들어 산소(O2), 오존(O3), 수증기(H2O), N2O, CO2 등의 적어도 어느 하나를 이용할 수 있다.
보호막(140)은 활성층(130) 형성 후 소오스 전극(150a) 및 드레인 전극(150b)을 형성하기 위한 식각 공정에서 활성층(130)이 노출되어 손상되는 것을 방지하기 위한 식각 정지막으로 작용한다. 또한, 보호막(140)은 소오스 전극(150a) 및 드레인 전극(150b)의 제조가 완료된 후 활성층(130)이 대기중에 노출되는 것을 방지할 수 있다. 즉, IGZO 박막으로 형성된 활성층(130)은 대기중에 노출되면 산소 등이 침투하여 특성이 저하될 수 있는데, 보호막(140)이 형성되어 이를 방지할 수 있다. 이러한 보호막(140)은 산소의 침투를 방지할 수 있고, 식각 공정 시 활성층(130)과 식각 선택비가 차이나는 물질로 형성할 수 있다. 보호막(140)으로는 실리콘 기반 절연 물질, 금속 기반 절연 물질 등을 이용하여 형성할 수 있는데, 예를 들어 실리콘 옥사이드(SiO2), 실리콘 옥시나이트라이드(SiON), 알루미늄 옥사이드(Al2O3) 등을 이용하여 단일층 또는 다층으로 형성할 수 있다. 여기서, 보호막(140)은 적어도 일부가 산소 리치 상태로 형성될 수 있다. 즉, 보호막(140)을 단일층으로 형성하는 경우 하측의 일부 두께를 산소 리치 상태로 형성하고, 보호막(140)을 다층으로 형성하는 경우 하층을 산소 리치 상태로 형성할 수 있다. 예를 들어, 보호막(140)은 단일 물질로 형성될 수 있는데, 산소 농도가 다른 제 1 및 제 2 보호막(140a, 140b)이 적층되어 형성될 수 있다. 이때, 활성층(130)에 접하는 제 1 보호막(140a)이 제 2 보호막(140b)에 비해 더 많은 산소 함량으로 형성될 수 있다. 또한, 보호막(140)은 이종의 물질로 형성될 수 있는데, 예를 들어 제 1 보호막(140a)이 알루미늄 옥사이드로 형성되고 제 2 보호막(140b)이 실리콘 옥사이드로 형성될 수 있다. 이때, 제 1 보호막(140a)은 산소 리치(oxygen rich) 알루미늄 옥사이드로 형성될 수 있다. 즉, 제 1 보호막(140a)은 일반적인 알루미늄 옥사이드보다 산소의 비율이 더 높게 형성되는데, 예를 들어 산소가 10% 이상 더 함유되도록 형성된다. 예를 들어, 일반적인 알루미늄 옥사이드는 산소/알루미늄 비(O/Al)가 1.2 내지 1.3 정도로 형성되지만, 본 발명의 제 1 보호막(140a)은 산소/알루미늄의 비가 1.4 내지 2.0 정도로 형성되어 종래보다 산소가 다량 함유되어 형성된다. 즉, 본 발명에 따른 제 1 보호막(140a)은 산소가 다른 함유물보다 40% 이상 더 함유될 수 있고, 예를 들어 40% 내지 100% 정도 더 함유될 수 있다. 또한, 제 1 보호막(140a)은 두께에 따라 산소/알루미늄의 비가 다를 수 있는데, 상측으로부터 중간까지 예를 들어 1.5 내지 2.0의 비율을 갖고, 중간부터 하측으로는 예를 들어 1.4 내지 1.6의 비율을 가질 수 있다. 제 1 보호막(140a)을 과량의 산소가 함유되도록 형성하기 위해 제 1 보호막(140a)을 형성한 후 산소 플라즈마 처리를 실시할 수 있다. 이렇게 제 1 보호막(140a)에 산소 플라즈마 처리를 실시하여 제 1 보호막(140a)을 산소 리치 상태로 형성함으로써 활성층(130)으로 이용되는 IGZO 박막의 산소가 제 1 보호막(140a)으로 확산하는 것을 방지할 수 있다. 따라서, IGZO 박막의 도체화를 방지하여 박막 트랜지스터의 스위칭 특성을 유지할 수 있다. 그런데, 제 1 보호막(140a)의 산소/알루미늄의 비가 1.4 미만일 경우 산소 리치 상태가 아니므로 활성층(130)으로 이용되는 IGZO 박막의 산소가 제 1 보호막(140a)으로 확산되는 것을 방지할 수 없고, 산소/알루미늄의 비가 2.0을 초과하는 경우 정상적인 알루미늄 옥사이드막이 형성되지 않게 된다. 또한, 산소 플라즈마 처리만으로는 산소/알루미늄의 비가 2.0을 초과하기 어렵다. 한편, 제 1 보호막(140a)에 산소 플라즈마 처리를 실시함으로써 제 1 보호막(140a)의 모폴로지(morphology)가 향상되고, 그에 따라 제 1 보호막(140a) 상에 형성되는 제 2 보호막(140b), 예를 들어 실리콘 옥사이드의 접착력(adhesion)이 향상될 수 있다. 그리고, 산소 플라즈마 대신에 오존 플라즈마 등의 산소를 포함하는 플라즈마 처리를 실시할 수 있는데, N2O 등을 이용하게 되면 제 1 보호막(140a)의 산소 용량이 작아져 본 발명의 효과가 적어질 수 있다. 한편, 보호막(140)은 일부를 플라즈마를 이용하지 않는 화학적 증착 방법으로 형성하고 나머지 일부를 플라즈마를 이용한 화학적 증착 방법으로 형성할 수 있다. 즉, 플라즈마를 이용하여 보호막(140)을 형성하는 경우 활성층(130)이 플라즈마에 의해 손상되므로 활성층(130)에 접하는 제 1 보호막(140a)은 플라즈마를 이용하지 않는 ALD 방법 또는 CVD 방식으로 형성하고, 제 2 보호막(140b)은 PECVD 공정으로 형성하여 막질을 향상시킬 수 있다. 예를 들어, ALD 공정 또는 CVD 공정으로 제 1 보호막(140a)은 형성하고 제 1 보호막(140a)에 산소 플라즈마 처리를 실시한 후 플라즈마가 활성화된 상태에서 실리콘 소오스를 더 공급하여 제 2 보호막(140b)을 형성할 수 있다.
소오스 전극(150a) 및 드레인 전극(150b)은 활성층(130) 상부에 형성되며, 게이트 전극(110)과 일부 중첩되어 게이트 전극(110)을 사이에 두고 상호 이격되어 형성된다. 즉, 소오스 전극(150a)과 드레인 전극(150b)은 보호막(140) 상에서 서로 이격되어 형성된다. 소오스 전극(150a) 및 드레인 전극(150b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 게이트 전극(110)과 동일 물질로 형성할 수 있으나, 다른 물질로 형성할 수도 있다. 또한, 소오스 전극(150a) 및 드레인 전극(150b)은 단일층 뿐 아니라 복수 금속층의 다층으로 형성할 수 있다.
상기한 바와 같이 본 발명의 일 실시 예에 따른 박막 트랜지스터는 활성층(130)을 금속 산화물 반도체, 예를 들어 IGZO 박막을 이용하여 형성하고, 활성층(130) 상에 적어도 일부 두께가 산소 리치 상태를 유지하는 보호막(140)을 형성한다. 예를 들어, 보호막(140)은 산소 리치 실리콘 옥사이드를 이용하여 제 1 보호막(140a)을 형성한 후 실리콘 옥사이드를 이용하여 제 2 보호막(140a)을 형성할 수 있다. 이렇게 보호막(140)의 적어도 일부 두께를 산소 리치 상태로 형성함으로써 활성층(130), 예를 들어 IGZO 박막의 산소가 보호막(140)으로 확산하는 것을 방지할 수 있어 IGZO 박막의 도체화를 방지할 수 있고, 그에 따라 박막 트랜지스터의 스위칭 특성을 유지할 수 있다. 이는 도 2 내지 도 4에 도시된 박막 트랜지스터의 특성 그래프를 통해 알 수 있다.
도 2는 IGZO 박막 상에 알루미늄 옥사이드를 형성한 박막 트랜지스터의 특성 그래프이고, 도 3은 IGZO 박막 상에 알루미늄 옥사이드 및 실리콘 옥사이드를 형성한 박막 트랜지스터의 특성 그래프이며, 도 4는 본 발명에 따른 IGZO 박막 상에 산소 리치 알루미늄 옥사이드 및 실리콘 옥사이드를 적층 형성한 박막 트랜지스터의 특성 그래프이다. 여기서, 도 2 내지 도 4는 게이트 전압에 따른 드레인-소오스 전류(IDS) 그래프이다. 도 2에 도시된 바와 같이 알루미늄 옥사이드를 형성한 박막 트랜지스터는 게이트 전압이 약 0V 이상 인가되면 드레인과 소오스 사이에 터널링이 발생되고, 그에 따라 드레인-소오스 전류가 흐르게 되어 선형적인 특성을 나타낸다. 즉, 박막 트랜지스터가 스위칭 특성을 유지하게 된다. 그러나, 도 3에 도시된 바와 같이 알루미늄 옥사이드 및 실리콘 옥사이드를 적층 형성한 박막 트랜지스터는 IGZO 박막이 도체화되기 때문에 온 상태를 계속 유지하여 박막 트랜지스터의 스위칭 특성이 나타나지 않는다. 그런데, 도 4에 도시된 바와 같이 산소 리치 알루미늄 옥사이드 및 실리콘 옥사이드를 적층 형성한 박막 트랜지스터는 약 0V의 게이트 전압이 인가될 때 드레인-소오스 전류가 흐르게 되어 박막 트랜지스터가 스위칭 특성을 유지하여 정상적으로 동작하는 것을 알 수 있다.
도 5는 본 발명의 다른 실시 예에 따른 박막 트랜지스터의 단면도로서, 활성층(130)이 적어도 이중층으로 이루어진 박막 트랜지스터의 단면도이다.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(110)과, 게이트 전극(110) 상에 형성된 게이트 절연막(120)과, 게이트 절연막(120) 상에 형성되며 제 1 및 제 2 IGZO 박막(130a 및 130b)을 포함하는 활성층(130)과, 활성층(130) 상에 형성되며 적어도 일부가 산소 리치 상태로 형성된 보호막(140)과, 활성층(130) 상에 형성되며 보호막(140) 상에서 서로 이격되어 형성된 소오스 전극(150a) 및 드레인 전극(150b)을 포함한다.
활성층(130)은 적어도 이중층으로 형성될 수 있는데, 게이트 절연막(120)에 인접하는 제 1 IGZO 박막(132)은 그 상측의 제 2 IGZO 박막(134)에 비해 막질 및 계면 특성이 우수하고 전도성이 높도록 형성될 수 있다. 여기서, 제 1 IGZO 박막(132)은 막질 및 계면 특성이 우수하기 때문에 채널 형성에 중요한 프론트 채널(front channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (+) 전압이 인가되면 게이트 절연막(120) 상부의 활성층(130) 일부에 (-) 전하가 쌓여 프론트 채널을 형성하게 되고, 프론트 채널을 통해 전류가 잘 흐를수록 이동도가 우수하게 된다. 또한, 제 2 IGZO 박막(134)은 제 1 IGZO 박막(132)과 조성비를 다르게 형성하여 백 채널(back channel)로 이용할 수 있다. 즉, 게이트 전극(110)에 (-) 전압이 인가되면 (-) 전하는 소오스 전극(140a) 및 드레인 전극(140b) 하부의 활성층(130) 일부에 쌓이게 된다. 따라서, 백 채널은 전하 이동을 방지할 수 있는 조성, 즉 전도성이 프론트 채널로 작용하는 제 1 IGZO 박막(132)보다 낮도록 제 2 IGZO 박막(134)을 형성한다. 이를 위해 인듐 소오스, 갈륨 소오스 및 징크 소오스의 적어도 어느 하나의 유입량을 제 1 IGZO 박막(132)와 다르게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 예를 들어, 제 2 IGZO 박막(134)의 인듐을 제 1 IGZO 박막(132)보다 적게 할 수도 있고, 제 2 IGZO 박막(134)의 갈륨을 제 1 IGZO 박막(132)보다 많게 할 수도 있다. 이렇게 하면 제 1 IGZO 박막(132)과 제 2 IGZO 박막(134)의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다. 이러한 제 1 IGZO 박막(132)은 5∼50Å의 두께로 형성할 수 있고, 제 2 IGZO 박막(134)은 200∼300Å의 두께로 형성할 수 있다. 한편, 제 1 및 제 2 IGZO 박막(132, 134)는 서로 다른 방법으로 형성될 수 있는데, 예를 들어 제 1 IGZO 박막(132)은 ALD 공정으로 형성하고, 제 2 IGZO 박막(134)은 CVD 공정으로 형성할 수 있다. 제 2 IGZO 박막(134)을 형성할 수 있다. 제 1 IGZO 박막(132)을 형성하기 위한 ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, TMGa는 산소(O2)와 반응성이 떨어지므로 오존(O3)을 이용하는 것이 바람직하고, 산소(O2)를 이용하는 경우에는 플라즈마 상태로 여기시켜 이용할 수 있다. 산소 뿐만 아니라 N2O, CO2도 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, 제 2 IGZO 박막(134)를 형성하기 위한 CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다.
상기한 바와 같이 본 발명의 다른 실시 예에 따른 박막 트랜지스터는 활성층(130)을 IGZO 박막을 이용하여 형성하며, ALD 공정 및 CVD 공정으로 제 1 및 제 2 IGZO 박막(132, 134)의 적층 구조로 형성할 수 있다. 이때, 제 1 및 제 2 IGZO 박막(132, 134)의 조성을 소오스의 유입량 등으로 조절할 수 있어 조성이 다른 다층 구조의 박막을 형성할 수 있다. 또한, 제 1 IGZO 박막(132)을 막질이 우수한 ALD 공정으로 형성하여 프론트 채널로 이용할 수 있어 이동도가 우수하고, 전기 전도도가 우수한 고속 소자를 구현할 수 있으며, 제 2 IGZO 박막(134)을 고속 증착이 가능한 CVD 공정으로 형성함으로써 ALD 공정의 단점인 생산성 저하를 보완할 수 있다.
도 6 내지 도 12는 본 발명의 일 실시 예에 따른 박막 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 단면도이다. 또한, 도 13 및 도 14는 산소 플라즈마 처리를 실시하지 않은 알루미늄 옥사이드와 산소 플라즈마 처리를 실시한 알루미늄 옥사이드의 산소 및 알루미늄 분포를 도시한 것이다.
도 6을 참조하면, 기판(100) 상의 소정 영역에 게이트 전극(110)을 형성한 후 게이트 전극(110)을 포함한 전체 상부에 게이트 절연막(120)을 형성한다. 게이트 전극(110)을 형성하기 위해 예를 들어 CVD를 이용하여 기판(100) 상에 제 1 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 제 1 도전층을 패터닝한다. 여기서, 제 1 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 제 1 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 그리고, 게이트 절연막(120)은 게이트 전극(110)을 포함한 전체 상부에 형성될 수 있으며, 산화물 및/또는 질화물을 포함하는 무기 절연 물질 또는 유기 절연 물질을 이용하여 형성할 수도 있다.
도 7을 참조하면, 기판(100) 상에 금속 산화물 박막(130a)을 형성한다. 금속 산화물 박막(130a)을 형성하기 위해 기판(100)이 약 300℃ 이하, 예를 들어 100∼300℃의 온도를 유지하도록 한 후 게이트 절연막(120)을 포함한 전체 상부에 금속 산화물 박막(130a)을 형성한다. 여기서, 금속 산화물 박막(130a)은 ALD 공정, CVD 공정 등을 이용하여 IGZO 박막, ITZO 박막 등으로 형성할 수다. 예를 들어, IGZO 박막을 ALD 공정으로 형성하는 경우 인듐 소오스, 갈륨 소오스 및 징크 소오스를 동시에 반응 챔버 내에 공급하여 기판(100) 상에 흡착시킨 후 퍼지 가스를 이용하여 미흡착 원료 가스를 퍼지하고, 산화 소오스를 반응 챔버 내에 공급하여 기판(100) 상에서 반응시켜 단일 원자층의 IGZO 박막을 형성한 후 퍼지 가스를 이용하여 미반응 반응 가스를 퍼지할 수 있다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다. 이러한 사이클을 반복하여 복수의 단일 원자층이 적층된 금속 산화물 박막(130a)을 형성한다. 여기서, ALD 공정의 산화 소오스로는 산소를 포함하는 물질을 이용할 수 있으나, 오존(O3)을 이용하는 것이 바람직하고, 산소(O2), N2O, CO2를 플라즈마 상태로 여기시켜 이용할 수 있다. 또한, 금속 산화물 박막(130a)의 일부는 ALD 공정으로 형성하고, 나머지는 CVD 공정으로 형성할 수도 있다. 이를 위해 예를 들어 IGZO 박막을 CVD 공정으로 형성하는 경우 인듐 소오스, 갈륨 소오스, 징크 소오스 및 산화 소오스를 반응 챔버 내에 동시에 유입한다. 여기서, 인듐 소오스, 갈륨 소오스 및 징크 소오스는 징크 소오스를 기준으로 예를 들어 3∼10:1∼5:1의 비율로 공급할 수 있는데, 예를 들어 150∼200sccm, 50∼100sccm, 20∼50sccm의 양으로 공급할 수 있다.또한, CVD 공정의 산화 소오스로는 산소, 오존, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합, 산소 플라즈마 등을 이용할 수 있는데, 수증기 및 산소의 혼합, 수증기 및 오존의 혼합을 이용하는 것이 가장 바람직하다. 한편, 금속 산화물 박막(130a)을 서로 다른 증착 방식으로 이층 구조로 형성하는 경우 조성비를 다르게 하여 형성할 수 있는데, 소오스 물질의 적어도 어느 하나의 유입량을 일층의 금속 산화물 박막(132)보다 많거나 적게 조절하여 유입할 수 있고, 산화 소오스의 유입량 또한 조절하여 유입할 수 있다. 이렇게 하면 일층의 금속 산화물 박막에 비하여 타층의 금속 산화물 박막의 특성, 예를 들어 이동도, 전기 전도도 등을 조절할 수 있다.
도 8을 참조하면, 금속 산화물 박막(130a) 상에 제 1 보호막(140a)을 형성한다. 제 1 보호막(140a)은 산소의 침투를 방지하고 금속 산화물 박막(130a)과 식각 선택비가 차이나는 물질로 형성할 수 있는데, 실리콘 옥사이드, 실리콘 옥시나이트라이드, 알루미늄 옥사이드 등의 절연막을 이용할 수 있다. 제 1 보호막(140a)은 예를 들어 알루미늄 옥사이드를 이용하여 형성할 수 있고, 150Å∼300Å의 두께로 형성할 수 있다. 알루미늄 옥사이드를 제 1 보호막(140a)으로 형성함으로써 박막 트랜지스터의 오프 커런트를 낮출 수 있고, 문턱 전압을 증가시킬 수 있다. 또한, 제 1 보호막(140a)은 ALD 공정으로 형성함으로써 막질을 치밀하게 형성할 수 있다.
도 9를 참조하면, 제 1 보호막(140a)에 산소 플라즈마 처리를 실시하여 제 1 보호막(140a)을 산소 리치 상태로 만든다. 여기서, 제 1 보호막(140a)의 산소/알루미늄의 비가 1.4 내지 2.0이 되도록 산소 플라즈마 처리를 실시한다. 제 1 보호막(140a)을 산소 리치 상태로 형성하기 위한 산소 플라즈마 처리는 기판(100)의 사이즈, 제 1 보호막(140a)의 두께 및 재질 등에 따라 플라즈마 처리 조건, 예를 들어 온도, 압력, 시간 및 플라즈마 파워 등을 조절하여 실시할 수 있다. 그런데, 플라즈마 처리 시간이 적으면 제 1 보호막(140a)의 산소 함량을 충분히 증가시키지 못해 박막 트랜지스터의 스위칭 특성을 유지하지 못할 수 있고, 플라즈마 처리 시간이 과도하게 증가하면 공정 시간 증가에 따른 문제 및 하측의 금속 산화물 박막(130a)에 데미지가 발생할 수 있다. 또한, 플라즈마 파워가 증가하면 제 1 보호막(140a)에 데미지가 발생할 뿐만 아니라 그 하측의 금속 산화물 박막(130a)에 데미지가 발생될 수 있으며, 압력이 높아지면 오프 커런트가 증가하게 된다. 따라서, 박막 트랜지스터의 조건을 고려하여 예를 들어 30초∼660초의 시간, 1Torr∼5Torr의 압력, 200℃∼400℃의 온도, 100W∼5000W의 플라즈마 파워의 조건에서 플라즈마 처리를 실시할 수 있다. 한편, 산소 이외에 오존 플라즈마 처리를 실시할 수 있다.
도 10을 참조하면, 제 1 보호막(140a) 상에 제 2 보호막(140b)을 형성한다. 그런데, 제 1 보호막(140a)에 산소 플라즈마를 실시함으로써 제 1 보호막(140a)의 모폴로지가 개선되고 그에 따라 제 2 보호막(140b)의 접착력을 향상시킬 수 있다. 또한, 제 1 보호막(140a)이 산소 리치 상태로 형성됨으로써 제 2 보호막(140b)을 형성할 때 금속 산화물 박막(130a)의 산소가 제 1 보호막(140a)으로 확산되지 않기 때문에 금속 산화물 박막(130a)의 도체화를 방지할 수 있다. 한편, 제 2 보호막(140b)은 실리콘 옥사이드, 실리콘 옥시나이트라이드, 알루미늄 옥사이드 등의 절연막을 이용하여 형성한다. 여기서, 제 2 보호막(140b)은 제 1 보호막(140a)과 동일 물질로 형성할 수도 있고, 다른 물질로 형성할 수도 있다. 예를 들어, 제 2 보호막(140b)은 실리콘 옥사이드를 이용하여 형성할 수 있다. 또한, 제 2 보호막(140b)은 플라즈마를 이용한 CVD 방법으로 형성할 수 있고, 예를 들어 900Å∼1200Å의 두께로 형성할 수 있다.
도 11을 참조하면, 제 1 및 제 2 보호막(140a, 140b)의 소정 영역을 식각하여 패터닝하는데, 보호막(140)은 이후 소오스 전극 및 드레인 전극이 이격되는 영역에 잔류하도록 패터닝한다. 즉, 보호막(140) 소오스 전극 및 드레인 전극과 일부 중첩되도록 패터닝한다. 한편, 보호막(140)을 패터닝하기 이전에 어닐링 공정을 실시할 수도 있다. 어닐링 공정은 보호막(140) 증착 후 오프 커런트가 변화될 수 있는데, 이를 보상하기 위해 실시할 수 있다. 여기서, 어닐링 공정은 산소 또는 오존을 이용하여 진공 상태에서 실시할 수 있다. 즉, 어닐링 공정은 대기압(760Torr) 보다 낮은 압력에서 실시할 수 있으며, 보다 바람직하게는 0.1Torr 내지 10Torr에서 실시할 수 있다. 이때, 공정 온도는 200∼450℃로 유지하고, 공정 시간은 요구되는 소자 특성에 따라 1분 내지 30분까지 다양하게 처리할 수 있다.
도 12를 참조하면, 금속 산화물 박막(130a)을 게이트 전극(110)을 덮도록 패터닝하여 활성층(130)을 형성한다. 이어서, 활성층(130) 상부에 제 2 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소오스 전극(150a) 및 드레인 전극(150b)을 형성한다. 소오스 전극(150a) 및 드레인 전극(150b)은 게이트 전극(110)의 상부와 일부 중첩되고, 게이트 전극(110)의 상부에서 이격되도록 형성된다. 이때, 식각 공정은 보호막(140)이 노출되도록 식각한다. 여기서, 제 2 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 CVD를 이용하여 형성할 수 있다. 또한, 제 2 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다.
한편, 상기 실시 예는 게이트 전극(110)용 제 1 도전층, 게이트 절연막(120), 소오스/드레인 전극(150a 및 150b)용 제 2 도전층은 CVD 방식으로 형성하였으나, 물리적 증착법(Physical Vapor Deposition; PVD)으로도 형성할 수도 있다. 즉, 스퍼터링, 진공 증착법 또는 이온 플레이팅법(ion plating)으로 박막을 형성할 수 있다. 이때, 스퍼터링에 의해 상기 막들을 형성하는 경우 소정의 마스크를 이용하는 사진 및 식각 공정을 이용하지 않고, 스퍼터링 마스크(즉, 쉐도우 마스크)를 이용한 스퍼터링 공정을 통해 상기 구조물들을 형성할 수 있다. 또한, CVD 또는 PVD 이외의 다양한 코팅 방법, 즉 미세 입자가 분산된 콜로이드 용액이나, 전구체로 이루어진 솔-젤로 구성된 액상을 이용하여 스핀 코팅, 딥 코팅, 나노 임프린팅 등의 임프린팅, 스탬핑, 프린팅, 트랜스퍼 프린팅 등으로 코팅할 수도 있다. 또한, 원자층 증착 및 펄스 레이저 증착(Pulsed Laser Deposition; PLD)법으로 형성될 수 있다.
도 13은 제 1 보호막(140a)으로 형성한 알루미늄 옥사이드의 깊이 방향의 두께에 따른 산소와 알루미늄의 분포를 도시한 것이고, 도 14는 산소 플라즈마 처리를 실시한 후 알루미늄 옥사이드의 깊이 방향의 두께에 따른 산소와 알루미늄의 분포를 도시한 것이다. 도 13에 도시된 바와 같이 산소 플라즈마 처리를 실시하기 이전의 알루미늄 옥사이드는 산소/알루미늄의 비가 1.24 정도이다. 즉, 알루미늄 옥사이드는 산소가 약 54.46% 함유되고 알루미늄이 약 43.91% 함유된다. 그러나, 도 14에 도시된 바와 같이 산소 플라즈마 처리를 실시하여 산소 리치 상태로 만든 알루미늄 옥사이드는 산소/알루미늄의 비가 1.41 내지 1.61임을 알 수 있다. 즉, 산소가 약 57.17% 내지 약 59.48% 함유되고, 알루미늄이 약 36.90% 내지 40.66% 함유된다. 이때, 알루미늄 옥사이드의 상부 표면은 산소 농도가 높고 하측으로 내려갈수록 산소 농도가 낮아진다. 즉, 알루미늄 옥사이드의 상부 표면의 산소 농도는 약 59.48%이고 알루미늄 농도는 약 36.90%이며, 금속 산화물 박막과 접하는 알루미늄 옥사이드의 하측의 산소 농도는 약 57.17%이고 알루미늄 농도는 약 40.66%이다. 그러나, 산소 플라즈마 처리를 실시한 본 발명의 알루미늄 옥사이드는 산소 플라즈마 처리를 실시하지 않은 알루미늄 옥사이드에 비해 산소 농도가 높다. 따라서, 금속 산화물 박막의 산소가 제 1 보호막으로 확산되는 것을 방지할 수 있고, 그에 따라 금속 산화물 박막의 도체화를 방지할 수 있다.
상기와 같은 본 발명의 실시 예들에 따른 박막 트랜지스터는 액정 표시 장치, 유기 EL 표시 장치 등의 표시 장치에서 화소를 구동하는 구동 회로로 이용될 수 있다. 즉, 복수의 픽셀이 매트릭스 형상으로 배치되는 표시 패널에서 각 픽셀 내에 박막 트랜지스터가 형성되고, 박막 트랜지스터를 통해 픽셀이 선택되어 선택된 픽셀에 화상 표시를 위한 데이터가 전달된다.
한편, 본 발명의 기술적 사상은 상기 실시 예에 따라 구체적으로 기술되었으나, 상기 실시 예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지해야 한다. 또한, 본 발명의 기술분야에서 당업자는 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 게이트 전극
120 : 게아트 절연막 130 : 활성층
140 : 보호막 150a 및 150b : 소오스 및 드레인 전극
140a : 제 1 보호막 140b : 제 2 보호막
120 : 게아트 절연막 130 : 활성층
140 : 보호막 150a 및 150b : 소오스 및 드레인 전극
140a : 제 1 보호막 140b : 제 2 보호막
Claims (14)
- 게이트 전극;
상기 게이트 전극 상에서, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극;
상기 게이트 전극과 상기 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막;
상기 게이트 절연막과 상기 소오스 전극 및 드레인 전극 사이에 형성되며 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막으로 형성된 활성층; 및
상기 활성층과 상기 소오스 전극 및 드레인 전극 사이에서, 상기 소오스 전극과 드레인 전극 사이의 상기 활성층 상에 형성된 보호막을 포함하며,
상기 보호막은 상기 활성층에 접하도록 형성된 제 1 보호막과, 상기 제 1 보호막 상에 형성된 제 2 보호막을 포함하는 적어도 이층 구조로 형성되며,
상기 제 1 보호막은 알루미늄 옥사이드로 형성되고,
상기 제 2 보호막은 PECVD 공정을 통해 실리콘 옥사이드로 형성되며,
상기 제 1 보호막은 상기 제 2 보호막 형성 전에 산소 플라즈마 처리되어, 상기 제 1 보호막은 상기 제 2 보호막에 비해 산소 농도가 높은 산소 리치 상태로 형성된 박막 트랜지스터.
- 삭제
- 삭제
- 청구항 1에 있어서, 상기 제 1 보호막은 산소가 다른 함유물에 비해 40% 이상 더 함유된 박막 트랜지스터.
- 삭제
- 청구항 1에 있어서, 상기 알루미늄 옥사이드는 산소/알루미늄의 비가 1.4 내지 2.0인 박막 트랜지스터.
- 기판 상에 게이트 전극을 형성하고 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 ZnO 박막에 인듐 및 갈륨을 도핑한 IGZO 박막의 활성층을 형성하는 단계;
상기 활성층 상에 적어도 이층 구조의 보호막을 형성하는 단계; 및
상기 활성층 상에 형성되고, 상기 보호막 상에서 수평 방향으로 서로 이격 된 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하고,
상기 보호막은 상기 활성층에 접하도록 형성된 제 1 보호막과, 상기 제 1 보호막 상에 형성된 제 2 보호막을 포함하며,
상기 제 1 보호막은 알루미늄 옥사이드로 형성되고,
상기 제 2 보호막은 PECVD 공정을 통해 실리콘 옥사이드로 형성되며,
상기 제 2 보호막 형성 전에 상기 제 1 보호막을 산소 플라즈마 처리하여, 상기 제 1 보호막을 상기 제 2 보호막에 비해 산소 농도가 높은 산소 리치 상태로 형성하는 박막 트랜지스터의 제조 방법.
- 삭제
- 삭제
- 청구항 7에 있어서, 상기 제 1 보호막은 산소가 다른 함유물에 비해 40% 이상 더 함유된 박막 트랜지스터의 제조 방법.
- 삭제
- 삭제
- 청구항 10에 있어서, 상기 산소 플라즈마 처리에 의해 상기 알루미늄 옥사이드의 모폴로지가 개선되어 상기 실리콘 옥사이드의 접착력이 향상되는 박막 트랜지스터의 제조 방법.
- 청구항 10에 있어서, 상기 알루미늄 옥사이드는 산소/알루미늄의 비가 1.4 내지 2.0인 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140162617A KR101748787B1 (ko) | 2014-11-20 | 2014-11-20 | 박막 트랜지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140162617A KR101748787B1 (ko) | 2014-11-20 | 2014-11-20 | 박막 트랜지스터 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160060848A KR20160060848A (ko) | 2016-05-31 |
| KR101748787B1 true KR101748787B1 (ko) | 2017-06-21 |
Family
ID=56098861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140162617A KR101748787B1 (ko) | 2014-11-20 | 2014-11-20 | 박막 트랜지스터 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101748787B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102601136B1 (ko) * | 2016-11-30 | 2023-11-09 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치 |
| KR102308097B1 (ko) * | 2017-04-24 | 2021-10-05 | 주성엔지니어링(주) | 박막 트랜지스터 및 그 제조 방법 |
| WO2024005610A1 (ko) * | 2022-06-30 | 2024-01-04 | 주식회사 에이치피에스피 | 박막 트랜지스터 및 박막 트랜지스터의 제조 방법 |
-
2014
- 2014-11-20 KR KR1020140162617A patent/KR101748787B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160060848A (ko) | 2016-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5546733B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| TWI459474B (zh) | 金屬氮氧化物薄膜電晶體之覆蓋層 | |
| KR101980196B1 (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR101812702B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US20110095288A1 (en) | Thin film transistor and display device | |
| US9768322B2 (en) | Metal oxide TFT with improved source/drain contacts and reliability | |
| JP2014507794A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR20110139394A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US10283593B2 (en) | Thin film transistor and method for manufacturing the same | |
| KR101748787B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102550633B1 (ko) | 박막 트랜지스터 기판 및 그 제조방법 | |
| CN105552128B (zh) | 半导体器件和制造半导体器件的方法 | |
| KR101833951B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20170142982A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR101827514B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP6260992B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR102308097B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20180025882A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102509588B1 (ko) | 이종접합 igzo 채널층을 구비하는 박막트랜지스터 | |
| JP6241848B2 (ja) | 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置 | |
| KR20110105542A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101677176B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR101993383B1 (ko) | 절연막 형성 방법 및 이를 적용한 박막 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| X091 | Application refused [patent] | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |