CN105552128B - 半导体器件和制造半导体器件的方法 - Google Patents

半导体器件和制造半导体器件的方法 Download PDF

Info

Publication number
CN105552128B
CN105552128B CN201510679471.4A CN201510679471A CN105552128B CN 105552128 B CN105552128 B CN 105552128B CN 201510679471 A CN201510679471 A CN 201510679471A CN 105552128 B CN105552128 B CN 105552128B
Authority
CN
China
Prior art keywords
metal oxide
layer
oxide layer
oxygen content
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510679471.4A
Other languages
English (en)
Other versions
CN105552128A (zh
Inventor
李制勳
金恩贤
申相原
李恩荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN105552128A publication Critical patent/CN105552128A/zh
Application granted granted Critical
Publication of CN105552128B publication Critical patent/CN105552128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

公开了半导体器件和制造半导体器件的方法。半导体器件可以包括衬底、设置在衬底上的栅极、设置在衬底上以覆盖栅极的栅极绝缘层、设置在栅极绝缘层上并包括氧化物半导体的有源层、设置在栅极绝缘层上以覆盖有源层的绝缘中间层、设置在绝缘中间层上并包括多个金属氧化物层的保护结构、以及设置在保护结构上的源极和漏极。

Description

半导体器件和制造半导体器件的方法
技术领域
本发明的示例性实施方式涉及半导体器件和制造半导体器件的方法。更具体地，本发明的示例性实施方式涉及包括保护结构的氧化物半导体器件和制造包括保护结构的氧化物半导体器件的方法。
背景技术
具有底栅配置的传统的薄膜晶体管(“TFT”)通常包括设置在衬底上的栅极，设置在衬底上以覆盖栅极的栅极绝缘层，设置在该栅极绝缘层上的源极和漏极，以及在栅极绝缘层、源极和漏极之间的有源层。源极和漏极可以与有源层的源区和漏区接触。
在具有底栅配置的传统晶体管的构造中，湿气和/或氢可渗透进入晶体管的结构中，从而晶体管的电气特性可被轻易地劣化。例如，湿气和/或氢可能导致晶体管的阈值电压(Vth)的变化，从而晶体管可具有劣化的电气特性，诸如阈值电压分布的增加，驱动电流的降低等。具体的，包括氧化物半导体有源层的传统氧化物半导体器件可能相对地对湿气和/或氢敏感，并且因此氧化物半导体器件的电气特性可被轻易地劣化。上述劣化的氧化物半导体器件可能不适于在目前的显示装置(诸如液晶显示装置、有机发光显示装置等)中使用。
在该背景技术部分中公开的以上信息仅仅用于增强对本发明概念的背景的理解，并且因此其可能包含不形成本国本领域普通技术人员已知的现有技术的信息。
发明内容
示例性实施方式提供通过防止湿气和/或氢的渗透而具有改进的电气特性的氧化物半导体器件。
示例性实施方式还提供制造通过防止湿气和/或氢的渗透而具有改进的电气特性的氧化物半导体器件的方法。
附加的方面将在下面的详细描述中阐述，并且部分地将通过本公开而明确，或者可通过本发明概念的实践而习得。
本发明的示例性实施方式公开半导体器件，该半导体器件包括设置在衬底上的栅极、设置在衬底上以覆盖栅极的栅极绝缘层，设置在栅极绝缘层上并包括氧化物半导体的有源层、设置在栅极绝缘层上并覆盖有源层的绝缘中间层、设置在绝缘中间层上的保护结构、以及设置在保护结构上的源极和漏极。保护结构可以包括多个金属氧化物层。源极和漏极可以分别与有源层的源区和漏区接触。
本发明的示例性实施方式还公开半导体器件，该半导体器件包括设置在衬底上的栅极、设置在衬底上并覆盖栅极的栅极绝缘层、设置在栅极绝缘层上并包括氧化物半导体的有源层、设置在栅极绝缘层上并覆盖有源层的第一绝缘中间层、设置在第一绝缘中间层上的源极和漏极、设置在第一绝缘中间层、源极和漏极上的第二绝缘中间层、以及设置在第二绝缘中间层上的保护结构。保护结构可以包括多个金属氧化物层。源极和漏极可以分别与有源层的源区和漏区接触。
本发明的示例性实施方式还公开制造半导体器件的方法。在该制造半导体器件的方法中，可以在衬底上形成栅极，并可以在衬底上形成栅极绝缘层以覆盖该栅极。当在栅极绝缘层上形成包括氧化物半导体的有源层之后，可以在该有源层上形成绝缘中间层以基本上覆盖栅极绝缘层。可以在绝缘中间层上形成包括多个金属氧化物层的保护结构。可以在该保护结构上形成源极和漏极。该源极和漏极可以分别与有源层的源区和漏区接触。
本发明的示例性实施方式还公开制造半导体器件的方法。在该制造半导体器件的方法中，可以在衬底上形成栅极。可以在衬底上形成栅极绝缘层以基本上覆盖栅极。可以在栅极绝缘层上形成包括氧化物半导体的有源层，然后可以在该有源层上形成第一绝缘中间层以基本上覆盖栅极绝缘层。可以在第一绝缘中间层上形成源极和漏极。该源极和漏极可以分别与有源层的源区和漏区接触。可以在第一绝缘中间层、源极和漏极上形成第二绝缘中间层，然后可以在该第二绝缘中间层上形成包括多个金属氧化物层的保护结构。
上面的一般描述和下面的详细描述是示例性和解释性的，并且旨在提供对于要求保护的主题的进一步解释。
附图说明
附图被包括以提供对本发明概念的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了本发明概念的示例性实施方式，并且与说明书一同用于解释本发明概念的原理。
图1是示出根据示例性实施方式的氧化物半导体器件的横截面图。
图2是示出根据示例性实施方式的制造氧化物半导体器件的方法的流程图。
图3、图4、图5和图6是示出根据示例性实施方式的制造氧化物半导体器件的方法的横截面图。
图7是示出根据示例性实施方式的氧化物半导体器件的横截面图。
图8是示出根据示例性实施方式的制造氧化物半导体器件的方法的流程图。
图9、图10、图11和图12是示出根据示例性实施方式的制造氧化物半导体器件的方法的横截面图。
具体实施方式
在下面的描述中，出于解释的目的，阐述了若干具体细节以提供对于各种示例性实施方式的透彻理解。然而，应明确，各种示例性实施方式可以在没有这些具体细节或者具有一个或多个等同布置的情况下被实践。在其他情况下，以框图形式示出了公知的结构和器件以避免不必要地混淆多种示例性实施方式。
在附图中，为了清晰起见和描述性目的，层、膜、面板、区域等的尺寸和相对尺寸可被夸大。并且，相同的附图标号指示相同的元件。
当元件或层称为在另一元件或层“上”、“连接至”另一元件或层、或者“耦接至”另一元件或层时，其可直接在另一元件或层上、直接连接至另一元件或层、或者直接耦接至另一元件或层，或者可存在有中间元件或层。然而，当元件或层称为“直接”在另一元件或层“上”、“直接连接至”另一元件或层、或者“直接耦接至”另一元件或层时，不存在中间元件或层。对于本公开的目的而言，“X、Y和Z中的至少一个”和“选自由X、Y和Z构成的组中的至少一个”可被解释为仅X、仅Y、仅Z或者X、Y和Z中的两个或多于两个的任意组合，例如XYZ、XYY、YZ和ZZ。贯穿全文，相同的标号指示相同的元件。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任意组合和所有组合。
虽然可在本文中使用术语第一、第二等来描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受限于这些术语。这些术语用于将一个元件、部件、区域、层和/或部分与另一元件、部件、区域、层和/或部分区分开。因此，下面所讨论的第一元件、部件、区域、层和/或部分可称为第二元件、部件、区域、层和/或部分，而不背离本公开的教导。
空间相对术语诸如“之下”、“下方”、“下”、“上方”、“上”等可在本文中用于描述性目的，并由此来描述如图中所示的一个元件或特征相对于其他元件或特征的关系。空间相对术语旨在包含除附图中所描绘取向之外的，设备在使用、操作和/或制造中的不同取向。例如，如果附图中的设备被翻转，则描述为在其他元件或特征“下方”或“之下”的元件将被定向为在其他元件或特征“上方”。因此，示例性术语“下方”可包含上方和下方两种取向。此外，设备可以其他方式定向(例如，旋转90度或者处于其他取向)，并由此相应地解释本文中所使用的空间相对描述语。
本文中所使用的术语用于描述特定实施方式的目的，并不旨在限制。除非上下文中另有明确指示，否则如本文中所使用的单数形式“一(a)”、“一(an)”、“该(the)”旨在也包括复数形式。此外，当在本说明书中使用术语“包括(comprises)”、“包括(comprising)”、“包括(includes)”和/或“包括(including)”时，是指所列特征、整数、步骤、操作、元件、部件和/或其群的存在，并不是排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其群的存在或添加。
本文中参照作为理想化示例性实施方式和/或中间结构的示意图的剖视图描述了多种示例性实施方式。由此，因例如制造技术和/或公差所导致的示意图的形状的变化是可预期的。因此，本文中所公开的示例性实施方式不应被解释为受限于区域的特定图示形状，而应解释为包括由例如制造而导致的形状的偏差。例如，示出为矩形的注入区域将通常在其边缘具有圆形的或曲线的特征和/或注入浓度的梯度，而不是具有从注入的区域至非注入的区域的二元变化。同样，通过注入形成的掩埋区可以导致在掩埋区和表面(其中注入穿过该表面发生)之间的区域中的一些注入。由此，附图中所示的区域在本质上是示意性的，并且它们的形状不旨在示出设备的区域的实际形状并且不旨在限制。
除非另有限定，否则本文中所使用的所有术语(包括技术术语和科技术语)具有与本公开所属领域中的普通技术人员通常理解相同的含义。除非本文中明确地如此限定，否则诸如在常用字典中定义的那些用词应被解释成具有与其在相关领域的内容中的含义一致的含义，并且不应被解释成理想化或过于正式的含义。
图1是示出根据示例性实施方式的氧化物半导体器件的横截面图。
参考图1，氧化物半导体器件可以包括可顺序地设置在衬底10上的栅极15、栅极绝缘层20、有源层25、绝缘中间层30、保护结构35、源极50以及漏极55。保护结构35可以包括多个金属氧化物层。例如，保护结构35可以包括第一金属氧化物层40和第二金属氧化物层45。这里，第一金属氧化物层40和第二金属氧化物层45中的每个可以包括铝氧化物(AlOx)、钛氧化物(TiOx)、钽氧化物(TaOx)、锆氧化物(ZrOx)等。
衬底10可以包括绝缘材料。例如，衬底10可以包括玻璃衬底、透明塑料衬底、透明金属氧化物衬底等。尽管未示出，但是衬底10上可以设置有至少一个缓冲层。例如，缓冲层可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)等。
栅极15可以设置在衬底10上。图1中示出的氧化物半导体器件可以具有底栅配置。但是，氧化物半导体器件可以具有各种其他配置，例如，顶栅配置、双栅配置等。
栅极15可以包括金属、合金、金属氮化物、传导性金属氧化物、透明传导性材料等。例如，栅极15可以包括铝(Al)、含铝合金、铝氮化物(AlNx)、银(Ag)、含银合金、钨(W)、钨氮化物(WNx)、铜(Cu)、含铜合金、镍(Ni)、铬(Cr)、钼(Mo)、含钼合金、钛(Ti)、钛氮化物(TiNx)、铂(Pt)、钽(Ta)、钽氮化物(TaNx)、钕(Nd)、钪(Sc)、锶钌(SrRuxOy)氧化物、锌氧化物(ZnOx)、铟锡氧化物(ITO)、锡氧化物(SnOx)、镓氧化物(GaOx)、铟锌氧化物(IZO)等。这些可以单独使用或以它们的组合的方式使用。
栅极绝缘层20可以设置在衬底10上以基本上覆盖栅极15。在示例性实施方式中，栅极绝缘层20可以充分地覆盖栅极15，并具有基本上水平的表面，而不在栅极15周围形成阶梯状。栅极绝缘层20可以包括硅化合物、金属氧化物等。例如，栅极绝缘层20可以包括硅氧化物、硅氮化物、硅氮氧化物、铝氧化物、钽氧化物、铪氧化物、锆氧化物、钛氧化物等。这些可以单独使用或以它们的组合的方式使用。
如图1所示，有源层25可以位于栅极绝缘层20上。有源层25可以包括半导体氧化物，诸如可以包含铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)、镁(Mg)等的二元系统化合物(ABx)、三元系统化合物(ABxCy)或四元系统化合物(ABxCyDz)。例如，有源层25可以包括铟-镓-锌(IGZO)氧化物、镓锌氧化物(GaZnxOy)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、锌镁氧化物(ZnMgxOy)、锌锡氧化物(ZnSnxOy)、锌锆氧化物(ZnZrxOy)、锌氧化物(ZnOx)、镓氧化物(GaOx)、钛氧化物(TiOx)、锡氧化物(SnOx)、铟氧化物(InOx)、铟-镓-铪氧化物(IGHO)、锡-铝-锌氧化物(TAZO)、铟-镓-锡氧化物(IGTO)等。这些可以单独使用或以它们的混合物的方式使用。
绝缘中间层30可以设置在栅极绝缘层20上以基本上覆盖有源层25。在示例性实施方式中，绝缘中间层30可以充分地覆盖有源层25并且具有基本上平坦的上面，而不在有源层25周围形成阶梯状。绝缘中间层30可以包括硅化合物。例如，绝缘中间层30可以包括硅氧化物、硅氮化物、硅氮氧化物等。这些可以单独使用或以它们的组合的方式使用。
保护结构35可以设置在绝缘中间层30上。保护结构35可以包括设置在绝缘中间层30上的第一金属氧化物层40和设置在第一金属氧化物层40上的第二金属氧化物层45。在示例性实施方式中，第一金属氧化物层40可以包括与包含在第二金属氧化物层45中的金属氧化物基本上相同的金属氧化物。例如，第一金属氧化物层40和第二金属氧化物层45中的每个可以包括铝氧化物、钛氧化物、钽氧化物、锆氧化物等。这些可以单独使用或以它们的组合的方式使用。
根据示例性实施方式，第一金属氧化物层40和第二金属氧化物层45可以分别具有不同的氧含量。第一金属氧化物层40可以具有MOx1的第一成分(其中，M代表铝、钛、钽或锆，O表示氧，并且x意为正实数)，该MOx1的第一成分可以包含具有第一氧含量的第一金属氧化物。另外，第二金属氧化物层45可以具有MOx2的第二成分，该MOx2的第二成分可以包含具有第二氧含量的第二金属氧化物。例如，在第一金属氧化物层40和第二金属氧化物层45包括铝的情况下，第一金属氧化物层40可以具有AlOx1的第一成分，该AlOx1的第一成分包含具有第一氧含量的铝氧化物，并且第二金属氧化物层45可以具有AlOx2的第二成分，该AlOx2的第二成分包含具有第二氧含量的铝氧化物。
在示例性实施方式中，第一金属氧化物层40的第一氧含量可以基本上大于第二金属氧化物层45的第二氧含量。例如，第一氧含量和第二氧含量之间的差异可以大于3原子百分比(at％)。在这种情况下，第一金属氧化物层40可以具有约
Figure BDA0000824784510000071
至约
Figure BDA0000824784510000072
的厚度，并且第二金属氧化物层45可以具有约
Figure BDA0000824784510000073
至约
Figure BDA0000824784510000074
的厚度。因此，在第一金属氧化物层40和第二金属氧化物层45之间的厚度比例可以为约1.0:0.03至约1.0:0.6。
在示例性实施方式中，第二金属氧化物层45的第二氧含量可以基本上大于第一金属氧化物层40的第一氧含量。例如，第二氧含量可以比第一氧含量高多于3at％。这里，第一金属氧化物层40的厚度可以为约
Figure BDA0000824784510000075
至约
Figure BDA0000824784510000076
而第二金属氧化物层45的厚度可以为约
Figure BDA0000824784510000077
至约
Figure BDA0000824784510000078
对于上述的第一金属氧化物层40和第二金属氧化物层45，第二氧含量可以在第一金属氧化物层40和第二金属氧化物层45之间的交界处从第一氧含量突然变化。例如，第二氧含量可以在第一金属氧化物层40和第二金属氧化物层45之间的交界处从第一氧含量突然增加或减少。
根据示例性实施方式，包括第一金属氧化物层40和第二金属氧化物层45的保护结构35可以防止底层结构免受外部湿气和/或氢的影响。如果湿气和/或氢渗透进氧化物半导体器件的底层结构中，则有源层25中的电荷载流子的浓度可能非期望地增加，因此氧化物半导体器件的阈值电压(Vth)可负移位，从而劣化氧化物半导体器件的电气特性。当保护结构35阻挡湿气和/或氢从外部的渗透时，氧化物半导体器件可以通过防止其阈值电压移位来确保改进的电气特性。
保护结构35的第二金属氧化物层45上可以设置有源极50和漏极55。源极50和漏极55可以穿过保护结构35和绝缘中间层30以使得源极50和漏极55可以与有源层25的源区和漏区接触。在示例性实施方式中，可以穿过保护结构35和绝缘中间层30设置源极接触孔和漏极接触孔。源极接触孔和漏极接触孔可以分别暴露有源层25的源区和漏区。当源极50和漏极55填充源极接触孔和漏极接触孔时，源极50和漏极55可以分别与源区和漏区电连接。源极50和漏极55中的每个可以包括金属、合金、金属氮化物、传导性金属氧化物、透明传导性材料等。例如，源极50和漏极55中的每个可以包括铝、铜、钼、钛、铬、钽、钨、钕、钪、它们的合金、它们的氮化物、锶钌氧化物、铟锡氧化物、铟锌氧化物、锌氧化物、锡氧化物、碳纳米管等。
图2是示出根据示例性实施方式的制造氧化物半导体器件方法的流程图。图3至图6是示出根据示例性实施方式的制造氧化物半导体器件方法的横截面图。
参考图2和3，在步骤S110中，栅极115可以形成在可以由透明材料(诸如玻璃、透明塑料、透明陶瓷等)构成的衬底110上。栅极115可以通过溅射工艺、喷涂工艺、化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、真空蒸镀工艺、印刷工艺等形成。栅极115可以使用诸如铝、钨、铜、镍、铬、钼、钛、铂、钽或钌的金属、含这些金属的合金、这些金属的氮化物或传导性金属氧化物获得。
在步骤S120中，栅极绝缘层120可以形成在衬底110上以覆盖栅极115。栅极绝缘层120可以通过CVD工艺、热氧化工艺、等离子体增强化学气相沉积(PECVD)工艺、高密度等离子体化学气相沉积(HDP-CVD)工艺等形成。栅极绝缘层120可以使用硅化合物、金属氧化物等形成。栅极绝缘层120可以具有可充分覆盖衬底110上的栅极115的相对大的厚度。
参考图2和4，在步骤S130中，有源层125可以形成在栅极绝缘层120上。有源层125可以通过溅射工艺、CVD工艺、印刷工艺、真空蒸镀工艺、ALD工艺、溶胶-凝胶工艺、PECVD工艺等获得。有源层125可以使用诸如二元系统化合物、三元系统化合物或四元系统化合物的半导体氧化物获得。例如，有源层125可以使用含铟、镓、锡、钛、铝、铪、锆、镁等的半导体氧化物形成。有源层125可以设置在栅极绝缘层120的、其下方设置有栅极115的部分上。
在步骤S140中，绝缘中间层130可以形成在栅极绝缘层120上以基本上覆盖有源层125。绝缘中间层130可以具有充分覆盖有源层125的基本上平坦的上面。在示例性实施方式中，可以在绝缘中间层130上执行平坦化工艺以使得绝缘中间层130可以具有这种水平的表面。
参考图2和图5，在步骤S150中，第一金属氧化物层140可以形成在绝缘中间层130上。第一金属氧化物层140可以通过溅射工艺、PECVD工艺、CVD工艺、真空蒸镀工艺等形成。另外，第一金属氧化物层140可以使用铝氧化物、钛氧化物、钽氧化物、锆氧化物等形成。
在根据示例性实施方式的第一金属氧化物层140的形成中，包括惰性气体(例如，氩(Ar)气、氖(Ne)气、氮(N2)气等)和氧(O2)气的气体混合物可以被引入具有基本真空压力的腔中，并且随后气体混合物可以变为包含氧的等离子体以由此在腔中提供包含氧的气氛。当在包含氧的气氛下执行使用包含铝、钛、钽或锆的靶的溅射工艺时，第一金属氧化物层140可以形成在绝缘中间层130上。
在示例性实施方式中，金属层(未示出)可以形成在第一金属氧化物层140上。金属层可以通过在不包含氧的气氛下使用包含铝、钛、钽或锆的靶的溅射工艺形成。在步骤S160中，可以在金属层上进行氧化处理以使得第二金属氧化物层145可以形成在第一金属氧化物层140上。由此，可以包括多个金属氧化物层(诸如第一金属氧化物层140和第二金属氧化物层145)的保护结构135可以设置在绝缘中间层130上。保护结构135可以防止湿气和/或氢渗透进所产生的结构中，从而保护结构135可以通过防止氧化物半导体器件的阈值电压(Vth)的变化来增强氧化物半导体器件的电气特性。而且，当保护结构135可以包括分别具有不同氧含量的多个金属氧化物层(例如140和145)时，金属氧化物的保护结构135可以具有相对的大的面积。例如，当第一金属氧化物层140和第二金属氧化物层145中的每个通过上述工艺而包括铝氧化物时，第一金属氧化物层140和/或第二金属氧化物层145可以具有相对大的面积。
在示例性实施方式中，第二金属氧化物层145可以通过在不包括氧的气氛下在第一金属氧化物层140上形成金属层并且随后通过在包含氧的气氛下在该金属层上进行热处理来获得。例如，第二金属氧化物层145可以通过在约200℃至约500℃的温度下进行的退火工艺来获得。
根据示例性实施方式，第一金属氧化物层140可以具有与第二金属氧化物层145的第二氧含量不同的第一氧含量。第一金属氧化物层140可以具有MOx1的第一金属氧化物成分，该MOx1的第一金属氧化物成分具有第一氧含量，并且第二金属氧化物层145可以具有MOx2的第二金属氧化物成分，该MOx2的第二金属氧化物成分具有第二氧含量。第二金属氧化物层145的第二氧含量可以从第一金属氧化物层140的第一氧含量突然变化。在一些示例性实施方式中，第一金属氧化物层140的第一氧含量可以比第二金属氧化物层145的第二氧含量高多于约3at％。这里，第二氧含量可以在第一金属氧化物层140和第二金属氧化物层145之间的交界处从第一氧含量突然减少。保护结构135中的第一氧含量和第二氧含量之间的差异可以通过控制工艺条件来实现，例如用于形成第一金属氧化物140的工艺和/或用于形成第二金属氧化物层145的热处理中的氧浓度和/或温度。在其他示例性实施方式中，第二金属氧化物层145的第二氧含量可以比第一金属氧化物层140的第一氧含量高多于约3at％。这里，第二氧含量可以在第一金属氧化物层140和第二金属氧化物层145之间的交界处从第一氧含量突然增加。
参考图2和6，在步骤S170中，第二金属氧化物层145、第一金属氧化物层140和绝缘中间层130可以被部分地去除以形成源极接触孔131和漏极接触孔133。源极接触孔131和漏极接触孔133可以分别暴露有源层125的源区和漏区。
在步骤S180中，源极(未示出)和漏极(未示出)可以形成在第二金属氧化物层145上并且分别填充源极接触孔131和漏极接触孔133。因此，提供具有与参考图1描述的氧化物半导体器件的配置基本上相同的配置的氧化物半导体器件。源极和漏极可以通过CVD工艺、真空蒸镀工艺、溅射工艺、PECVD工艺、ALD工艺等形成。另外，源极和漏极中的每个可以使用金属、合金、金属氮化物、传导性金属氧化物、透明传导性材料等形成。
图7是示出根据另一示例性实施方式的氧化物半导体器件的横截面图。
参考图7，氧化物半导体器件可以包括栅极215、栅极绝缘层220、有源层225、第一绝缘中间层230、源极250、漏极255、第二绝缘中间层260、保护结构265等。保护结构265可以包括多个金属氧化物层，诸如第一金属氧化物层270和第二金属氧化物层275。例如，第一金属氧化物层270和第二金属氧化物层275可以包括铝氧化物、钛氧化物、钽氧化物或锆氧化物等。
栅极215可以设置在包括硬透明材料或软透明材料的衬底210上。栅极215可以包括金属、合金、金属氮化物、传导性金属氧化物、透明传导性材料等。覆盖栅极215的栅极绝缘层220可以设置在衬底210上。栅极绝缘层220可以包括硅化合物、金属氧化物等。另外，有源层225可以设置在栅极绝缘层220上。有源层225可以包括包含二元系统化合物、三元系统化合物、四元系统化合物等的半导体氧化物。
第一绝缘中间层230可以位于栅极绝缘层220上并且基本上覆盖有源层225。第一绝缘中间层230可以包括硅化合物。源极250和漏极255可以设置在第一绝缘中间层230上。源极250和漏极255可以通过穿过第一绝缘中间层230形成的源极接触孔和漏极接触孔，随后可以与有源层225的源区和漏区接触。源极250和漏极255中的每个可以包括金属、合金、金属氮化物、传导性金属氧化物、透明传导性材料等。例如，源极250和漏极255可以包括铝、铜、钼、钛、铬、钽、钨、钕、钪、它们的合金、它们的氮化物、锶钌氧化物、铟锡氧化物、铟锌氧化物、锌氧化物、锡氧化物、碳纳米管等。
如图7中所示，第二绝缘中间层260可以设置在第一绝缘中间层230上以基本上覆盖源极250和漏极255。第二绝缘中间层260可以具有基本上平坦的上面并且充分地覆盖源极250和漏极255。
保护结构265可以定位在第二绝缘中间层260上。保护结构265可以具有顺序地设置在第二绝缘中间层260上的第一金属氧化物层270和第二金属氧化物层275。第一金属氧化物层270和第二金属氧化物层275可以包括相同的金属氧化物，然而第一金属氧化物层270可以具有与第二金属氧化物层275的氧含量不同的氧含量。例如，第一金属氧化物层270可以具有包含第一氧含量的MOx1的第一成分(M指示诸如铝、钛、钽或锆的金属，O意为氧，并且x代表正实数)，而第二金属氧化物层275可以具有包含第二氧含量的MOx2的第二成分。当第一金属氧化物层270和第二金属氧化物层275包括铝氧化物时，第一金属氧化物层270可以具有包括第一氧含量的AlOx1的第一成分，并且第二金属氧化物层275可以具有包括第二氧含量的AlOx2的第二成分。
在示例性实施方式中，第一金属氧化物层270的第一氧含量可以大于第二金属氧化物层275的第二氧含量。例如，第一金属氧化物层270和第二金属氧化物层275之间的氧含量差异可以大于约3at％。在这种情况下，第一金属氧化物层270可以具有约
Figure BDA0000824784510000121
至约
Figure BDA0000824784510000122
的厚度，并且第二金属氧化物层275可以具有约
Figure BDA0000824784510000123
至约
Figure BDA0000824784510000124
的厚度。因此，第一金属氧化物层270和第二金属氧化物层275之间的厚度比可以为约1.0:0.03至约1.0:0.6。
在另一示例性实施方式中，第二金属氧化物层275的第二氧含量可以大于第一金属氧化物层270的第一氧含量。例如，第二氧含量可以比第一氧含量高多于约3at％。在这种情况下，第一金属氧化物层270可以具有约
Figure BDA0000824784510000125
至约
Figure BDA0000824784510000126
的厚度，而第二金属氧化物层275可以具有约
Figure BDA0000824784510000127
至约
Figure BDA0000824784510000128
的厚度。
如上所述，第一金属氧化物层270的第一氧含量可以基本上大于或小于第二金属氧化物层275的第二氧含量。从第一氧含量至第二氧含量的变化可以不是逐渐的而是突然的。例如，第二氧含量可以在第一金属氧化物层270和第二金属氧化物层275之间的交界处从第一氧含量突然变化。
根据示例性实施方式，具有第一金属氧化物层270和第二金属氧化物层275的保护结构265可以有效地阻挡湿气和/或氢从外部的渗透，从而可以基本上防止氧化物半导体器件的阈值电压(Vth)的变化。当湿气或氢穿过氧化物半导体器件时，有源层225的电荷载流子浓度可能增加，从而氧化物半导体器件的阈值电压可负移位，这导致氧化物半导体器件的电气特性的劣化。但是，如上所述，保护结构265可以防止湿气和/或氢渗透进氧化物半导体器件中，并且因此氧化物半导体器件的电气特性可以被增强。
图8是示出根据示例性实施方式的制造氧化物半导体器件方法的流程图。图9至图12是示出根据示例性实施方式的制造氧化物半导体器件的方法的横截面图。
参考图8和9，在步骤S210中，栅极315可以形成在包括绝缘材料的衬底310上。栅极315可以通过使用金属、合金、金属氮化物、传导性金属氧化物等的溅射工艺、CVD工艺、ALD工艺、真空蒸镀工艺或印刷工艺形成。
在步骤S220中，栅极绝缘层320可以形成在衬底310上以基本上覆盖栅极315。栅极绝缘层320可以通过使用硅化合物、金属氧化物等的CVD工艺、热氧化工艺、PECVD工艺或HDP-CVD工艺形成。
参考图8和图10，在步骤S230中，有源层325可以形成在栅极绝缘层320上。有源层325可以通过溅射工艺、CVD工艺、印刷工艺、喷涂工艺、溶胶-凝胶工艺、真空蒸镀工艺、ALD工艺、PECVD工艺等获得。另外，有源层325可以使用包含铟、锌、镓、锡、钛、铝、铪、锆、镁等的氧化物半导体形成。
在步骤S240中，第一绝缘中间层330可以形成在栅极绝缘层320上以基本上覆盖有源层325。第一绝缘中间层330可以充分地覆盖有源层325并具有基本上水平的表面。第一绝缘中间层330可以使用硅化合物通过CVD工艺、PECVD工艺、HDP-CVD工艺等形成。
参考图8和图11，在步骤S250中，第一绝缘中间层330可以被部分地蚀刻以提供可以暴露有源层325一部分的源极接触孔和漏极接触孔。源极接触孔和漏极接触孔可以分别暴露有源层325的源区和漏区。
在步骤S260中，源极350和漏极355可以形成在有源层325和第一绝缘中间层330上。源极350和漏极355可以分别填充源极接触孔和漏极接触孔。因此，源极350和漏极355可以与有源层325的源区和漏区接触。
参考图8和图12，在步骤S270中，第二绝缘中间层360可以形成在第一绝缘中间层330上。第二绝缘中间层360可以充分地覆盖源极350和漏极355，并可以具有基本上平坦的上面。第二绝缘中间层360可以使用与用于第一绝缘中间层330的材料基本上相同的材料形成。可选地，第二绝缘中间层360可以使用有机材料形成。
保护结构375可以形成在第二绝缘中间层360上。根据一些示例性实施方式，在步骤S280中，第一金属氧化物层365可以形成在第二绝缘中间层360上。第一金属氧化物层365可以使用铝氧化物、钛氧化物、钽氧化物、锆氧化物通过溅射工艺、真空蒸镀工艺、CVD工艺等形成。在这种情况下，第一金属氧化物层365可以具有MOx1的第一成分，该MOx1的第一成分具有第一氧含量。随后，在步骤S290中，第二金属氧化物层370可以形成在第一金属氧化物层365上。
在第二金属氧化物层370的形成中，金属层(未示出)可以形成在第一金属氧化物层365上，并且随后金属层可以被氧化以获得第二金属氧化物层370。金属层可以使用铝、钛、钽、锆等形成。附加地，用于金属层的氧化处理可以包括热氧化工艺，如在包含氧的气氛下进行的退火工艺。这里，第二金属氧化物层370可以具有MOx2的第二成分，该MOx2的第二成分具有可以小于或大于第一氧含量的第二氧含量。
保护结构375可以防止湿气和/或氢从外部的渗透，因此氧化物半导体器件可以通过阻止其阈值电压的变化而确保改进的电气特性。另外，保护结构375的金属氧化物层365和370可以通过上述工艺形成为具有相对大的面积。
根据示例性实施方式，当包括上述保护结构的氧化物半导体器件应用于诸如有机发光显示装置或液晶显示装置的显示装置时，显示装置也可以确保在其上显示的图像的改进的品质，增强的响应速度等。
根据示例性实施方式的氧化物半导体器件，包括多个金属氧化物层的保护结构可以有效地阻挡湿气和/或氢从外部的渗透，以使得氧化物半导体器件的电气特性可以基本上不会因湿气和/或氢而被劣化。另外，当显示装置包括具有保护结构的氧化物半导体器件时，显示装置也可以具有改进的图像品质，增强的响应速度等。
虽然已在本文中描述了某些示例性实施方式和实现方案，但是其他实施方式和修改将通过本说明书而变得显而易见。因此，本发明概念并不限于这些实施方式，而是限于随附的权利要求书以及各种显而易见的修改和等同布置的较宽范围。

Claims (11)

1.一种半导体器件，包括：
栅极，设置在衬底上；
栅极绝缘层，设置在所述衬底上以覆盖所述栅极；
有源层，设置在所述栅极绝缘层上，所述有源层包括氧化物半导体；
绝缘中间层，设置在所述栅极绝缘层上并被配置为覆盖所述有源层；
保护结构，设置在所述绝缘中间层上；以及
源极和漏极，设置在所述保护结构上，所述源极和所述漏极分别与所述有源层的源区和漏区接触，
其中，所述保护结构包括设置在所述绝缘中间层上的第一金属氧化物层和设置在所述第一金属氧化物层上的第二金属氧化物层，
所述第一金属氧化物层与所述第二金属氧化物层包含相同的金属氧化物，并且所述第一金属氧化物层具有与所述第二金属氧化物层的第二氧含量不同的第一氧含量，以及
所述第二氧含量在所述第一金属氧化物层和所述第二金属氧化物层之间的交界处从所述第一氧含量突然变化。
2.如权利要求1所述的半导体器件，其中，所述第一金属氧化物层和所述第二金属氧化物层中的每个包括铝氧化物、钛氧化物、钽氧化物和锆氧化物中的至少一个。
3.如权利要求1所述的半导体器件，其中，所述第一氧含量和所述第二氧含量之间的差异大于3原子百分比。
4.如权利要求1所述的半导体器件，其中，所述第一氧含量大于所述第二氧含量。
5.如权利要求1所述的半导体器件，其中，所述第一氧含量小于所述第二氧含量。
6.一种半导体器件，包括：
栅极，设置在衬底上；
栅极绝缘层，设置在所述衬底上并被配置为覆盖所述栅极；
有源层，设置在所述栅极绝缘层上，所述有源层包括氧化物半导体；
第一绝缘中间层，设置在所述栅极绝缘层上并被配置为覆盖所述有源层；
源极和漏极，设置在所述第一绝缘中间层上，所述源极和所述漏极分别与所述有源层的源区和漏区接触；
第二绝缘中间层，设置在所述第一绝缘中间层、所述源极和所述漏极上；以及
保护结构，设置在所述第二绝缘中间层上，
其中，所述保护结构包括设置在所述第二绝缘中间层上的第一金属氧化物层和设置在所述第一金属氧化物层上的第二金属氧化物层，
所述第一金属氧化物层与所述第二金属氧化物层包含相同的金属氧化物，并且所述第一金属氧化物层具有与所述第二金属氧化物层的第二氧含量不同的第一氧含量，以及
所述第二氧含量在所述第一金属氧化物层和所述第二金属氧化物层之间的交界处从所述第一氧含量突然变化。
7.一种制造半导体器件的方法，包括：
在衬底上形成栅极；
在所述衬底上形成栅极绝缘层以覆盖所述栅极；
在所述栅极绝缘层上形成包括氧化物半导体的有源层；
在所述有源层上形成绝缘中间层以覆盖所述栅极绝缘层；
在所述绝缘中间层上形成保护结构；以及
在所述保护结构上形成源极和漏极，其中所述源极和所述漏极分别与所述有源层的源区和漏区接触，
其中，形成所述保护结构包括：在所述绝缘中间层上形成第一金属氧化物层，以及在所述第一金属氧化物层上形成第二金属氧化物层，
其中，所述第一金属氧化物层与所述第二金属氧化物层包含相同的金属氧化物，并且所述第一金属氧化物层具有与所述第二金属氧化物层的第二氧含量不同的第一氧含量，以及
所述第二氧含量在所述第一金属氧化物层和所述第二金属氧化物层之间的交界处从所述第一氧含量突然变化。
8.如权利要求7所述的方法，其中，形成所述第二金属氧化物层包括：
在所述第一金属氧化物层上形成金属层；以及
在所述金属层上进行氧化处理。
9.如权利要求8所述的方法，其中，形成所述金属层包括溅射工艺。
10.如权利要求8所述的方法，其中，所述氧化处理包括热氧化工艺。
11.一种制造半导体器件的方法，包括：
在衬底上形成栅极；
在所述衬底上形成栅极绝缘层以覆盖所述栅极；
在所述栅极绝缘层上形成包括氧化物半导体的有源层；
在所述有源层上形成第一绝缘中间层以覆盖所述栅极绝缘层；
在所述第一绝缘中间层上形成源极和漏极，所述源极和所述漏极分别与所述有源层的源区和漏区接触；
在所述第一绝缘中间层、所述源极和所述漏极上形成第二绝缘中间层；以及
在所述第二绝缘中间层上形成保护结构，
其中，形成所述保护结构包括：在所述第二绝缘中间层上形成第一金属氧化物层，以及在所述第一金属氧化物层上形成第二金属氧化物层，
其中，所述第一金属氧化物层与所述第二金属氧化物层包含相同的金属氧化物，并且所述第一金属氧化物层具有与所述第二金属氧化物层的第二氧含量不同的第一氧含量，以及
所述第二氧含量在所述第一金属氧化物层和所述第二金属氧化物层之间的交界处从所述第一氧含量突然变化。
CN201510679471.4A 2014-10-22 2015-10-19 半导体器件和制造半导体器件的方法 Active CN105552128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140143178A KR102337370B1 (ko) 2014-10-22 2014-10-22 반도체 소자 및 반도체 소자의 제조 방법
KR10-2014-0143178 2014-10-22

Publications (2)

Publication Number Publication Date
CN105552128A CN105552128A (zh) 2016-05-04
CN105552128B true CN105552128B (zh) 2020-07-03

Family

ID=54337682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510679471.4A Active CN105552128B (zh) 2014-10-22 2015-10-19 半导体器件和制造半导体器件的方法

Country Status (4)

Country Link
US (1) US10461192B2 (zh)
EP (1) EP3012867B1 (zh)
KR (1) KR102337370B1 (zh)
CN (1) CN105552128B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834062B2 (ja) * 2018-08-01 2021-02-24 出光興産株式会社 結晶構造化合物、酸化物焼結体、及びスパッタリングターゲット
KR102563859B1 (ko) * 2021-04-06 2023-08-03 연세대학교 산학협력단 원자층 증착 기반의 박막 내 인위적 조성 조절을 통한 고효율 수소 차단 제어막 형성 방법
CN114141881A (zh) * 2021-11-24 2022-03-04 深圳市华星光电半导体显示技术有限公司 一种驱动基板和显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
KR100857455B1 (ko) 2007-04-17 2008-09-08 한국전자통신연구원 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
JP5213422B2 (ja) 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101084173B1 (ko) * 2009-10-27 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
CN106057907B (zh) * 2010-04-23 2019-10-22 株式会社半导体能源研究所 半导体装置的制造方法
KR101877377B1 (ko) * 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8467601B2 (en) * 2010-09-15 2013-06-18 Kyran Daisy Systems, methods, and media for creating multiple layers from an image
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102100425B1 (ko) * 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130113972A (ko) * 2012-04-06 2013-10-16 한국전자통신연구원 산화물 박막 트랜지스터의 제조 방법
KR102042483B1 (ko) 2012-09-24 2019-11-12 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI782259B (zh) 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW202339281A (zh) * 2013-10-10 2023-10-01 日商半導體能源研究所股份有限公司 液晶顯示裝置

Also Published As

Publication number Publication date
EP3012867B1 (en) 2021-02-17
KR20160047619A (ko) 2016-05-03
US10461192B2 (en) 2019-10-29
US20160118503A1 (en) 2016-04-28
CN105552128A (zh) 2016-05-04
KR102337370B1 (ko) 2021-12-09
EP3012867A1 (en) 2016-04-27

Similar Documents

Publication Publication Date Title
KR20190110977A (ko) 반도체 장치
US20110240998A1 (en) Thin-film transistor, method of manufacturing the same, and display device
US9768322B2 (en) Metal oxide TFT with improved source/drain contacts and reliability
US20150034942A1 (en) Thin film transistor and method of manufacturing the same
JP2007150158A (ja) トランジスタおよびその製造方法
CN107278331B (zh) 薄膜晶体管及其制造方法
JP2009295997A (ja) 薄膜デバイス及びその製造方法
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
US20130260497A1 (en) Method for manufacturing a thin film transistor array panel
CN105552128B (zh) 半导体器件和制造半导体器件的方法
TWI535000B (zh) 有機發光顯示裝置及製造其之方法
US20180226498A1 (en) Semiconductor device
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20140018702A (ko) 박막 트랜지스터 및 그 제조 방법
KR101748787B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
KR20190060260A (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
WO2015186354A1 (ja) 薄膜トランジスタ及びその製造方法
JP6327548B2 (ja) 薄膜トランジスタ及びその製造方法
JP6273606B2 (ja) 固定電荷を内部に誘起したゲート絶縁膜
KR101437779B1 (ko) 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법
JP6241848B2 (ja) 薄膜トランジスタの構造、薄膜トランジスタの製造方法および半導体装置
KR20150094828A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant