JP6654770B2 - 薄膜トランジスタ基板及び表示装置 - Google Patents

薄膜トランジスタ基板及び表示装置 Download PDF

Info

Publication number
JP6654770B2
JP6654770B2 JP2017245726A JP2017245726A JP6654770B2 JP 6654770 B2 JP6654770 B2 JP 6654770B2 JP 2017245726 A JP2017245726 A JP 2017245726A JP 2017245726 A JP2017245726 A JP 2017245726A JP 6654770 B2 JP6654770 B2 JP 6654770B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
protective film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017245726A
Other languages
English (en)
Other versions
JP2018110226A (ja
Inventor
鎭 成 朴
鎭 成 朴
敬 ▲チュル▼ 玉
敬 ▲チュル▼ 玉
基 林 韓
基 林 韓
鐘 旭 ▲ペ▼
鐘 旭 ▲ペ▼
勝 敏 李
勝 敏 李
朱 ▲ヒュク▼ 白
朱 ▲ヒュク▼ 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industry University Cooperation Foundation IUCF HYU
Original Assignee
Industry University Cooperation Foundation IUCF HYU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industry University Cooperation Foundation IUCF HYU filed Critical Industry University Cooperation Foundation IUCF HYU
Publication of JP2018110226A publication Critical patent/JP2018110226A/ja
Application granted granted Critical
Publication of JP6654770B2 publication Critical patent/JP6654770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Description

本発明は、酸化物半導体層を含む薄膜トランジスタ基板及び表示装置に関する。
トランジスタは、電子機器分野でスイッチング素子（ｓｗｉｔｃｈｉｎｇ ｄｅｖｉｃｅ）や駆動素子（ｄｒｉｖｉｎｇ ｄｅｖｉｃｅ）として広く用いられている。特に、薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）は、ガラス基板やプラスチック基板上に製造できるので、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）又は有機発光装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ）などのような表示装置のスイッチング素子として広く用いられている。
薄膜トランジスタは、アクティブ層を構成する物質を基準として、非晶質シリコンがアクティブ層に使用される非晶質シリコン薄膜トランジスタと、多結晶シリコンがアクティブ層に使用される多結晶シリコン薄膜トランジスタと、酸化物半導体がアクティブ層に使用される酸化物半導体薄膜トランジスタとに区分することができる。
非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）の場合、短い時間内に非晶質シリコンを蒸着することによりアクティブ層を形成できるので、製造工程時間が短く、生産コストが低いという利点がある。反面、アクティブ層内でキャリアの移動度（ｍｏｂｉｌｉｔｙ）が低いために電流駆動能力に劣り、閾値電圧の変化が発生するため、能動マトリクス有機発光素子（ＡＭＯＬＥＤ）などへの使用が制限されるという問題がある。
多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、非晶質シリコンを蒸着した後に非晶質シリコンを結晶化することにより製造される。このように、多結晶シリコン薄膜トランジスタの製造過程で非晶質シリコンを結晶化する工程が必要であるため、工程数が増加して製造コストが上昇し、高い工程温度で結晶化工程が行われるため、多結晶シリコン薄膜トランジスタは、大面積の装置に適用するのに困難がある。また、多結晶特性により、多結晶シリコン薄膜トランジスタの均一度（Ｕｎｉｆｏｒｍｉｔｙ）が確保されないという問題がある。
一方、酸化物半導体薄膜トランジスタ（Ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＴＦＴ）の場合、低い温度でアクティブ層を構成する酸化物が成膜され得、アクティブ層内でキャリアが高い移動度（ｍｏｂｉｌｉｔｙ）を有し、酸素の含有量に応じて酸化物の抵抗の変化が大きいため、所望の物性を容易に得ることができる。また、酸化物の特性上、酸化物半導体は透明であるため、透明ディスプレイを具現するのにも大きな問題がないので、近年、薄膜トランジスタへの応用が大きな関心を集めている。このような酸化物半導体の材料としては、亜鉛酸化物（ＺｎＯ）、インジウム亜鉛酸化物（ＩｎＺｎＯ）、またはインジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ４）などがある。
韓国公開特許第１０−２０１３−０００５９３１号（発明の名称：薄膜の物性を変化させる方法） 韓国公開特許第１０−２０１４−００７４７４２号（発明の名称：トランジスタとその製造法、及びトランジスタを含む電子素子）
本出願の一例は、活性層である酸化物半導体層に含まれた水素の濃度を調整して、優れた電気的特性を有する薄膜トランジスタ基板及び表示装置を提供することを技術的課題とする。
上述した技術的課題を達成するための本出願の一例は、ベース基板、前記ベース基板上に配置された第１保護膜、前記第１保護膜上に配置された酸化物半導体層、前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極、前記酸化物半導体層と接続されたソース電極、及び前記ソース電極と離隔して前記酸化物半導体層と接続されたドレイン電極を含み、前記酸化物半導体層は、２．４ａｔ％（ａｔｏｍｉｃ％）〜２．６ａｔ％（ａｔｏｍｉｃ％）の水素含量を有する、薄膜トランジスタ基板を提供する。
本出願の一例は、ベース基板上に第１保護膜を形成するステップ、前記第１保護膜上に酸化物半導体層を形成するステップ、互いに離隔して配置され、それぞれ前記酸化物半導体層と接続されたソース電極及びドレイン電極を形成するステップ、及び前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極を形成するステップを含み、前記酸化物半導体層は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する、薄膜トランジスタ基板の製造方法を提供する。
本出願の一例は、基板、前記基板上に配置された薄膜トランジスタ、及び前記薄膜トランジスタ上に配置された光量調節層を含み、前記薄膜トランジスタは、前記基板上に配置された第１保護膜、前記第１保護膜上に配置された酸化物半導体層、前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極、前記酸化物半導体層と接続されたソース電極、及び前記ソース電極と離隔して前記酸化物半導体層と接続されたドレイン電極を含み、前記酸化物半導体層は２．４ａｔ％〜２．６ａｔ％の水素含量を有する、表示装置を提供する。
本出願の一例に係る薄膜トランジスタ基板は、活性層である酸化物半導体層に含まれた水素の濃度が最適に調整されることによって、優れた電気的特性を有する。また、このような酸化物半導体層を含む本出願の他の一例に係る表示装置は、優れた駆動特性を有する。
以上で言及された効果以外にも、本出願の他の特徴及び利点が、以下で記述され、そのような記述及び説明から本発明の属する技術分野における通常の知識を有する者に明確に理解されるであろう。
本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。 本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。 本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。 本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。 本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。 本出願の一例に係る薄膜トランジスタ基板の製造工程図である。 本出願の一例に係る薄膜トランジスタ基板の製造工程図である。 本出願の一例に係る薄膜トランジスタ基板の製造工程図である。 本出願の一例に係る薄膜トランジスタ基板の製造工程図である。 本出願の一例に係る薄膜トランジスタ基板の製造工程図である。 水素注入に対する工程図である。 本出願の一例に係る表示装置の概略的な断面図である。 本出願の一例に係る表示装置の概略的な断面図である。 薄膜トランジスタの電気的特性に対するグラフである。 薄膜トランジスタの電気的特性に対するグラフである。 薄膜トランジスタの電気的特性に対するグラフである。 薄膜トランジスタの電気的特性に対するグラフである。 薄膜トランジスタに対するＸ線光電子分光（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）グラフである。 薄膜トランジスタに対するＸ線光電子分光（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）グラフである。 薄膜トランジスタに対するＸ線光電子分光（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）グラフである。 薄膜トランジスタに対するＸ線光電子分光（Ｘ−ｒａｙ ｐｈｏｔｏｅｌｅｃｔｒｏｎ ｓｐｅｃｔｒｏｓｃｏｐｙ）グラフである。 酸素の含量に対するグラフである。 ラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＲＢＳ）分析グラフである。 ラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＲＢＳ）分析グラフである。 ＴＯＦ−ＥＲＤ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ）分析グラフである。 ＴＯＦ−ＥＲＤ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ）分析グラフである。
本出願の利点及び特徴、そして、それらを達成する方法は、添付の図面と共に詳細に後述されている例を参照すると明らかになるであろう。しかし、本出願は、以下に開示される例に限定されるものではなく、互いに異なる様々な形態で実現され、単に本出願の例は、本出願の開示が完全になるようにし、本出願の属する技術分野における通常の知識を有する者に発明の範疇を知らせるために提供されるものであり、本出願は、請求項の範疇によって定義されるだけである。
本出願の例を説明するための図面に開示された形状、大きさ、比率、角度、個数などは例示的なものであるため、本出願が図示の事項に限定されるものではない。明細書全体にわたって同一の構成要素には同一の参照符号を付することができる。また、本出願を説明するにおいて、関連する公知技術に対する具体的な説明が本出願の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。
本明細書で言及した「含む」、「有する」、「からなる」などが使用される場合、「〜のみ」という表現が使用されない限り、他の部分が追加されてもよい。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数を含む。
構成要素を解釈するにおいて、別途の明示的な記載がなくても、誤差範囲を含むものと解釈する。
位置関係に対する説明の場合、例えば、「〜上に」、「〜上部に」、「〜下部に」、「〜側に」などで二つの部分の位置関係が説明される場合、「すぐ」又は「直接」という表現が使用されない限り、二つの部分の間に１つ以上の他の部分が位置することができる。
時間関係に対する説明の場合、例えば、「〜後に」、「〜に次いで」、「〜次に」、「〜前に」などで時間的前後関係が説明される場合、「すぐ」又は「直接」という表現が使用されない限り、連続的ではない場合も含むことができる。
第１、第２などが様々な構成要素を述べるために使用されるが、これらの構成要素は、これらの用語によって制限されない。これらの用語は、単に一つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であってもよい。
「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能な全ての組み合わせを含むものと理解しなければならない。例えば、「第１項目、第２項目、及び第３項目のうちの少なくとも１つ」の意味は、第１項目、第２項目、または第３項目のそれぞれだけでなく、第１項目、第２項目、及び第３項目のうちの２つ以上から提示できる全ての項目の組み合わせを意味し得る。
本出願の様々な例のそれぞれの特徴が、部分的又は全体的に互いに結合又は組み合わせ可能であり、技術的に様々な連動及び駆動が可能であり、各例が互いに対して独立して実施されてもよく、関連関係で共に実施されてもよい。
以下では、本出願の一例に係る有機発光素子を添付の図面を参照して詳細に説明する。各図面の構成要素に参照符号を付するにおいて、同じ構成要素に対しては、たとえ別の図面上に表示されても、可能な限り同じ符号を有することができる。
図１は、本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。
図１を参照すると、本例に係る薄膜トランジスタ基板１００は、ベース基板１１０、ベース基板１１０上に配置された第１保護膜１２０、第１保護膜１２０上に配置された酸化物半導体層１３０、酸化物半導体層１３０と絶縁され、酸化物半導体層１３０と少なくとも一部重なるゲート電極１４０、酸化物半導体層１３０と接続されたソース電極１５０、及びソース電極１５０と離隔して酸化物半導体層１３０と接続されたドレイン電極１６０を含む。ここで、酸化物半導体層１３０は、２．４ａｔ％（ａｔｏｍｉｃ％又は原子％）〜２．６ａｔ％の水素含量を有する。
前記ベース基板１１０として、ガラス又はプラスチックが用いられてもよい。プラスチックとして、フレキシブル特性を有する透明プラスチック、例えば、ポリイミドが用いられてもよい。
前記ポリイミドがベース基板１１０として使用される場合、ベース基板１１０上で高温蒸着工程が行われることを考慮して、高温に耐えられる耐熱性ポリイミドを使用することができる。この場合、薄膜トランジスタの形成のために、ポリイミド基板がガラスのような高耐久性材料からなるキャリア基板上に配置された状態で、蒸着、エッチングなどの工程が行われ得る。
前記第１保護膜１２０はベース基板１１０上に配置される。第１保護膜１２０は、単一層で構成されてもよく、互いに異なる物質からなる複数の層が積層されて構成されてもよい。ベース基板１１０上に配置された第１保護膜１２０をバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）とも呼ぶ。
一例に係る第１保護膜１２０は、０．７ａｔ％〜０．８ａｔ％の水素含量を有することができる。第１保護膜１２０の水素含量が０．７ａｔ％未満である場合、第１保護膜１２０から酸化物半導体層１３０への水素の供給が円滑でないため、酸化物半導体層１３０が半導体特性を有することが難しい。反面、第１保護膜１２０の水素含量が０．８ａｔ％（ａｔｏｍｉｃ％）を超える場合、過量の水素が酸化物半導体層１３０に流入してしまい、酸化物半導体層１３０が導体に近い性質を有するようになり、同様に半導体特性を有することが難しい。
一例に係る第１保護膜１２０はシリコン酸化物を含むことができる。シリコン酸化物はＳｉＯｙで表されてもよく、ｙは、１〜２の間の値を有してもよいが、本出願の第１の例がこれに限定されるものではない。シリコン酸化物は、優れた絶縁性、優れた水分及び酸素遮断特性、及び安定した水素提供特性を有するため、酸化物半導体層１３０と接触する第１保護膜１２０に有用に適用することができる。
一例に係る第１保護膜１２０はシリコン窒化物を含むこともできる。シリコン窒化物は、ＳｉＮｘで表されてもよく、ｘは、０．５〜１．５の間の値を有してもよい。しかし、本出願の第１の例がこれに限定されるものではない。シリコン窒化物は、優れた絶縁性、及び優れた酸素又は水分遮断特性を有し、水素提供特性を有するため、第１保護膜１２０に有用に適用することができる。
また、一例に係る第１保護膜１２０は、少なくとも１つのシリコン酸化物層及び少なくとも１つのシリコン窒化物層が交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された構造を有してもよい。ここで、シリコン酸化物層は、シリコン酸化物からなる層を意味し、シリコン窒化物層は、シリコン窒化物からなる層を意味する。このとき、酸化物半導体層１３０への水素供給量の調節のために、シリコン窒化物層は、１００ｎｍ〜２００ｎｍの厚さを有することができる。
一例に係る酸化物半導体層１３０は第１保護膜１２０上に配置される。酸化物半導体層１３０はゲート電極１４０と重なる。
一例に係る酸化物半導体層１３０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）及びガリウム（Ｇａ）のうちの少なくとも１つを含むことができる。インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）及びガリウム（Ｇａ）は、４ｓ軌道（４ｓ−ｏｒｂｉｔａｌ）ベースの金属であって、酸素と結合されて半導体特性を有することができる。
より具体的に、酸化物半導体層１３０は、Ｚｉｎｃ Ｏｘｉｄｅ、Ｔｉｎ Ｏｘｉｄｅ、Ｇａ−Ｉｎ−Ｚｎ Ｏｘｉｄｅ、Ｉｎ−Ｚｎ Ｏｘｉｄｅ、Ｉｎ−Ｓｎ Ｏｘｉｄｅ、及びこれらの物質にＡｌ、Ｎｉ、Ｃｕ、Ｔａ、Ｍｏ、ＨｆまたはＴｉがドープされた物質のうちの１つからなってもよいが、必ずしもそれに限定されるものではない。
一例に係る酸化物半導体層１３０は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。酸化物半導体層１３０の水素含量が２．４ａｔ％未満である場合、酸化物半導体層１３０が半導体特性を有することが難しい。反面、酸化物半導体層１３０の水素含量が２．６ａｔ％を超える場合、酸化物半導体層１３０が導体に近い性質を有するようになる。したがって、酸化物半導体層１３０の水素含量が２．４ａｔ％〜２．６ａｔ％に調整される。
前記ソース電極１５０は、酸化物半導体層１３０と接続されて配置され、ドレイン電極１６０は、ソース電極１５０と離隔して酸化物半導体層１３０と接続される。図１を参照すると、ソース電極１５０及びドレイン電極１６０は第１保護膜１２０上に配置され、それぞれ酸化物半導体層１３０と少なくとも一部重なる。
前記ソース電極１５０及びドレイン電極１６０は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうちの少なくとも１つを含むことができる。ソース電極１５０及びドレイン電極１６０は、それぞれ、このような金属又は金属の合金で作られた単一層からなってもよく、２層以上の多重層からなってもよい。
一例に係る酸化物半導体層１３０、ソース電極１５０及びドレイン電極１６０の上に第２保護膜１７０が配置される。第２保護膜１７０は、酸化物半導体層１３０とゲート電極１４０との間に配置されて絶縁膜の役割を果たす。このような第２保護膜１７０をゲート絶縁膜とも呼ぶ。第２保護膜１７０は、第１保護膜１２０と同様に、酸化物半導体層１３０の水素含量に影響を与え、酸化物半導体層１３０の水素含量の制御のために、第２保護膜１７０の水素含量を制御する必要がある。
一例に係る第２保護膜１７０は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する。第２保護膜１７０は、酸化物半導体層１３０に水素を供給することができる。第２保護膜１７０の水素含量が３．０ａｔ％未満である場合、第２保護膜１７０から酸化物半導体層１３０への水素供給が十分でないため、酸化物半導体層１３０が半導体特性を有することが難しくなり得る。反面、第２保護膜１７０の水素含量が３．１ａｔ％（ａｔｏｍｉｃ％）を超える場合、過量の水素が酸化物半導体層１３０に流入してしまい、酸化物半導体層１３０が導体に近い性質を有するようになり、酸化物半導体層１３０が半導体特性を有することができないおそれがある。
前記第２保護膜１７０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。例えば、酸化アルミニウム（Ａｌ２Ｏ３）で作られた層、すなわち、酸化アルミニウム層は、酸化物半導体層１３０の水素含量を一定のレベルに維持することにおいて効果的であるため、第２保護膜１７０に有用に適用することができる。しかし、本補発明の第１の例がこれに限定されるものではなく、他の物質からなる層、例えば、シリコン酸化物又はシリコン窒化物からなる層もまた、第２保護膜１７０として使用することができる。
前記第２保護膜１７０は、単一膜構造を有してもよく、多層膜構造を有してもよい。すなわち、酸化アルミニウム層、シリコン酸化物層、及びシリコン窒化物層が、それぞれ単独で第２保護膜１７０を形成してもよく、これらが積層されて第２保護膜１７０を形成してもよい。
前記ゲート電極１４０は第２保護膜１７０上に配置される。ゲート電極１４０は、酸化物半導体層１３０と絶縁され、酸化物半導体層１３０と少なくとも一部重なる。
ゲート電極１４０は、アルミニウム（Ａｌ）やアルミニウム合金のようなアルミニウム系列の金属、銀（Ａｇ）や銀合金のような銀系列の金属、銅（Ｃｕ）や銅合金のような銅系列の金属、モリブデン（Ｍｏ）やモリブデン合金のようなモリブデン系列の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジム（Ｎｄ）及びチタン（Ｔｉ）のいずれか１つで作られてもよい。ゲート電極１４０は、物理的性質の異なる少なくとも２つの導電膜を含む多層膜構造を有してもよい。
また、ソース電極１５０及びドレイン電極１６０をそれぞれ異なる配線又は素子と接続するためのソース電極接続部１５１及びドレイン電極接続部１６１がそれぞれ第２保護膜１７０上に配置され得る。ソース電極接続部１５１及びドレイン電極接続部１６１は、第２保護膜１７０に備えられたコンタクトホールを介してそれぞれソース電極１５０及びドレイン電極１６１と接続され得る。
一例に係るゲート電極１４０が半導体層１３０上に配置された構造をトップゲート（ｔｏｐ ｇａｔｅ）構造とも呼ぶ。また、半導体層１３０、ゲート電極１４０、ソース電極１５０及びドレイン電極１６０は薄膜トランジスタ１０１を形成する。
図２は、本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。以下、重複を避けるために、既に説明された構成要素についての説明は省略する。
図２を参照すると、本例に係る薄膜トランジスタ基板２００は、ベース基板２１０、第１保護膜２２０、酸化物半導体層２３０、ソース電極２５０、ドレイン電極２６０、第２保護膜２７０及びゲート電極２４０を含む。また、ソース電極２５０及びドレイン電極２６０をそれぞれ異なる配線又は素子と接続するためのソース電極接続部２５１及びドレイン電極接続部２６１が、第２保護膜２７０上に配置される。ここで、半導体層２３０、ゲート電極２４０、ソース電極２５０及びドレイン電極２６０は薄膜トランジスタ２０１を形成する。
前記第１保護膜２２０は、ベース基板２１０上に配置され、３つの層を有する。例えば、第１保護膜２２０は、第１シリコン酸化物層２２１、シリコン窒化物層２２２、及び第２シリコン酸化物層２２３を含むことができる。
このように、交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された少なくとも１つのシリコン酸化物層２２１，２２３及び少なくとも１つのシリコン窒化物層２２２を含む第１保護膜２２０は、優れた絶縁性、優れた水分及び酸素遮断特性並びに平坦化特性を有するため、ベース基板２１０と酸化物半導体層２３０との間でバッファ層の機能を提供することができる。
一例に係る第１シリコン酸化物層２２１及び第２シリコン酸化物層２２３は、それぞれ１００ｎｍ〜３００ｎｍの厚さを有することができる。例えば、第１シリコン酸化物層２２１は１００ｎｍの厚さを有し、第２シリコン酸化物層２２３は３００ｎｍの厚さを有することができる。反対に、第１シリコン酸化物層２２１は３００ｎｍの厚さを有し、第２シリコン酸化物層２２３は１００ｎｍの厚さを有することもできる。このような第１シリコン酸化物層２２１及び第２シリコン酸化物層２２３の厚さは、絶縁性、水分及び酸素遮断特性、及び水素含有量などに応じて変わり得る。
一例に係るシリコン窒化物層２２２は、１００ｎｍ〜２００ｎｍの厚さを有することができる。シリコン窒化物層２２２の厚さは、絶縁性、水分及び酸素遮断特性、及び水素含有量などに応じて変わり得る。
一般に、シリコン窒化物層２２２は、シリコン酸化物層２２１，２２３に比べて多量の水素を含む。したがって、必要以上の水素がシリコン窒化物層２２２から酸化物半導体層２３０に拡散することを防止するために、シリコン窒化物層２２２と酸化物半導体層２３０との間に第２シリコン酸化物層２２３が配置される。
一例に係る酸化物半導体層２３０と接触する第２シリコン酸化物層２２３は、１００ｎｍ〜５００ｎｍの厚さを有することができる。より具体的には、第２シリコン酸化物層２２３は、３００ｎｍ〜５００ｎｍの厚さを有することができる。このような第２シリコン酸化物層２２３は、シリコン窒化物層２２２から酸化物半導体層２３０に拡散する水素の量を制限することができる。
そのために、本例に係る第１保護膜２２０は、０．７ａｔ％〜０．８ａｔ％の水素含量を有することができる。このとき、酸化物半導体層２３０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）及びガリウムのうちの少なくとも１つを含み、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。そして、第２保護膜２７０は、酸化アルミニウム、シリコン酸化物及びシリコン窒化物のうちの少なくとも１つを含む。また、本出願の第２の例によれば、第２保護膜２７０は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する。
図３は、本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。
図３を参照すると、本例に係る薄膜トランジスタ基板３００は、ベース基板３１０、第１保護膜３２０、酸化物半導体層３３０、ソース電極３５０、ドレイン電極３６０、第２保護膜３７０及びゲート電極３４０を含む。また、ソース電極３５０及びドレイン電極３６０をそれぞれ異なる配線又は素子と接続するためのソース電極接続部３５１及びドレイン電極接続部３６１が、第２保護膜３７０上に配置される。ここで、半導体層３３０、ゲート電極３４０、ソース電極３５０及びドレイン電極３６０は薄膜トランジスタ３０１を形成する。
本例に係る第１保護膜３２０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。また、第１保護膜３２０は、０．７ａｔ％〜０．８ａｔ％の水素含量を有する。このとき、酸化物半導体層３３０は、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、及びガリウムのうちの少なくとも１つを含み、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。
一例に係る第２保護膜３７０は３つの層を有する。例えば、第２保護膜３７０は、第１シリコン酸化物層３７１、シリコン窒化物層３７２、及び第２シリコン酸化物層３７３を含むことができる。
前記第１シリコン酸化物層３７１及び第２シリコン酸化物層３７３は、それぞれ１００ｎｍ〜３００ｎｍの厚さを有することができる。例えば、第１シリコン酸化物層３７１は３００ｎｍの厚さを有し、第２シリコン酸化物層３７３は１００ｎｍの厚さを有することができる。反対に、第１シリコン酸化物層３７１は１００ｎｍの厚さを有し、第２シリコン酸化物層３７３は３００ｎｍの厚さを有することもできる。
また、シリコン窒化物層３７２は、１００ｎｍ〜２００ｎｍの厚さを有することができる。シリコン窒化物層３７２の厚さは、絶縁性、水分及び酸素遮断特性、及び水素含有量などに応じて変わり得る。
本例によれば、第２保護膜３７０は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する。
図４は、本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。
図４を参照すると、本例に係る薄膜トランジスタ基板４００は、ベース基板４１０、ベース基板４１０上に配置された第１保護膜４２０、第１保護膜４２０上に配置された酸化物半導体層４３０、酸化物半導体層４３０上に配置された第２保護膜４７０、第２保護膜４７０上に配置されたゲート電極４４０、ゲート電極４４０上に配置されたパッシベーション膜４８０、及びパッシベーション膜４８０上に配置されたソース電極４５０及びドレイン電極４６０を含む。ソース電極４５０とドレイン電極４６０は、互いに離隔しており、第２保護膜４７０及びパッシベーション膜４８０を貫通するコンタクトホールを介してそれぞれ酸化物半導体層４３０と接続される。
ここで、半導体層４３０、ゲート電極４４０、ソース電極４５０及びドレイン電極４６０は薄膜トランジスタ４０１を形成する。
本例に係る酸化物半導体層４３０は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。
前記酸化物半導体層４３０が２．４ａｔ％〜２．６ａｔ％の水素含量を有するようにするために、第１保護膜４２０及び第２保護膜４７０のいずれか一方は０．７ａｔ％〜０．８ａｔ％の水素含量を有し、他方は３．０ａｔ％〜３．１ａｔ％の水素含量を有することができる。例えば、第１保護膜４２０は、０．７ａｔ％〜０．８ａｔ％の水素含量を有し、第２保護膜４７０は、３．０ａｔ％〜３．１ａｔ％の水素含量を有することができる。反対に、第１保護膜４２０が３．０ａｔ％〜３．１ａｔ％の水素含量を有し、第２保護膜は０．７ａｔ％〜０．８ａｔ％の水素含量を有することができる。
前記第１保護膜４２０は、シリコン酸化物層又はシリコン窒化物層からなる単一膜構造を有することができる。また、第１保護膜４２０は、少なくとも１つのシリコン酸化物層と少なくとも１つのシリコン窒化物層とが交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された多層膜構造を有してもよい。
前記第２保護膜４７０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。
より具体的には、第２保護膜４７０は、シリコン酸化物層又はシリコン窒化物層からなる単一膜構造を有することができる。また、第２保護膜４７０は、少なくとも１つのシリコン酸化物層と少なくとも１つのシリコン窒化物層とが交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された多層膜構造を有してもよい。
前記パッシベーション膜４８０は、絶縁性を有する絶縁膜である。パッシベーション膜４８０は、第１保護膜４２０及び第２保護膜４７０のいずれか１つと同一であってもよく、異なっていてもよい。
図５は、本出願の一例に係る薄膜トランジスタ基板の概略的な断面図である。
図５を参照すると、本例に係る薄膜トランジスタ基板５００は、ベース基板５１０、ベース基板５１０上に配置されたゲート電極５４０、ゲート電極５４０上に配置された第１保護膜５２０、第１保護膜５２０上に配置された酸化物半導体層５３０、互いに離隔してそれぞれ酸化物半導体層５３０と接続されたソース電極５５０及びドレイン電極５６０、及びソース電極５５０及びドレイン電極５６０上に配置された第２保護膜５７０を含む。
前記ベース基板５１０上にパッシベーション膜５８０が配置される。パッシベーション膜５８０は省略可能である。
前記ゲート電極５４０はパッシベーション膜５８０上に配置され、第１保護膜５２０はゲート電極５４０上に配置される。
一例に係る第１保護膜５２０は、ゲート電極５４０と酸化物半導体層５３０との間に配置され、ゲート電極５４０と酸化物半導体層５３０を互いに絶縁させる。したがって、第１保護膜５２０をゲート絶縁膜とも呼ぶことができる。
前記酸化物半導体層５３０は第１保護膜５２０上に配置され、ソース電極５５０及びドレイン電極５６０も第１保護膜５２０上に配置される。酸化物半導体層５３０は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。
前記第２保護膜５７０は、酸化物半導体層５３０、ソース電極５５０及びドレイン電極５６０の上に配置され、ソース電極５５０とドレイン電極５６０との間に露出された酸化物半導体層５３０のチャネル領域を保護する。
また、第１保護膜５２０は０．７ａｔ％〜０．８ａｔ％の水素含量を有し、第２保護膜５７０は３．０ａｔ％〜３．１ａｔ％の水素含量を有することができる。反対に、第１保護膜５２０が３．０ａｔ％〜３．１ａｔ％の水素含量を有し、第２保護膜５７０は０．７ａｔ％〜０．８ａｔ％の水素含量を有することができる。酸化物半導体層５３０が２．４ａｔ％〜２．６ａｔ％の水素含量を有するようにすることができれば、第１保護膜５２０と第２保護膜５７０の水素含量は、このように互いに代わってもよい。
前記第１保護膜５２０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。より具体的に、第１保護膜５２０は、シリコン酸化物層又はシリコン窒化物層からなる単一膜構造を有してもよく、少なくとも１つのシリコン酸化物層と少なくとも１つのシリコン窒化物層とが交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された多層膜構造を有してもよい。
例えば、第１保護膜５２０は、シリコン酸化物層、シリコン窒化物層及びシリコン酸化物層が順次配置された３層膜構造を有することができる。このとき、酸化物半導体層５３０と接触するシリコン酸化物層は、１００ｎｍ〜５００ｎｍの厚さを有することができる。
前記第２保護膜５７０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。より具体的には、第２保護膜５７０は、シリコン酸化物層又はシリコン窒化物層からなる単一膜構造を有することができる。また、第２保護膜５７０は、少なくとも１つのシリコン酸化物層と少なくとも１つのシリコン窒化物層とが交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された多層膜構造を有してもよい。
例えば、第２保護膜５７０は、シリコン酸化物層、シリコン窒化物層及びシリコン酸化物層が順次配置された３層膜構造を有することができる。このとき、酸化物半導体層５３０と接触するシリコン酸化物層は、１００ｎｍ〜５００ｎｍの厚さを有することができる。
一例に係るゲート電極５４０が半導体層５３０の下に配置された構造をボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造とも呼ぶ。ここで、半導体層５３０、ゲート電極５４０、ソース電極５５０及びドレイン電極５６０は薄膜トランジスタ５０１を形成する。
図６Ａ乃至図６Ｅは、本出願の一例に係る薄膜トランジスタ基板の製造工程図である。
図６Ａ乃至図６Ｅを参照して、図１に示された薄膜トランジスタ基板１００の製造方法を説明すると、次の通りである。
まず、図６Ａに示したように、ベース基板１１０上に第１保護膜１２０が形成される。
前記ベース基板１１０として、ガラス基板が使用されてもよく、曲げたり撓めたりすることができる透明なプラスチック基板が使用されてもよい。プラスチック基板の例として、ポリイミドで作られた基板が使用されてもよい。プラスチック基板がベース基板１１０として使用される場合、ベース基板１１０が高耐久性材料からなるキャリア基板上に配置された状態で工程が行われ得る。
前記第１保護膜１２０は、単一層で構成されてもよく、複数の互いに異なる層が積層されて構成されてもよい。このような第１保護膜１２０をバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ）とも呼ぶ。
例えば、第１保護膜１２０は、シリコン酸化物層又はシリコン窒化物層からなる単一膜構造を有してもよく、少なくとも１つのシリコン酸化物層と少なくとも１つのシリコン窒化物層とが交互に（ａｌｔｅｒｎａｔｅｌｙ）積層された多層膜構造を有してもよい。より具体的には、第１保護膜１２０は、シリコン酸化物層、シリコン窒化物層及びシリコン酸化物層が順次配置された３層膜構造を有することができる。このとき、最上部のシリコン酸化物層は、１００ｎｍ〜５００ｎｍの厚さを有することができる。
具体的に、第１保護膜１２０を形成するステップは、シリコン酸化物層を形成するステップ及びシリコン窒化物層を形成するステップのうちの少なくとも１つを含むことができる。シリコン酸化物層を形成するステップとシリコン窒化物層を形成するステップは、交互に（ａｌｔｅｒｎａｔｅｌｙ）それぞれ１回以上行うことができる。このように形成された第１保護膜１２０は、０．７ａｔ％（ａｔｏｍｉｃ％又は原子％）〜０．８ａｔ％の水素含量を有することができる。
その後、図６Ｂに示したように、第１保護膜１２０上にソース電極１５０及びドレイン電極１６０が形成される。ソース電極１５０とドレイン電極１６０は互いに離隔する。
その後、図６Ｃに示したように、第１保護膜１２０上に酸化物半導体層１３０が形成される。
酸化物半導体層１３０の少なくとも一部がソース電極１５０及びドレイン電極１６０と重なることによって、酸化物半導体層１３０がソース電極１５０及びドレイン電極１６０とそれぞれ接続され得る。
酸化物半導体層１３０は、例えば、Ｚｉｎｃ Ｏｘｉｄｅ、Ｔｉｎ Ｏｘｉｄｅ、Ｇａ−Ｉｎ−Ｚｎ Ｏｘｉｄｅ、Ｉｎ−Ｚｎ Ｏｘｉｄｅ、Ｉｎ−Ｓｎ Ｏｘｉｄｅで形成されるか、又は、これらの物質にＡｌ、Ｎｉ、Ｃｕ、Ｔａ、Ｍｏ、ＨｆまたはＴｉがドープされて形成されてもよい。
その後、図６Ｄに示したように、酸化物半導体層１３０、ソース電極１５０及びドレイン電極１６０の上に第２保護膜１７０が形成される。第２保護膜１７０をゲート絶縁膜とも呼ぶ。
第２保護膜１７０は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する。
第２保護膜１７０は、酸化アルミニウム、シリコン酸化物、及びシリコン窒化物のうちの少なくとも１つを含むことができる。第２保護膜１７０は、単一膜からなってもよく、多層膜構造を有してもよい。例えば、酸化アルミニウム層、シリコン酸化物層、及びシリコン窒化物層がそれぞれ単独で第２保護膜１７０を形成してもよく、これらが互いに積層されて第２保護膜１７０を形成してもよい。
また、第２保護膜１７０にコンタクトホールＣＨを形成することができる。コンタクトホールＣＨを介してソース電極接続部１５１及びドレイン電極接続部１６１がそれぞれソース電極１５０及びドレイン電極１６０と接続され得る。
その後、図６Ｅに示したように、第２保護膜１７０上にゲート電極１４０が形成される。ゲート電極１４０は、酸化物半導体層１３０と少なくとも一部重なる。
また、ソース電極１５０及びドレイン電極１６０をそれぞれ異なる配線又は素子と接続するためのソース電極接続部１５１及びドレイン電極接続部１６１が、第２保護膜１７０上に形成される。ソース電極接続部１５１及びドレイン電極接続部１６１は、第２保護膜１７０に備えられたコンタクトホールＣＨを介してそれぞれソース電極１５０及びドレイン電極１６０と接続される。ソース電極接続部１５１及びドレイン電極接続部１６１は、ゲート電極１４０と同じ材料で作ることができる。
このような製造過程によって、図１に示された薄膜トランジスタ基板１００を製造することができる。このように製造された薄膜トランジスタ基板１００の酸化物半導体層１３０は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。
また、第２保護膜１７０を形成するステップの後、熱処理するステップをさらに含むことができる。熱処理するステップは、ゲート電極１４０が形成された後に行われてもよく、形成される前に行われてもよい。熱処理温度は、薄膜トランジスタを構成する材料及び種類に応じて異なり得る。例えば、２５０℃〜３５０℃の温度で熱処理が行われてもよい。このような熱処理によって、第１保護膜１２０及び第２保護膜１７０の水素が酸化物半導体層１３０に移動又は拡散し得る。
図７は、水素（Ｈ）の注入に対する工程図である。
本出願の一例によれば、第１保護膜１２０及び第２保護膜１７０から酸化物半導体層１３０に転移された水素（Ｈ）によって、酸化物半導体層１３０の水素含量が調整され得る。ところが、水素含量の調整のために、酸化物半導体層１３０に水素（Ｈ）が直接ドープ又は注入（ｉｍｐｌａｎｔａｔｉｏｎ）されてもよい。図７に示したように、酸化物半導体層１３０に水素（Ｈ）が直接ドープ又は注入（ｉｍｐｌａｎｔａｔｉｏｎ）されることによって、酸化物半導体層１３０の水素含量が調整され得る。
図８は、本出願の一例に係る表示装置の概略的な断面図であって、これは、図４に示された薄膜トランジスタを適用して表示装置を構成したものである。
図８を参照すると、本例に係る表示装置６００は、基板１０、薄膜トランジスタ４０１、及び薄膜トランジスタ上に配置された光量調節層を含む。
また、本例に係る表示装置６００は、光量調節層として有機発光素子７０を使用する。このように、表示装置６００は、有機発光素子７０を使用する有機発光表示装置である。有機発光素子７０は、第１電極７１、第１電極７１上に配置された有機層７２、及び有機層７２上に配置された第２電極７３を含む。有機層７２は、少なくとも１つの発光層を含む。
具体的には、本例に係る表示装置６００は、基板１０、薄膜トランジスタ４０１、平坦化層３０、第１電極７１、バンク層５０、有機層７２、及び第２電極７３を含む。
前記基板１０は、ガラス又はプラスチックで作ることができる。プラスチックとして、フレキシブル特性を有する透明なプラスチックを使用することができる。例えば、基板１０としてポリイミドが使用されてもよい。しかし、基板１０の種類がこれに限定されるものではない。
前記薄膜トランジスタ４０１は基板１０上に配置される。
前記基板１０上に第１保護膜４２０が配置され、第１保護膜４２０上に酸化物半導体層４３０が配置され、酸化物半導体層４３０上に第２保護膜４７０が配置され、第２保護膜４７０上にゲート電極４４０が配置され、ゲート電極４４０上にパッシベーション膜４８０が配置され、パッシベーション膜４８０上にソース電極４５０及びドレイン電極４６０が配置される。
前記ソース電極４５０とドレイン電極４６０は互いに離隔しており、第２保護膜４７０及びパッシベーション膜４８０を貫通するコンタクトホールを介してそれぞれ酸化物半導体層４３０と接続される。
図８には、ゲート電極４４０が酸化物半導体層４３０上に配置されるトップゲート（ｔｏｐ ｇａｔｅ）構造からなる薄膜トランジスタ４０１が示されているが、これに限定されるものではなく、ゲート電極４４０が酸化物半導体層４３０の下に配置されるボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造が使用されてもよい。ここで、酸化物半導体層４３０は、２．４ａｔ％〜２．６ａｔ％の水素含量を有する。このような酸化物半導体層４３０を含む本出願の第６の例に係る表示装置６００は、優れた駆動特性を有する。
前記平坦化層３０は、薄膜トランジスタ層４０１上に配置されて基板１０の上部を平坦化させる。平坦化層３０は、感光性を有するアクリル樹脂のような有機絶縁物質からなってもよいが、必ずしもそれに限定されるものではない。
前記第１電極７１は平坦化層３０上に配置される。第１電極７１は、平坦化層３０に備えられたコンタクトホールを介して薄膜トランジスタ層４０１のドレイン電極４６０と接続される。
前記バンク層５０は、第１電極７１及び平坦化層３０上に配置されて画素領域又は発光領域を定義する。例えば、バンク層５０が複数の画素間の境界領域にマトリックス構造で配置されることによって、バンク層５０によって画素領域が定義され得る。
前記有機層７２は第１電極７１上に配置される。有機層７２はバンク層５０上にも配置され得る。すなわち、有機層７２は、画素別に分離されず、隣接する画素の間に互いに接続され得る。有機層７２は、少なくとも１つの発光層を含む。有機層７２は、上下に積層された２つの発光層またはそれ以上の発光層を含むこともできる。このような有機層７２からは、赤色、緑色及び青色のいずれか１つの色を有する光が放出されてもよく、白色（Ｗｈｉｔｅ）光が放出されてもよい。
前記第２電極７３は有機層７２上に配置される。
このように、第１電極７１、有機層７２及び第２電極７３が積層されて有機発光素子７０をなすことができる。有機発光素子７０は、表示装置６００において光量調節層の役割を果たす。
選択的に、有機層７２が白色（Ｗｈｉｔｅ）光を発光する場合、個別画素は、有機層７２から放出される白色（Ｗｈｉｔｅ）光を波長別にフィルタリングするためのカラーフィルターを含むことができる。カラーフィルターは、光の移動経路上に形成される。有機層７２から放出された光が下部の基板１０の方向に進む、いわゆるボトムエミッション（Ｂｏｔｔｏｍ Ｅｍｉｓｓｉｏｎ）方式の場合には、カラーフィルターが有機層７２の下に配置され、有機層７２から放出された光が上部の第２電極７３の方向に進む、いわゆるトップエミッション（Ｔｏｐ Ｅｍｉｓｓｉｏｎ）方式の場合には、カラーフィルターが有機層７２の上に配置される。
図９は、本出願の一例に係る表示装置の概略的な断面図であって、これは、図５に示された薄膜トランジスタ５０１を適用して表示装置、すなわち、液晶層８２を使用する液晶表示装置を示す。
具体的に、本例に係る表示装置７００は、バックライト部４０、基板１１、薄膜トランジスタ５０１、平坦化層３０、第１電極８１、液晶層８２、第２電極８３、バリア層２３、カラーフィルター２４、遮光部２５、及び対向基板２１を含む。
前記基板１１は、ガラス又はプラスチックで作ることができる。
前記薄膜トランジスタ５０１は基板１１上に配置される。
前記基板１１上にパッシベーション膜５８０が配置され、パッシベーション膜５８０上にゲート電極５４０が配置され、ゲート電極５４０上に第１保護膜５２０が配置され、第１保護膜５２０上に酸化物半導体層５３０が配置され、酸化物半導体層５３０上にソース電極５５０及びドレイン電極５６０が配置され、ソース電極５５０及びドレイン電極５６０上に第２保護膜５７０が配置される。
前記ゲート電極５４０が半導体層５３０の下に配置されるボトムゲート（ｂｏｔｔｏｍ ｇａｔｅ）構造からなる薄膜トランジスタ５０１が図９に示されているが、本出願の第７の例がこれに限定されるものではなく、ゲート電極５４０が半導体層５３０の上に配置されるトップゲート（ｔｏｐ ｇａｔｅ）構造が使用されてもよい。
前記平坦化層３０は、薄膜トランジスタ層５０１上に配置されて基板１１の上部を平坦化させる。平坦化層３０は、感光性を有するアクリル樹脂のような有機絶縁物質からなってもよいが、必ずしもそれに限定されるものではない。
前記第１電極８１は平坦化層３０上に配置される。第１電極８１は、第２保護膜５７０及び平坦化層３０に備えられたコンタクトホールＣＨを介して薄膜トランジスタ層５０１のドレイン電極５６０と接続される。
前記対向基板２１は、基板１１に対向して配置される。
前記対向基板２１上に遮光部２５が配置される。遮光部２５は複数の開口部を有する。複数の開口部は、画素電極である第１電極８１に対応して配置される。遮光部２５は、開口部を除いた部分での光を遮断する。遮光部２５は必ず必要なものではなく、省略されてもよい。
前記カラーフィルター２４は、対向基板２１上に配置され、バックライト部４０から入射した光の波長を選択的に遮断する。具体的に、カラーフィルター２４は、遮光部２５によって定義される複数の開口部に配置することができる。
前記カラーフィルター２４は、赤色、緑色、及び青色のいずれか１つの色を表現することができる。カラーフィルター２４は、赤色、緑色、及び青色以外の他の色を表現することもできる。
前記カラーフィルター２４及び遮光部２５上にバリア層２３を配置することができる。バリア層２３は省略可能である。
前記第２電極８３はバリア層２３上に配置される。例えば、第２電極８３は、対向基板２１の全面に位置し得る。第２電極８３は、ＩＴＯ又はＩＺＯなどの透明な導電物質からなることができる。
前記第１電極８１と第２電極８３は対向して配置され、それらの間に液晶層８２が配置される。第２電極８３は、第１電極８１と共に液晶層８２に電界を印加する。
前記基板１１と対向基板２１との間の対向する面を、それぞれ当該基板の上部面として定義し、その上部面の反対側に位置した面を、それぞれ当該基板の下部面として定義するとき、基板１１の下部面及び対向基板２１の下部面にそれぞれ偏光板を配置することができる。
以下、試料を用いた試験を参照して、本出願の効果を説明する。
［第１予備試料］
まず、図１に示された構造を有する第１予備試料を製造した。
具体的には、ガラスからなるベース基板１１０上に、ＳｉＯ２からなる３００ｎｍの厚さの第１保護膜１２０を形成した。第１保護膜１２０上に、ＩＴＯからなる１００ｎｍの厚さのソース電極１５０及びドレイン電極１６０を形成し、ＩＧＺＯからなる３０ｎｍの厚さの酸化物半導体層１３０を形成した。酸化物半導体層１３０において、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の比率は１：１：１であり、これに、５％の酸素気体（Ｏ２）を用いて酸素をドープした。酸化物半導体層１３０上に、Ａｌ２Ｏ３からなる１０ｎｍの厚さの内部保護層（Ｐｒｏｔｅｃｔｉｏｎ Ｌａｙｅｒ、ＰＬ）を形成し、ソース電極１５０、ドレイン電極１６０及び酸化物半導体層１３０の上部に、Ａｌ２Ｏ３からなる１００ｎｍの厚さの第２保護膜１７０を形成した。第２保護膜１７０上に、ＩＴＯからなる１００ｎｍの厚さのゲート電極１４０を形成して、第１予備試料を製造した。
［試料１］
前記で製造された第１予備試料を２５０℃で熱処理して、図１に示された構造を有する薄膜トランジスタを製造した。このように製造された薄膜トランジスタを、試料１という。
［試料２］
前述の第１予備試料を３５０℃で熱処理して、図１に示された構造を有する薄膜トランジスタを製造した。このように製造された薄膜トランジスタを、試料２という。
［第２予備試料］
次に、図２に示された構造を有する第２予備試料を製造した。
ガラスからなるベース基板２１０上に、３層からなる第１保護膜２２０を形成した。具体的に、ベース基板２１０上に、１００ｎｍの厚さの第１シリコン酸化物（ＳｉＯ２）層２２１、１００ｎｍの厚さのシリコン窒化物層２２２、及び３００ｎｍの厚さの第２シリコン酸化物層（ＳｉＯ２）２２３を順次積層して、第１保護膜２２０を形成した。
第１保護膜２２０上に、ＩＴＯからなる１００ｎｍの厚さのソース電極２５０及びドレイン電極２６０を形成し、ＩＧＺＯからなる３０ｎｍの厚さの酸化物半導体層２３０を形成した。酸化物半導体層２３０において、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の比率は１：１：１であり、これに、５％の酸素気体（Ｏ２）を用いて酸素（Ｏ）をドープした。酸化物半導体層２３０上に、Ａｌ２Ｏ３からなる１０ｎｍの厚さの内部保護層（Ｐｒｏｔｅｃｔｉｏｎ Ｌａｙｅｒ、ＰＬ）を形成し、ソース電極２５０、ドレイン電極２６０及び酸化物半導体層２３０の上部に、Ａｌ２Ｏ３からなる１００ｎｍの厚さの第２保護膜２７０を形成した。第２保護膜２７０上に、ＩＴＯからなる１００ｎｍの厚さのゲート電極２４０を形成して、第２予備試料を製造した。
［試料３］
前述の第２予備試料を２５０℃で熱処理して、図２に示された構造を有する薄膜トランジスタを製造した。このように製造された薄膜トランジスタを、試料３という。
［試料４］
前述の第２予備試料を３５０℃で熱処理して、図２に示された構造を有する薄膜トランジスタを製造した。このように製造された薄膜トランジスタを、試料４という。
［電気的特性試験］
試料１、２、３及び４に対して電圧及び電流特性を測定して、閾値電圧（Ｖｔｈ）、電荷の飽和移動度（ｓａｔｕｒａｔｉｏｎ ｍｏｂｉｌｉｔｙ）、閾値下の振れ（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ、Ｓ．Ｓ）、オン−オフ電流比（ＩＯＮ／ＩＯＦＦ）、及びヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）を確認した。その結果を、図１０Ａ（試料１）、図１０Ｂ（試料２）、図１０Ｃ（試料３）、図１０Ｄ（試料４）及び表１に示した。
図１０Ａ乃至図１０Ｄは、薄膜トランジスタの電気的特性に対するグラフである。具体的には、図１０Ａ、図１０Ｂ、図１０Ｃ及び図１０Ｄには、ＶＧＳ＝１５．５Ｖであるときのゲート電圧に対するドレイン電流（ＩＤ）の変化（Ａ１）、ＶＧＳ＝０．５Ｖであるときのゲート電圧に対するドレイン電流（ＩＤ）の変化（Ａ２）、及び電荷の移動度（Ａ３）が開示されている。また、閾値電圧（Ｖｔｈ）、飽和移動度、閾値下の振れ（Ｓ．Ｓ）、オン−オフ電流比（ＩＯＮ／ＩＯＦＦ）及びヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）に対する測定値が表１に示されている。
Figure 0006654770
表１を参照すると、熱処理工程中に流入する水素によってＩＧＺＯ酸化物半導体の特性が変わるということが確認される。
３．０ａｔ％以内の水素含量を有するＳｉＯ２からなる３００ｎｍの厚さの第１保護膜１２０を有する試料１及び試料２を参照すると、熱処理温度が２５０℃から３５０℃に増加することによって、適当量の水素が酸化物半導体層１３０に拡散し、その結果、試料２の飽和移動度（Ｓａｔｕｒａｔｉｏｎ ｍｏｂｉｌｉｔｙ）及びヒステリシス（Ｈｙｓｔｅｒｅｓｉｓ）特性が向上したことを確認することができる。
一方、１００ｎｍのＳｉＯ２層２２１、１００ｎｍのシリコン窒化物層２２２、及び３００ｎｍのＳｉＯ２層２２３が積層されてなる第１保護膜２２０を有する試料３及び試料４を参照すると、３５０℃の熱処理温度で過量の水素が酸化物半導体層２３０に拡散することによって、酸化物半導体層２３０が導電体化されることがわかる（図１０Ｄ参照）。
［Ｘ線光電子分光試験］
試料１、２、３及び４に対してＸ線光電子分光試験を行い、その結果を図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄに示した。
図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄは、それぞれ、試料１、２、３及び４に対するＸ線光電子分光試験の結果である。
具体的に、図１１Ａ、図１１Ｂ、図１１Ｃ及び図１１Ｄにおいて、Ｂ１は、金属と酸素の結合（ｍｅｔａｌ−ｏｘｙｇｅｎ ｂｏｎｄｉｎｇ）を示し、Ｂ２は、酸素不足（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）を示し、Ｂ３は、酸素と水素の結合、すなわち、ＯＨ結合（−ＯＨ ｂｏｎｄｉｎｇ）を示す。
また、図１２は、酸素含量に対するグラフである。図１２において、Ｓ１は試料１を指示し、Ｓ２は試料２を指示し、Ｓ３は試料３を指示し、Ｓ４は試料４を指示する。
各試料の酸化物半導体層において、金属と酸素の結合（ｍｅｔａｌ−ｏｘｙｇｅｎ ｂｏｎｄｉｎｇ）、酸素不足（ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）、及び酸素と水素の結合（−ＯＨ ｂｏｎｄｉｎｇ）の比率が、図１２及び表２に示されている。
Figure 0006654770
図１１Ａ、図１１Ｂ、図１２及び表２を参照すると、３００ｎｍのＳｉＯ２からなる第１保護膜１２０を有する試料１及び試料２において、熱処理温度が２５０℃（試料１）から３５０℃（試料２）に増加しても、金属と酸素の結合（Ｍｅｔａｌ−ｏｘｙｇｅｎ ｂｏｎｄｉｎｇ）比率、及び酸素不足（Ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）比率は大きく変化しない。
反面、１００ｎｍのＳｉＯ２層２２１、１００ｎｍのシリコン窒化物２２２層、及び３００ｎｍのＳｉＯ２層２２３が積層されてなる第１保護膜２２０を有する試料３及び試料４において、熱処理温度が２５０℃（試料３、図１１Ｃ）から３５０℃（試料４、図１１Ｄ）に増加する場合、金属と酸素の結合（Ｍｅｔａｌ−ｏｘｙｇｅｎ ｂｏｎｄｉｎｇ）が減少し、酸素不足（Ｏｘｙｇｅｎ ｄｅｆｉｃｉｅｎｃｙ）が増加した。これは、高い水素濃度を有するシリコン窒化物層２２２から酸化物半導体層２３０に水素が拡散したためであるものと解釈される。このように、酸化物半導体層２３０に流入した水素は、金属と酸素の結合（ｍｅｔａｌ−ｏｘｙｇｅｎ ｂｏｎｄｉｎｇ）を妨げて、酸素（Ｏｘｙｇｅｎ）の不安定な結合をもたらすと同時に、酸素と水素の結合（−ＯＨ ｂｏｎｄｉｎｇ）を増加させる。
［水素含量の分析］
第１予備試料、第２予備試料、試料１、試料２、試料３及び試料４に対してラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＲＢＳ）分析を行った。具体的には、チャネリング方法（Ｃｈａｎｎｅｌｌｉｎｇ Ａｎａｌｙｓｉｓ）によって、酸化物半導体層１３０，２３０に対してラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＲＢＳ）分析を行った。図１３Ａ及び図１３Ｂは、ラザフォード後方散乱分光（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ、ＲＢＳ）分析グラフである。
また、ラザフォード後方散乱分光分析によって得られた各成分の化学量論（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）比を表３に示す。すなわち、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の合計（Ｉｎ＋Ｇａ＋ＺＮ）含量に対するインジウム（Ｉｎ）の含量比［Ｉｎ／（Ｉｎ＋Ｇａ＋ＺＮ）］、ガリウム（Ｇａ）の含量比［Ｇａ／（Ｉｎ＋Ｇａ＋ＺＮ）］、及び亜鉛（Ｚｎ）の含量比［Ｚｎ／（Ｉｎ＋Ｇａ＋ＺＮ）］が表３に示されており、化学量論的含量に対する酸素（Ｏ）の実際の含量比［Ｏｘｙｇｅｎ／（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）］もまた、表３に示されている。
Figure 0006654770
表３を参照すると、熱処理温度に応じてインジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の組成は大きな変化がないが、酸素（Ｏ）の含量は、熱処理温度が増加するにつれて減少することがわかる。特に、１００ｎｍのＳｉＯ２層２２１、１００ｎｍのシリコン窒化物層２２２、及び３００ｎｍのＳｉＯ２層２２３が積層された構造からなる第１保護膜２２０を有する第２予備試料が３５０℃で熱処理された場合（試料４）、酸素（Ｏ）の含量が大幅に減少することを確認した。このような結果は、Ｘ線光電子分光試験の結果を裏付ける。
図１４Ａ及び図１４Ｂは、ＴＯＦ−ＥＲＤ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ）分析グラフである。
具体的には、薄膜トランジスタの水素含量を確認するためにＴＯＦ−ＥＲＤ（Ｔｉｍｅ−ｏｆ−Ｆｌｉｇｈｔ Ｅｌａｓｔｉｃ Ｒｅｃｏｉｌ Ｄｅｔｅｃｔｉｏｎ）測定を行い、その結果を図１４Ａ及び図１４Ｂに示し、これから各層の水素含量を分析した。その結果は、表４に開示されている。
Figure 0006654770
図１４Ａ及び表４を参照すると、ＳｉＯ２単独からなる第１保護膜１２０を有する薄膜トランジスタにおいて（第１予備試料、試料１、試料２）、熱処理の前の第１予備試料の酸化物半導体層に含まれた水素含量は２．２７ａｔ％であるが、３５０℃で熱処理が行われた試料２の酸化物半導体層に含まれた水素含量は２．４８ａｔ％である。ここで、水素含量の算術的な差は０．２１ａｔ％増加し、体積密度を基準として０．１３×１０２１／ｃｍ３増加した。これは、熱処理によって、０．１３×１０２１／ｃｍ３の分だけの水素が第１保護膜１２０から酸化物半導体層に拡散したことを意味する。
これと共に、図１０Ａ及び図１０Ｂに示された電気的特性試験の結果を参照すると、試料２が本発明の例に該当し、本発明の例に係る薄膜トランジスタ基板の酸化物半導体層は、２．４ａｔ％以上の水素含量を有する。
図１４Ｂ及び表４を参照すると、１００ｎｍの厚さのＳｉＯ２（第１シリコン酸化物層）２２１、１００ｎｍの厚さのシリコン窒化物層２２２、及び３００ｎｍの厚さのＳｉＯ２（第２シリコン酸化物層）２２３が順次積層されてなる第１保護膜２２０を有する薄膜トランジスタにおいて（第２予備試料、試料３、試料４）、熱処理の前の第２予備試料の酸化物半導体層に含まれる水素含量は２．２８ａｔ％であるが、３５０℃で熱処理が行われた試料４の酸化物半導体層に含まれる水素含量は２．８１ａｔ％に増加した。ここで、第２予備試料と試料４の酸化物半導体層に含まれた水素含量の差は０．５３ａｔ％であり、体積密度を基準として０．３９×１０２１／ｃｍ３の差である。
このような差は、先で分析したＳｉＯ２単独からなる第１保護膜１２０を有する第１予備試料及び試料２に備えられた酸化物半導体層の水素含量の差である０．２１ａｔ％と比較して、大幅に増加したものである。すなわち、３５０℃での熱処理によって多量の水素が第１保護膜２２０から酸化物半導体層２３０に拡散したことがわかる。
また、図１０Ｃ及び図１０Ｄに示された電気的特性試験の結果を参照すると、電気的特性に優れた試料３が本発明の例に該当し、酸化物半導体層２３０の水素含量は２．６ａｔ％を超えない。
以上で説明した本発明は、上述した例及び添付の図面によって限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということが、本発明の属する技術分野における通常の知識を有する者にとって明らかであろう。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味及び範囲、そしてその等価概念から導かれる全ての変更又は変形された形態が本発明の範囲に含まれるものと解釈しなければならない。
１０，１１，１１０，２１０，３１０，４１０，５１０ 基板
１０１，２０１，３０１，４０１，５０１ 薄膜トランジスタ
３０ 平坦化層
５０ バンク層
７０ 有機発光素子
７１ 第１電極
７２ 有機層
７３ 第２電極
１２０，２２０，３２０，４２０，５２０ 第１保護膜
１３０，２３０，３３０，４３０，５３０ 酸化物半導体層
１４０，２４０，３４０，４４０，５４０ ゲート電極
１５０，２５０，３５０，４５０，５５０ ソース電極
１６０，２６０，３６０，４６０，５６０ ドレイン電極
１７０，２７０，３７０，４７０，５７０ 第２保護膜

Claims (10)

  1. ベース基板と、
    前記ベース基板上に配置された第１保護膜と、
    前記第１保護膜上に配置された酸化物半導体層と、
    前記酸化物半導体層上に配置された第２保護膜と、
    前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極と、
    前記酸化物半導体層と接続されたソース電極と、
    前記ソース電極と離隔して前記酸化物半導体層と接続されたドレイン電極と、
    を含み、
    前記酸化物半導体層は、２．４ａｔ％（ａｔｏｍｉｃ％）〜２．６ａｔ％（ａｔｏｍｉｃ％）の水素含量を有し、
    前記第１保護膜及び前記第２保護膜のいずれか一方は、０．７ａｔ％〜０．８ａｔ％の水素含量を有し、他方は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する、
    薄膜トランジスタ基板。
  2. 前記第１保護膜はシリコン酸化物を含む、請求項１に記載の薄膜トランジスタ基板。
  3. 前記第１保護膜はシリコン窒化物を含む、請求項１に記載の薄膜トランジスタ基板。
  4. 前記第１保護膜は、
    少なくとも１つのシリコン酸化物層と、
    前記少なくとも１つのシリコン酸化物層と交互に（ａｌｔｅｒｎａｔｅｌｙ）配置された少なくとも１つのシリコン窒化物層と、
    を含む、請求項１に記載の薄膜トランジスタ基板。
  5. 前記少なくとも１つのシリコン酸化物層のいずれか１つは前記酸化物半導体層と接触し、
    前記酸化物半導体層と接触するシリコン酸化物層は１００ｎｍ〜５００ｎｍの厚さを有する、請求項４に記載の薄膜トランジスタ基板。
  6. ベース基板上に第１保護膜を形成するステップと、
    前記第１保護膜上に酸化物半導体層を形成するステップと、
    前記酸化物半導体層上に第２保護膜を形成するステップと、
    互いに離隔して配置され、それぞれ前記酸化物半導体層と接続されたソース電極及びドレイン電極を形成するステップと、
    前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極を形成するステップと、
    を含み、
    前記酸化物半導体層は、２．４ａｔ％（ａｔｏｍｉｃ％）〜２．６ａｔ％（ａｔｏｍｉｃ％）の水素含量を有し、
    前記第１保護膜及び前記第２保護膜のいずれか一方は、０．７ａｔ％〜０．８ａｔ％の水素含量を有し、他方は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する、
    薄膜トランジスタ基板の製造方法。
  7. 前記酸化物半導体層に水素を注入するステップをさらに含む、請求項６に記載の薄膜トランジスタ基板の製造方法。
  8. 前記第２保護膜を形成するステップの後、熱処理するステップをさらに含む、請求項６に記載の薄膜トランジスタ基板の製造方法。
  9. 基板と、
    前記基板上に配置された薄膜トランジスタと、
    前記薄膜トランジスタ上に配置された光量調節層と、
    を含み、
    前記薄膜トランジスタは、
    前記基板上に配置された第１保護膜と、
    前記第１保護膜上に配置された酸化物半導体層と、
    前記酸化物半導体層上に配置された第２保護膜と、
    前記酸化物半導体層と絶縁され、前記酸化物半導体層と少なくとも一部重なるゲート電極と、
    前記酸化物半導体層と接続されたソース電極と、
    前記ソース電極と離隔して前記酸化物半導体層と接続されたドレイン電極と、
    を含み、
    前記酸化物半導体層は、２．４ａｔ％（ａｔｏｍｉｃ％）〜２．６ａｔ％（ａｔｏｍｉｃ％）の水素含量を有し、
    前記第１保護膜及び前記第２保護膜のいずれか一方は、０．７ａｔ％〜０．８ａｔ％の水素含量を有し、他方は、３．０ａｔ％〜３．１ａｔ％の水素含量を有する、
    表示装置。
  10. 前記光量調節層は、有機発光素子又は液晶層である、請求項９に記載の表示装置。
JP2017245726A 2016-12-30 2017-12-22 薄膜トランジスタ基板及び表示装置 Active JP6654770B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160184512A KR102627305B1 (ko) 2016-12-30 2016-12-30 박막 트랜지스터 기판 및 표시 장치
KR10-2016-0184512 2016-12-30

Publications (2)

Publication Number Publication Date
JP2018110226A JP2018110226A (ja) 2018-07-12
JP6654770B2 true JP6654770B2 (ja) 2020-02-26

Family

ID=62711249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017245726A Active JP6654770B2 (ja) 2016-12-30 2017-12-22 薄膜トランジスタ基板及び表示装置

Country Status (4)

Country Link
US (1) US10461198B2 (ja)
JP (1) JP6654770B2 (ja)
KR (1) KR102627305B1 (ja)
CN (1) CN108269854B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
CN109993243A (zh) * 2019-03-05 2019-07-09 浙江大学 一种基于透明薄膜rfid芯片的商品防伪追溯系统
KR20200115061A (ko) * 2019-03-27 2020-10-07 고려대학교 세종산학협력단 박막 트랜지스터 및 박막 트랜지스터의 제조방법
CN112436058A (zh) * 2020-10-29 2021-03-02 深圳技术大学 柔性InGaZnO薄膜晶体管及制备方法
WO2024004128A1 (ja) * 2022-06-30 2024-01-04 シャープディスプレイテクノロジー株式会社 表示装置及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
JP5099740B2 (ja) * 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101259000B1 (ko) 2011-07-08 2013-04-29 단국대학교 산학협력단 박막의 물성을 변화시키는 방법
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
JP2014030332A (ja) * 2012-06-29 2014-02-13 Aisin Aw Co Ltd 線状導体の製造方法及び回転電機の製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
KR101980196B1 (ko) 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP6326270B2 (ja) * 2013-06-28 2018-05-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
KR20150054040A (ko) * 2013-11-08 2015-05-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
JP2016111092A (ja) * 2014-12-03 2016-06-20 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
US10429704B2 (en) * 2015-03-26 2019-10-01 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module

Also Published As

Publication number Publication date
KR102627305B1 (ko) 2024-01-18
CN108269854A (zh) 2018-07-10
CN108269854B (zh) 2021-06-29
US10461198B2 (en) 2019-10-29
KR20180079114A (ko) 2018-07-10
JP2018110226A (ja) 2018-07-12
US20180190822A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR102547131B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
CN103426898A (zh) 显示装置
CN107278331B (zh) 薄膜晶体管及其制造方法
TW201310646A (zh) 半導體裝置及其製造方法
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102623624B1 (ko) 트랜지스터 표시판 및 그 제조 방법
US10396187B2 (en) Semiconductor device
KR102550633B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20190068171A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20110080118A (ko) 다층의 식각 정지층을 구비한 박막 트랜지스터 및 그 제조방법
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20190060260A (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102278505B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR20200128324A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150094828A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN111987168A (zh) 薄膜晶体管及其制造方法以及显示装置
KR20170080322A (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법
KR20150011596A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200110

R150 Certificate of patent or registration of utility model

Ref document number: 6654770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250