JP6768048B2 - 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置 Download PDF

Info

Publication number
JP6768048B2
JP6768048B2 JP2018218596A JP2018218596A JP6768048B2 JP 6768048 B2 JP6768048 B2 JP 6768048B2 JP 2018218596 A JP2018218596 A JP 2018218596A JP 2018218596 A JP2018218596 A JP 2018218596A JP 6768048 B2 JP6768048 B2 JP 6768048B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
thin film
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018218596A
Other languages
English (en)
Other versions
JP2019102809A (ja
Inventor
グァンファン ジ，
グァンファン ジ，
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド, エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2019102809A publication Critical patent/JP2019102809A/ja
Application granted granted Critical
Publication of JP6768048B2 publication Critical patent/JP6768048B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法及び薄膜トランジスタを含む表示装置に関するものである。
トランジスタは、電子機器の分野でスイッチング素子（switching device）又は駆動素子（driving device）として広く用いられている。特に、薄膜トランジスタ（ＴＦＴ：thin film transistor）は、ガラス基板又はプラスチック基板上に製造することができるので、液晶表示装置（Liquid Crystal Display Device）又は有機発光装置（Organic Light Emitting Device）などの表示装置のスイッチング素子として広く利用されている。
薄膜トランジスタは、アクティブ層を構成する材料に基づいて、非晶質シリコンをアクティブ層に用いる非晶質シリコン薄膜トランジスタ、多結晶シリコンをアクティブ層に用いる多結晶シリコン薄膜トランジスタ、及び酸化物半導体をアクティブ層に用いる酸化物半導体薄膜トランジスタに区分することができる。
非晶質シリコン薄膜トランジスタ（ａ−Ｓｉ ＴＦＴ）は、短い時間に非晶質シリコンを蒸着してアクティブ層を形成することができるので、製造工程の時間が短く、生産コストが多くかからない利点を有している。一方、非晶質シリコン薄膜トランジスタでは、移動度（mobility）が低く、電流駆動能力が低く、しきい値電圧の変化が発生するため、非晶質シリコン薄膜トランジスタは、アクティブマトリックス有機発光素子（ＡＭＯＬＥＤ）などには使用が制限されるという短所を有している。
多結晶シリコン薄膜トランジスタ（ｐｏｌｙ−Ｓｉ ＴＦＴ）は、非晶質シリコンを蒸着した後、この非晶質シリコンを結晶化して作られる。多結晶シリコン薄膜トランジスタの製造過程では非晶質シリコンを結晶化する工程が必要なため、工程数が増加して製造コストが上昇し、高い工程温度で結晶化工程を行うので、多結晶シリコン薄膜トランジスタは、大面積装置への適用には難しさがある。また、多結晶の特性のために、多結晶シリコン薄膜トランジスタの特性の均一性（Uniformity）を確保するのに難しさがある。
酸化物半導体薄膜トランジスタ（Oxide semiconductor ＴＦＴ）は、比較的低い温度でアクティブ層を構成する酸化物を成膜することができ、高い移動度（mobility）を有し、酸素の含有量によって大きな抵抗変化を有するため、所望する物性を容易に得ることができるという利点を有している。また、酸化物の特性上、酸化物半導体は透明なので、透明ディスプレイを実現するのにも有利である。しかし、酸化物半導体層を薄膜トランジスタに適用するためには、ソース電極及びドレイン電極との接続部を形成するための別途の導体化工程が必要である。
韓国公開特許第１０−２０１２−００９００００号公報 韓国公開特許第１０−２０１６−０１１４５１１号公報
上述の問題に鑑みて、本発明の一は、ゲート絶縁膜上に配置された水素供給層及び水素によって導体化した接続部を有する酸化物半導体層を含む薄膜トランジスタを提供するものである。
本発明の他の一は、水素処理及び紫外線処理により形成された接続部を有する薄膜トランジスタを提供するものである。
本発明のまた他の一は、酸化物半導体層の全体面を覆うゲート絶縁膜を含み、酸化物半導体層の損傷が防止された薄膜トランジスタ及びその製造方法を提供するものである。
本発明のまた他の一は、水素処理に加えて、紫外線処理を行うことにより、短い時間で接続部を導体化することができる薄膜トランジスタの製造方法を提供するものである。
本発明のまた他の一は、このような薄膜トランジスタを含む表示装置を提供するものである。
前述した技術的課題を達成するための本発明の一は、基板上の酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記ゲート絶縁膜上の水素供給層と、前記酸化物半導体層に接続されたソース電極と、前記ソース電極と離隔して前記酸化物半導体層に接続されたドレイン電極とを含み、前記酸化物半導体層が前記ゲート電極と重畳するチャネル部及び前記ゲート電極と重畳しない接続部を含み、前記接続部の水素濃度は前記チャネル部の水素濃度よりも高く、前記ゲート絶縁膜は前記ゲート電極と重畳する第１領域及び前記ゲート電極と重畳しない第２領域を含み、前記ゲート絶縁膜の前記第２領域の水素濃度は前記第１領域の水素濃度よりも高い薄膜トランジスタを提供する。
前記接続部は、前記基板から前記水素供給層に向かう方向に沿って水素濃度の勾配を有することが好ましい。
前記接続部は、３原子％以上６原子％以下の水素濃度を有することが好ましい。
前記ゲート絶縁膜は、前記基板の反対方向の前記酸化物半導体層上の全面に配置されることが好ましい。
前記ゲート絶縁膜の前記第２領域は、厚さ方向に沿って水素濃度の勾配を有することが好ましい。
前記ゲート絶縁膜の前記第２領域の水素濃度は、前記基板から前記水素供給層に向かう方向に沿って増加することが好ましい。
前記水素供給層は、前記ゲート電極の上部まで拡張されていることが好ましい。
前記水素供給層において、前記ゲート電極と重畳する領域の水素濃度は、前記ゲート電極と重畳しない領域の水素濃度よりも高いことが好ましい。
前記水素供給層は、２ｎｍ以上１０ｎｍ以下の厚さを有することが好ましい。
本発明の他の一は、基板上に酸化物半導体層を形成する工程と、前記酸化物半導体層上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に前記酸化物半導体層と少なくとも一部で重畳するゲート電極を形成する工程と、前記ゲート絶縁膜上に水素供給層を形成する工程と、前記水素供給層に紫外線を照射する工程と、前記酸化物半導体層と互いに離隔してそれぞれ接続されたソース電極及びドレイン電極を形成する工程とを含む薄膜トランジスタの製造方法を提供するものである。
前記ゲート絶縁膜は、前記酸化物半導体層上の全面に形成されることが好ましい。
前記水素供給層は、前記ゲート電極の上部まで拡張されて形成されることが好ましい。
前記水素供給層は、シリコン窒化物によって形成されることが好ましい。
前記紫外線の波長は１５０ｎｍ以上３００ｎｍ以下であることが好ましい。
本発明のまた他の一は、基板と、前記基板上に配置された薄膜トランジスタと、前記薄膜トランジスタと接続した第１電極とを含み、前記薄膜トランジスタが、前記基板上の酸化物半導体層と、前記酸化物半導体層上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記ゲート絶縁膜上の水素供給層と、前記酸化物半導体層に接続されたソース電極と、前記ソース電極と離隔して前記酸化物半導体層に接続されたドレイン電極とを含み、前記酸化物半導体層が前記ゲート電極と重畳するチャネル部及び前記ゲート電極と重畳しない接続部を含み、前記接続部の水素濃度が前記チャネル部の水素濃度よりも高く、前記ゲート絶縁膜が前記ゲート電極と重畳する第１領域及び前記ゲート電極と重畳しない第２領域を含み、前記ゲート絶縁膜の前記第２領域の水素濃度が前記第１領域の水素濃度よりも高い表示装置を提供するものである。
本発明の一によると、ゲート絶縁膜上に配置された水素供給層及び紫外線照射によって接続部の導体化を加速して安定化することができる。したがって、本発明の一によると、導体化時間が短縮され、接続部が高いキャリア濃度及び優れた電気的特性を有することができる。また、ゲート絶縁膜が酸化物半導体層の全体面をカバーすることにより、酸化物半導体層の損傷が防止され、ゲート電極と酸化物半導体層との間の絶縁不良を防止することができる。
前記薄膜トランジスタを含む本発明の一に係る表示装置は、優れた信頼性及び優れた表示特性を有することができる。
上述した効果の他にも、本発明の異なる特徴及び利点が、以下に記述される。このような記述及び説明により、本発明が属する技術分野における通常の知識を有する者には本発明の特徴及び効果が明確に理解される。
本発明の一実施形態に係る薄膜トランジスタの断面図である。 本発明の他の一実施形態に係る薄膜トランジスタの断面図である。 本発明のまた他の一実施形態に係る薄膜トランジスタの断面図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第１図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第２図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第３図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第４図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第５図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第６図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第７図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第８図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第９図である。 本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第１０図である。 本発明のまた他の一実施形態に係る表示装置の概略的な断面図である。 本発明のまた他の一実施形態に係る表示装置の概略的な断面図である。 紫外線照射による酸化物半導体層の導体化の概略図である。 水素ドーピング及び紫外線照射による酸化物半導体層の導体化の概略図である。 酸化物半導体層の導体化時間のグラフである。 水素供給層に含まれたＳｉ−Ｈ結合の相対的な量のグラフである。 水素含有量を測定した各領域を示す。 水素供給層の各領域別の相対的な水素濃度を示す。 ゲート絶縁膜の各領域別の相対的な水素濃度を示す。 酸化物半導体層の各領域別の相対的な水素濃度を示す。 深さによる相対的な水素濃度を示す。 比較例２における薄膜トランジスタのゲート電圧に対するドレイン電流の変化の測定結果である。 実施例１における薄膜トランジスタのゲート電圧に対するドレイン電流の変化の測定結果である。
本発明の利点及び特徴、そしてそれらを達成する方法は、添付の図と共に詳細に後述する実施形態を参照すると明らかである。しかし、本発明は、以下で開示するものに限定されるものではなく、互いに異なる多様な形態で実現されるものであり、以下の実施形態は、本発明を開示し、本発明が属する技術分野における通常の知識を有する者に発明を開示するものである。
なお、本発明の実施形態を説明するために図で開示した形状、大きさ、比率、角度、数などは例示的なものであり、本発明は、図に示した事項に限定されるものではない。また、明細書全体にわたって同一の参照符号は同一の構成要素を指すことができる。また、本発明を説明するに際して、関連する公知技術に対する詳細な説明が本発明の要旨を不必要に曖昧にする場合、その詳細な説明は省略する。
また、本明細書において、「含む」、「有する」、「からなる」などが使用されている場合には、「〜だけ」又は「〜のみ」が使用されていない限り、他の部分が追加され得る。また、構成要素を単数で表現する場合には、特に明示的な記載事項がない限り、複数の構成要素が含まれる場合を含む。
また、構成要素を解釈するにあたり、別途の明示的な記載がなくても誤差の範囲を含むものと解釈する。
また、位置関係の説明では、例えば、「〜上に」、「〜の上部に」、「〜の下部に」、「〜の隣に」など２つの部分の位置関係が説明されている場合には、「すぐに」又は「直接」が使用されていない限り、２つの部分の間に１つ以上の他の部分が配置されうる。
位置関係の用語である「下（below，beneath）」、「下部（lower）」、「上（above）」、「上部（upper）」などは、図示されているように、１つの素子又は構成要素と他の素子又は構成要素との相関関係を容易に記述するために用いることができる。空間的に相対的な用語は、図示されている方向に加えて使用時又は動作時に素子の互いに異なる方向を含む用語として理解されなければならない。例えば、図に示されている素子を覆す場合には、他の素子の「下（below）」又は「下（beneath）」で記述された素子は、他の素子の「上（above）」に配置することができる。したがって、例示的な用語である「下」は、下と上の方向の両方を含むことができる。同様に、例示的な用語である「上」又は「上」は、上と下の方向の両方を含むことができる。
時間の関係に対する説明である場合には、例えば、「〜の後」、「〜に続いて」、「〜次に」、「〜前に」などで時間的前後関係が説明されている場合には、「すぐに」又は「直接」が使用されていない限り、連続していない場合も含むことができる。
第１、第２などが多様な構成要素を記述するために使用されるが、このような構成要素はこのような用語によって制限されない。このような用語は、ただ１つの構成要素を他の構成要素と区別するために使用されるものである。したがって、以下に記載されている第１構成要素は、本発明の技術的思想内で第２構成要素であることもある。
「少なくとも１つ」の用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むものと理解されなければならない。例えば、「第１項目、第２項目及び第３項目のうち少なくとも１つ」の意味は、第１項目、第２項目又は第３項目のそれぞれのみならず、第１項目、第２項目及び第３項目の中で２つ以上から提示することができるすべての項目の組み合わせを意味する。
本発明のいくつかの例のそれぞれの特徴が部分的又は全体的に互いに結合又は組み合わせ可能で、技術的に様々な連動及び駆動が可能であり、各実施形態が互いに独立して実施可能であり、連関した関係で一緒に実施することもできる。
以下では、本発明の一に係る薄膜トランジスタ、その製造方法及び表示装置を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を付加するにおいて、同一の構成要素に対して、たとえ他の図上に表示されていても、可能な限り同一の符号を有することができる。
図１は、本発明の一実施形態に係る薄膜トランジスタ１００の断面図である。
図１に示すように、本発明の一実施形態に係る薄膜トランジスタ１００は、基板１１０上の酸化物半導体層１３０と、酸化物半導体層１３０上のゲート絶縁膜１２０と、ゲート絶縁膜１２０上のゲート電極１４０と、ゲート絶縁膜１２０上の水素供給層１２５と、酸化物半導体層１３０と接続されたソース電極１５０と、ソース電極１５０と離隔して酸化物半導体層１３０に接続されたドレイン電極１６０とを含む。
基板１１０には、ガラス又はプラスチックを用いることができる。ここで、プラスチックとしてはフレキシブルな特性を有する透明なプラスチック、例えば、ポリイミドを用いることができる。
なお、図示していないが、基板１１０上にはバッファ層を配置することができる。このバッファ層は、シリコン酸化物及びシリコン窒化物のうち少なくともいずれか１つを含むことができる。このバッファ層は、酸化物半導体層１３０を保護し、基板１１０の上部を平坦化することができる。
酸化物半導体層１３０は、基板１１０上に配置される。酸化物半導体層１３０は、酸化物半導体物質を含む。例えば、酸化物半導体層１３０は、ＩＺＯ（ＩｎＺｎＯ）系、ＩＧＯ（ＩｎＧａＯ）系、ＩＴＯ（ＩｎＳｎＯ）系、ＩＧＺＯ（ＩｎＧａＺｎＯ）系、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系、ＧＺＴＯ（ＧａＺｎＳｎＯ）系、ＧＺＯ（ＧａＺｎＯ）系及びＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質のうち少なくともいずれか１つを含むことができる。しかし、本発明は、これに限定されるものではなく、当業者に知られている他の酸化物半導体物質によって酸化物半導体層１３０を作成することもできる。
酸化物半導体層１３０は、ゲート電極１４０と重畳するチャネル部１３１と、ゲート電極１４０と重畳しない第１接続部１３３ａ及び第２接続部１３３ｂとを含む。酸化物半導体層１３０は、第１接続部１３３ａにおいてソース電極１５０と接続され、第２接続部１３３ｂにおいてドレイン電極１６０と接続される。
酸化物半導体層１３０のチャネル部１３１は、ゲート電極１４０と重畳する領域であり、チャネルはチャネル部１３１に形成される。
第１接続部１３３ａ及び第２接続部１３３ｂは、ゲート電極１４０と重畳しない領域であり、酸化物半導体層１３０の選択的な導体化により形成される。この導体化は、水素処理及び紫外線処理によって行われる。例えば、チャネル部１３１がマスキング（masking）された状態で、チャネル部１３１以外の領域に水素処理及び紫外線照射を行うことで、第１接続部１３３ａ及び第２接続部１３３ｂを形成することができる。図１に示すように、ゲート電極１４０がマスクの役割をする。本発明の一実施形態では、第１接続部１３３ａ及び第２接続部１３３ｂの水素濃度は、チャネル部１３１の水素濃度よりも高い。
チャネル部１３１に比べて高い水素濃度を有する第１接続部１３３ａ及び第２接続部１３３ｂは、優れた導電性及び高い移動度を有する。したがって、酸化物半導体層１３０は、第１接続部１３３ａ又は第２接続部１３３ｂを介して、ソース電極１５０又はドレイン電極１６０と優れた電気的な接続を実現することができる。このような第１接続部１３３ａ及び第２接続部１３３ｂを「導体化部」とも呼ぶ。
本発明の一実施形態によると、水素供給層１２５によって水素が第１接続部１３３ａ及び第２接続部１３３ｂに供給される。図１に示すように、上部の水素供給層１２５から第１接続部１３３ａ及び第２接続部１３３ｂに水素が供給されるので、基板１１０側の水素濃度よりも水素供給層１２５側の水素濃度が高い。例えば、第１接続部１３３ａ及び第２接続部１３３ｂは、厚さ方向に沿って水素濃度の勾配を有する。より詳細には、第１接続部１３３ａ及び第２接続部１３３ｂは、基板１１０から水素供給層１２５に向かう方向（厚さ方向）に沿って、水素濃度の勾配を有する。
第１接続部１３３ａ及び第２接続部１３３ｂは、３原子％（ａｔ％）以上６原子％以下の水素濃度を有する。第１接続部１３３ａ及び第２接続部１３３ｂの水素濃度が３原子％未満の場合には、第１接続部１３３ａ及び第２接続部１３３ｂの導電性が低下し、酸化物半導体層１３０とソース電極１５０又はドレイン電極１６０との間の電気的特性が低下し得る。一方、第１接続部１３３ａ及び第２接続部１３３ｂの水素濃度が６原子％を超える場合には、過度な水素含有量により、第１接続部１３３ａ及び第２接続部１３３ｂの電気的安定性が低下し、第１接続部１３３ａ及び第２接続部１３３ｂに含まれていた水素がチャネル部１３１に浸透してチャネル部１３１までも導体化され得る。
第１接続部１３３ａ及び第２接続部１３３ｂは、原子数基準でチャネル部１３１に比べて１０倍以上１０００倍以下の水素濃度にすることができる。このような水素濃度の違いによって、第１接続部１３３ａ及び第２接続部１３３ｂは、チャネル部１３１より優れた電気伝導性を有することができる。
酸化物半導体層１３０上にはゲート絶縁膜１２０が配置される。ゲート絶縁膜１２０は、シリコン酸化物及びシリコン窒化物のうちの少なくともいずれか１つを含むことができる。ゲート絶縁膜１２０は、単一膜構造とすることもでき、多層膜構造とすることもできる。
本発明の一実施形態によると、ゲート絶縁膜１２０は、基板１１０の反対方向の酸化物半導体層１３０上の全面に配置される。以下、基板１１０の反対方向の酸化物半導体層１３０の表面を酸化物半導体層１３０の第１面１３０ａとする。
図１に示すように、ゲート絶縁膜１２０は、酸化物半導体層１３０を含む基板１１０上の全面に配置することができる。その結果、酸化物半導体層１３０の第１面１３０ａをゲート絶縁膜１２０によって完全にカバーすることができる。ゲート絶縁膜１２０が酸化物半導体層１３０の第１面１３０ａを完全にカバーする場合、ゲート電極１４０と酸化物半導体層１３０の間の絶縁不良を防止することができる。
例えば、ゲート絶縁膜１２０が、ゲート電極１４０と同様にパターニングされる場合、ゲート電極１４０の形成物質の残留物（residue）又は他の不純物によってゲート電極１４０と酸化物半導体層１３０との間に漏れ電流が発生し、又はゲート電極１４０と酸化物半導体層１３０との間に短絡（short）が発生し得る。
本発明の一実施形態によると、ゲート絶縁膜１２０が酸化物半導体層１３０の第１面１３０ａを完全にカバーするため、ゲート電極１４０と酸化物半導体層１３０との間の漏れ電流又は短絡が防止され、薄膜トランジスタ１００の信頼性が確保される。特に、ゲート絶縁膜１２０の厚さが薄くなっても、ゲート電極１４０と酸化物半導体層１３０との間の漏れ電流又は短絡が発生せず、薄膜トランジスタを薄くすることが可能であり、スイッチング特性が向上する。
ゲート絶縁膜１２０は、ゲート電極１４０と重畳する第１領域１２０ａおよび及びゲート電極１４０と重畳しない第２領域１２０ｂを含む。本発明の一実施形態によれば、第２領域１２０ｂの水素濃度は、第１領域１２０ａの水素濃度よりも高い。
図１に示すように、上部の水素供給層１２５から第１接続部１３３ａ及び第２接続部１３３ｂに水素が供給される過程で、ゲート絶縁膜１２０にも水素が供給される。ここで、第１領域１２０ａは、ゲート電極１４０によって水素供給層１２５からマスキングされるので、第２領域１２０ｂより低い濃度の水素を含む。第２領域１２０ｂにおいて、水素供給層１２５側の水素濃度が、基板１１０側の水素濃度よりも高い。例えば、ゲート絶縁膜１２０の第２領域１２０ｂは、厚さ方向に沿って水素濃度の勾配を有する。より詳細には、第２領域１２０ｂの水素濃度は、基板１１０から水素供給層１２５に向かう方向（厚さ方向）に沿って増加するように形成することができる。
ゲート電極１４０は、ゲート絶縁膜１２０上に配置される。詳細には、ゲート電極１４０は、酸化物半導体層１３０と絶縁されて酸化物半導体層１３０と少なくとも一部で重畳する。より詳細には、ゲート電極１４０は、酸化物半導体層１３０のチャネル部１３１及びゲート絶縁膜１２０の第１領域１２０ａと重畳する。一方、図１に示すように、ゲート電極１４０が酸化物半導体層１３０上に配置された薄膜トランジスタ１００の構造をトップゲート構造と呼ぶ。
ゲート電極１４０は、アルミニウム（Ａｌ）又はアルミニウム合金のようなアルミニウム系の金属、銀（Ａｇ）又は銀合金などの銀系の金属、銅（Ｃｕ）又は銅合金などの銅系の金属、モリブデン（Ｍｏ）又はモリブデン合金などのモリブデン系の金属、クロム（Ｃｒ）、タンタル（Ｔａ）、ネオジム（Ｎｄ）及びチタン（Ｔｉ）のうち少なくともいずれか１つを含むことができる。ゲート電極１４０は、物理的性質が異なる少なくとも２つの導電膜を含む多層膜構造を有することもできる。
水素供給層１２５は、ゲート絶縁膜１２０上に配置される。本発明の一実施形態によると、水素供給層１２５は、ゲート電極１４０の上部まで拡張されている。ゲート絶縁膜１２０上にゲート電極１４０を形成した後、ゲート絶縁膜１２０とゲート電極１４０とを含む全体面に水素供給層１２５を形成することができる。この場合、別途のパターニング工程又はマスクを使用することなく水素供給層１２５を容易に形成することができる。水素供給層１２５は、ゲート絶縁膜１２０と接して配置することができる。
図１に示すように、水素供給層１２５は、ゲート電極１４０上にゲート絶縁膜１２０と一体に形成されている。より詳細には、水素供給層１２５は、ゲート絶縁膜１２０の第２領域１２０ｂ及びゲート電極１４０上に配置されて相互に接続されている。ゲート電極１４０は、ゲート絶縁膜１２０の第１領域１２０ａと水素供給層１２５との間に配置され、遮断膜又はマスクの役割をする。
水素供給層１２５は、ゲート絶縁膜１２０よりも多くの水素を含む。水素供給層１２５は、例えば、シリコン窒化物からなる膜である。シリコン窒化物は、一般的にＳｉＮｘで表され、大量の水素を含む。例えば、シリコン酸化物と比較して、シリコン窒化物は、より高い濃度で水素を含む。したがって、本発明の一実施形態によると、絶縁性を有しながらも大量の水素を含むシリコン窒化物を利用して水素供給層１２５を形成する。しかし、本発明の一実施形態に限定されるものではなく、絶縁性を有しながら水素を含む他の物質によって水素供給層１２５を作成することもできる。
水素供給層１２５は、ゲート絶縁膜１２０を介して酸化物半導体層１３０に水素を供給する。より詳細には、水素供給層１２５は、ゲート絶縁膜１２０の第２領域１２０ｂを介して酸化物半導体層１３０の第１接続部１３３ａ及び第２接続部１３３ｂに水素を供給する。ここで、水素供給層１２５の厚さが２ｎｍ未満の場合には、水素供給層１２５から供給される水素の量が十分ではなく、第１接続部１３３ａ及び第２接続部１３３ｂが十分に導体化されないことがある。一方、水素供給層１２５の厚さが１０ｎｍを超える場合には、水素供給層１２５から過度に大量の水素が供給されて第１接続部１３３ａ及び第２接続部１３３ｂだけでなく、チャネル部１３１まで導体化されることがある。したがって、本発明の一実施形態に係る水素供給層１２５は、２ｎｍ以上１０ｎｍ以下の厚さとする。水素供給層１２５の厚さを２ｎｍ以上１０ｎｍ以下に調整することにより、酸化物半導体層１３０の第１接続部１３３ａ及び第２接続部１３３ｂに選択的に水素を供給することができる。
図１に示すように、ゲート電極１４０は、水素供給層１２５の水素を遮断するマスクの役割をする。したがって、ゲート電極１４０と重畳する領域では、下部に位置するゲート絶縁膜１２０の第１領域１２０ａに移動する水素の量が非常に少ない。したがって、本発明の一実施形態によると、水素供給層１２５において、ゲート電極１４０と重畳する領域の水素濃度は、ゲート電極１４０と重畳しない領域の水素濃度よりも高い。
ゲート電極１４０上には層間絶縁膜１７０が配置される。層間絶縁膜１７０は、絶縁物質からなる。詳細には、層間絶縁膜１７０は、有機物からもなり得、無機物からもなり得、有機物層と無機物層の積層体からもなり得る。
層間絶縁膜１７０上にはソース電極１５０及びドレイン電極１６０が配置される。ソース電極１５０とドレイン電極１６０とは、互いに離隔してそれぞれ酸化物半導体層１３０と接続される。ソース電極１５０とドレイン電極１６０とは、ゲート絶縁膜１２０、水素供給層１２５及び層間絶縁膜１７０に形成されたコンタクトホールを介して、それぞれ酸化物半導体層１３０と接続される。
ソース電極１５０及びドレイン電極１６０は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）、及びこれらの合金のうち少なくとも１つを含むことができる。ソース電極１５０及びドレイン電極１６０は、それぞれ金属又は金属の合金からなる単層からなり得、２層以上の多層からもなり得る。
図２は、本発明の他の一実施形態による薄膜トランジスタ２００の断面図である。以下、重複を避けるために、既に説明した構成要素に対する説明は省略する。
図２に示す薄膜トランジスタ２００は、図１に示す薄膜トランジスタ１００と比較して、基板１１０上の光遮断層１８０と、光遮断層１８０上のバッファ層１２１とを更に含む。
光遮断層１８０は、酸化物半導体層１３０と重畳する。光遮断層１８０は、外部から酸化物半導体層１３０に入射する光である外部入射光を遮断して、外部入射光による酸化物半導体層１３０の損傷を防止する。光遮断層１８０は、金属のような導電性物質で設けることができる。
光遮断層１８０上にはバッファ層１２１が配置される。バッファ層１２１は、シリコン酸化物及びシリコン窒化物のうちの少なくともいずれか１つを含むことができる。バッファ層１２１は、単一膜からもなり得、２つ以上の膜が積層した積層構造からもなり得る。バッファ層１２１は、優れた絶縁性及び平坦化特性を有し、酸化物半導体層１３０を保護することができる。
図３は、本発明のまた他の一実施形態に係る薄膜トランジスタ３００の断面図である。
図３に示す薄膜トランジスタ３００は、図２に示す薄膜トランジスタ２００と比較してドレイン電極１６０が酸化物半導体層１３０のみならず、光遮断層１８０にも接続される。そして、光遮断層１８０は、導電性を有する。薄膜トランジスタ３００の安定した駆動のために、ドレイン電極１６０は酸化物半導体層１３０に接続される。
図３に示すように、ドレイン電極１６０は、バッファ層１２１、ゲート絶縁膜１２０、水素供給層１２５及び層間絶縁膜１７０に形成されたコンタクトホール（ＣＨ３）を介して光遮断層１８０に接続される。
以下に、図４Ａから図４Ｊを参照して、薄膜トランジスタ２００の製造方法を説明する。図４Ａから図４Ｊは、本発明の他の一実施形態に係る薄膜トランジスタ２００の製造工程図である。
図４Ａは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第１図である。図４Ａに示すように、基板１１０上に光遮断層１８０を形成する。
基板１１０にはガラスを用いることができ、曲げ得、又はたわみ得るプラスチックが用いられることもある。基板１１０に用いられるプラスチックの例として、ポリイミドがある。ポリイミドを基板１１０に用いる場合、基板１１０上で高温工程が行われることを考慮して、この高温工程に耐えることができる耐熱性ポリイミドを用いることができる。
プラスチックを基板１１０に用いる場合、プラスチック基板がガラスのような高耐久性材質からなるキャリア基板上に配置された状態で、蒸着及びエッチングなどの工程を行うことができる。
光遮断層１８０は、外部から入射する外部入射光による酸化物半導体層１３０の損傷を防止する。光遮断層１８０は、光を反射し、又は吸収する物質で形成することができ、例えば、金属のような導電性物質で形成することができる。
図４Ｂは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第２図である。図４Ｂに示すように、光遮断層１８０を含む基板１１０上にバッファ層１２１を形成する。バッファ層１２１は、シリコン酸化物又はシリコン窒化物によって形成することができる。バッファ層１２１は、単一膜又は多層膜構造を有することができる。
図４Ｃは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第３図である。図４Ｃに示すように、基板１１０上に酸化物半導体層１３０を形成する。より詳細には、基板１１０上のバッファ層１２１上に酸化物半導体層１３０を形成する。酸化物半導体層１３０は、酸化物半導体物質で設けられる。例えば、酸化物半導体層１３０は、ＩＺＯ（ＩｎＺｎＯ）系、ＩＧＯ（ＩｎＧａＯ）系、ＩＴＯ（ＩｎＳｎＯ）系、ＩＧＺＯ（ＩｎＧａＺｎＯ）系、ＩＧＺＴＯ（ＩｎＧａＺｎＳｎＯ）系、ＧＺＴＯ（ＧａＺｎＳｎＯ）系、ＧＺＯ（ＧａＺｎＯ）系及びＩＴＺＯ（ＩｎＳｎＺｎＯ）系酸化物半導体物質のうち少なくともいずれか１つを含むことができる。酸化物半導体層１３０は、蒸着又はスパッタリングによって形成することができる。
図４Ｄは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第４図である。図４Ｄに示すように、酸化物半導体層１３０上にゲート絶縁膜１２０を形成する。ゲート絶縁膜１２０は、酸化物半導体層１３０上の全面に形成する。図４Ｄに示すように、ゲート絶縁膜１２０が酸化物半導体層１３０上の全面を完全にカバーするため、ゲート電極１４０と酸化物半導体層１３０との間の漏れ電流又は短絡の発生が回避されて、薄膜トランジスタ１００の信頼性が確保される。したがって、ゲート絶縁膜１２０が薄くても、ゲート電極１４０と酸化物半導体層１３０との間の漏れ電流又は短絡を防止することができる。
図４Ｅは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第５図である。図４Ｅに示すように、ゲート絶縁膜１２０上にゲート電極１４０を形成する。ゲート電極１４０は、酸化物半導体層１３０と電気的に絶縁され、酸化物半導体層１３０と少なくとも一部で重畳する。
図４Ｆは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第６図である。図４Ｆに示すように、ゲート絶縁膜１２０上に水素供給層１２５を形成する。本発明の一実施形態によると、水素供給層１２５はゲート電極１４０の上部まで拡張して形成される。水素供給層１２５は、ゲート絶縁膜１２０とゲート電極１４０上に一体に形成することができる。水素供給層１２５は、ゲート絶縁膜１２０に接して形成することができる。
水素供給層１２５は、シリコン窒化物によって形成することができる。ゲート絶縁膜１２０上及びゲート電極１４０上の全面にシリコン窒化物が配置されることにより、水素供給層１２５を形成することができる。水素供給層１２５を形成するためには、蒸着、スパッタリング又はコーティング等の方法を適用することができる。ここで、別途のパターニング工程又はマスクなどを使用しないので、水素供給層１２５の形成によりコストは増加しない。
水素供給層１２５は、ゲート絶縁膜１２０よりも多量の水素を含む。水素供給層１２５の形成に用いられるシリコン窒化物は、一般的にＳｉＮｘで表され、シリコン酸化物に比べて大量の水素を含む。したがって、水素供給層１２５が酸化物半導体層１３０の第１接続部１３３ａ及び第２接続部１３３ｂに水素を供給することができる。また、シリコン窒化物は、電気的な絶縁性を有している。しかしながら、本発明はこれに限定されるものではなく、絶縁性を有しながら、水素を含む他の物質によって水素供給層１２５を設けることもできる。
水素供給層１２５は、ゲート絶縁膜１２０を介して酸化物半導体層１３０に水素を供給する。ここで、ゲート電極１４０は、ゲート絶縁膜１２０と水素供給層１２５との間に配置され、水素供給層１２５で発生した水素が酸化物半導体層１３０のチャネル部に注入されることを防止する遮断膜又はマスクの役割をする。
より詳細には、水素供給層１２５の水素は、ゲート電極１４０と重畳しない領域を介して酸化物半導体層１３０に向かって移動する。より詳細には、ゲート絶縁膜１２０のうち、ゲート電極１４０と重畳しない領域を介して水素が移動する。その結果、ゲート電極１４０と重畳する第１領域１２０ａより多量の水素を含む第２領域１２０ｂが形成される。
このように、水素供給層１２５の水素は、ゲート絶縁膜１２０の第２領域１２０ｂを介して酸化物半導体層１３０に移動する。水素供給層１２５から供給された水素によって酸化物半導体層１３０の一部が導体化されて第１接続部１３３ａ及び第２接続部１３３ｂが形成される。
水素供給層１２５の厚さが２ｎｍ未満の場合には、水素供給層１２５から供給される水素の量が十分ではなく、第１接続部１３３ａ及び第２接続部１３３ｂが十分に導体化されないことがある。一方、水素供給層１２５の厚さが１０ｎｍを超える場合には、水素供給層１２５から過度に大量の水素が供給されて、第１接続部１３３ａ及び第２接続部１３３ｂだけでなくチャネル部１３１まで導体化され得る。したがって、本発明の一実施形態における水素供給層１２５は、２ｎｍ以上１０ｎｍ以下の厚さを有する。
図４Ｇは、本発明の一実施形態に係る薄膜トランジスタの製造工程の第７図である。図４Ｇに示すように、水素供給層１２５に紫外線（Ｌ１）を照射する。ここで、ゲート電極１４０は、紫外線を遮断する。その結果、酸化物半導体層１３０のうち第１接続部１３３ａ及び第２接続部１３３ｂにのみ紫外線が照射され得る。紫外線照射により第１接続部１３３ａ及び第２接続部１３３ｂに酸素欠陥（Oxygen Vacancy）が生じ得る。
本発明の一実施形態によると、水素供給層１２５によって供給される水素によって第１接続部１３３ａ及び第２接続部１３３ｂが導体化されるのみならず、紫外線照射による酸素欠陥の生成によっても第１接続部１３３ａ及び第２接続部１３３ｂが導体化される。このように、水素だけでなく紫外線照射により第１接続部１３３ａ及び第２接続部１３３ｂが導体化されるので、第１接続部１３３ａ及び第２接続部１３３ｂの導体化時間を短縮することができる。
紫外線（Ｌ１）は、例えば、１５０ｎｍ以上３００ｎｍ以下の波長を有することができる。紫外線の波長が１５０ｎｍ未満の場合には、過度に大きな紫外線エネルギーによって酸素欠陥以外の他の反応が誘発され、酸化物半導体層１３０の安定性が低下し得る。一方、紫外線の波長が３００ｎｍを超える場合には、紫外線のエネルギーが低く、紫外線の照射時間が長くなり得る。
本発明の一実施形態によると、紫外線（Ｌ１）は、３０分以上１時間以下の照射時間で照射する。紫外線（Ｌ１）の照射時間が３０分未満の場合、酸素欠陥が十分に発生しないので第１接続部１３３ａ及び第２接続部１３３ｂが十分に導体化しないことがあり得る。一方、紫外線（Ｌ１）の照射時間が１時間を超えると、紫外線を１時間の照射時間で照射した場合と比較して第１接続部１３３ａ及び第２接続部１３３ｂの導体化が同程度であるため、１時間を超えて紫外線を照射する意味はなく、導体化時間の短縮が阻害される。
図４Ｈは、本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第８図である。図４Ｈに示すように、水素供給層１２５による水素供給及び紫外線照射による酸化物半導体層１３０の選択的な導体化により第１接続部１３３ａ及び第２接続部１３３ｂが形成されて、チャネル部１３１並びに第１接続部１３３ａ及び第２接続部１３３ｂを有する酸化物半導体層１３０が完成する。
図４Ｉは、本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第９図である。図４Ｉに示すように、ゲート電極１４０上に層間絶縁膜１７０を形成する。層間絶縁膜１７０は、有機物からもなり得、無機物からもなり得、有機物層と無機物層の積層体からもなり得る。
図４Ｊは、本発明の他の一実施形態に係る薄膜トランジスタの製造工程の第１０図である。図４Ｊに示すように、層間絶縁膜１７０上にはソース電極１５０とドレイン電極１６０とを形成する。ソース電極１５０とドレイン電極１６０とは、互いに離隔してそれぞれ酸化物半導体層１３０と接続される。
詳細には、層間絶縁膜１７０、水素供給層１２５及びゲート絶縁膜１２０の一部をエッチングして酸化物半導体層１３０の一部を露出させる少なくとも２つのコンタクトホールを形成した後、ソース電極１５０とドレイン電極１６０とをそれぞれ形成することにより、ソース電極１５０とドレイン電極１６０とがそれぞれ酸化物半導体層１３０と接続される。
ソース電極１５０は、第１接続部１３３ａで酸化物半導体層１３０に接続され、ドレイン電極１６０は、第２接続部１３３ｂで酸化物半導体層１３０に接続される。その結果、図４Ｊに示すような薄膜トランジスタ２００が得られる。
図５は、本発明の他の一実施形態に係る表示装置４００の概略的な断面図である。
本発明の他の一実施形態に係る表示装置４００は、基板１１０、薄膜トランジスタ２００及び薄膜トランジスタ２００と接続された有機発光素子２７０を含む。
図５には、図２の薄膜トランジスタ２００を含む表示装置４００が示されている。しかし、本発明はこれに限定されるものではなく、図１又は図３に示した薄膜トランジスタ１００又は薄膜トランジスタ３００を図５の表示装置４００に適用することもできる。
図５に示すように、表示装置４００は、基板１１０、基板１１０上に配置された薄膜トランジスタ２００及び薄膜トランジスタ２００と接続された第１電極２７１を含む。また、表示装置４００は、第１電極２７１上に配置された有機層２７２と、有機層２７２上に配置された第２電極２７３とを含む。
詳細には、基板１１０は、ガラス又はプラスチックで作ることができる。基板１１０上には、バッファ層１２１が配置される。また、基板１１０とバッファ層１２１の間には、光遮断層１８０が配置される。
薄膜トランジスタ２００は、バッファ層１２１上に配置される。薄膜トランジスタ２００は、バッファ層１２１上の酸化物半導体層１３０と、酸化物半導体層１３０上のゲート絶縁膜１２０と、ゲート絶縁膜１２０上のゲート電極１４０と、ゲート絶縁膜１２０上の水素供給層１２５と、層間絶縁膜１７０と、酸化物半導体層１３０に接続されたソース電極１５０と、ソース電極１５０と離隔されて酸化物半導体層１３０に接続されたドレイン電極１６０とを含む。酸化物半導体層１３０は、ゲート電極１４０と重畳するチャネル部１３１と、ゲート電極１４０と重畳しない第１接続部１３３ａ及び第２接続部１３３ｂとを含む。
薄膜トランジスタ２００上にはパッシベーション層１９１を配置することができる。パッシベーション層１９１は、薄膜トランジスタ２００を保護する。パッシベーション層１９１は省略することができる。
平坦化膜１９０は、パッシベーション層１９１上に配置されて基板１１０の上部を平坦化する。平坦化膜１９０は、感光性を有するアクリル樹脂のような有機絶縁物質からなり得るが、これに限定されるものではない。
第１電極２７１は、平坦化膜１９０上に配置される。第１電極２７１は、平坦化膜１９０及びパッシベーション層１９１に備えられたコンタクトホールを介して薄膜トランジスタ２００のドレイン電極１６０と接続する。
バンク層２５０は、第１電極２７１及び平坦化膜１９０上に配置して画素領域又は発光領域を定義する。例えば、バンク層２５０を複数の画素間の境界領域にマトリックス構造で配置することで、画素領域を定義することができる。
有機層２７２は、第１電極２７１上に配置される。有機層２７２は、バンク層２５０上にも配置することができる。つまり、有機層２７２は、画素ごとに分離されず、隣接する画素間で互いに接続することができる。
有機層２７２は、有機発光層を含む。有機層２７２は、１つの有機発光層を含むこともでき、上下に積層された２つの有機発光層又はそれ以上の有機発光層を含むこともできる。このような有機層２７２は、赤色、緑色及び青色のうちのいずれか１つの色を有する光を放出することができ、白色（White）光を放出することができる。
第２電極２７３は、有機層２７２上に配置される。
第１電極２７１、有機層２７２及び第２電極２７３が積層して有機発光素子２７０が形成される。有機発光素子２７０は、表示装置４００において光量調節層の役割をすることができる。
なお、図示していないが、有機層２７２が白色光を発光する場合、各画素は、有機層２７２から放出される白色光を波長別にフィルタリングするためのカラーフィルタを用いることができる。カラーフィルタは、光の移動経路上に配置される。有機層２７２から放出された光が下部基板１１０の方向に進行するいわゆるボトムエミッション（Bottom Emission）方式である場合には、カラーフィルタが有機層２７２の下に配置され、有機層２７２から放出された光が上部の第２電極２７３の方向に進行するいわゆるトップエミッション（Top Emission）方式である場合には、カラーフィルタが有機層２７２の上に配置される。
図６は、本発明の他の一実施形態に係る表示装置５００の概略的な断面図である。
図６に示すように、本発明の他の一実施形態に係る表示装置５００は、基板１１０と、基板１１０上に配置された薄膜トランジスタ２００と、薄膜トランジスタ２００と接続した第１電極３８１とを含む。また、表示装置５００は、第１電極３８１上の液晶層３８２と液晶層３８２上の第２電極３８３とを含む。
液晶層３８２は、光量調節層として作用する。このように、図６に示す表示装置５００は、液晶層３８２を含む液晶表示装置である。
詳細には、図６の表示装置５００は、基板１１０、薄膜トランジスタ２００、平坦化膜１９０、第１電極３８１、液晶層３８２、第２電極３８３、バリア層３２０、カラーフィルタ３４１，３４２、遮光部３５０及び対向基板３１０を含む。
基板１１０は、ガラス又はプラスチックで設けることができる。基板１１０上にはバッファ層１２１が配置される。また、基板１１０とバッファ層１２１との間には、光遮断層１８０が配置される。
図６に示すように、薄膜トランジスタ２００は、基板１１０上のバッファ層１２１上に配置される。薄膜トランジスタ２００は、バッファ層１２１上の酸化物半導体層１３０と、酸化物半導体層１３０上のゲート絶縁膜１２０と、ゲート絶縁膜１２０上のゲート電極１４０と、ゲート絶縁膜１２０上の水素供給層１２５と、層間絶縁膜１７０と、酸化物半導体層１３０と接続したソース電極１５０と、ソース電極１５０と離隔して酸化物半導体層１３０と接続したドレイン電極１６０とを含む。酸化物半導体層１３０は、ゲート電極１４０と重畳するチャネル部１３１と、ゲート電極１４０と重畳しない第１接続部１３３ａ及び第２接続部１３３ｂとを含む。
薄膜トランジスタ２００上には、パッシベーション層１９１が配置される。パッシベーション層１９１は、薄膜トランジスタ２００を保護する。パッシベーション層１９１は、省略することができる。
平坦化膜１９０は、パッシベーション層１９１上に配置されて基板１１０の上部を平坦化する。
第１電極３８１は、平坦化膜１９０上に配置される。第１電極３８１は、平坦化膜１９０及びパッシベーション層１９１に備えられたコンタクトホール（ＣＨ）を介して薄膜トランジスタ２００のドレイン電極１６０と接続する。
対向基板３１０は、基板１１０に対向して配置される。
対向基板３１０上には遮光部３５０が配置される。遮光部３５０は、複数の開口部を有する。この複数の開口部は、画素電極である第１電極３８１に対応して配置される。遮光部３５０は、開口部を除いた部分で光を遮断する。遮光部３５０は、必須ではなく、省略することもできる。
カラーフィルタ３４１，３４２は、対向基板３１０上に配置され、図示しないバックライト部から入射した光の波長を選択的に遮断する。詳細には、カラーフィルタ３４１，３４２は、遮光部３５０によって定義される複数の開口部に配置することができる。それぞれのカラーフィルタ３４１，３４２は、赤色、緑色及び青色のうちのいずれか１つの色を表現することができる。それぞれのカラーフィルタ３４１，３４２は、赤色、緑色及び青色以外の他の色を表現することもできる。
カラーフィルタ３４１，３４２及び遮光部３５０上にバリア層３２０を配置することができる。バリア層３２０は省略することができる。
第２電極３８３は、バリア層３２０上に配置される。例えば、第２電極３８３は、対向基板３１０の前面に位置することができる。第２電極３８３は、ＩＴＯ又はＩＺＯなどの透明な導電物質からなり得る。
第１電極３８１と第２電極３８３とは、対向して配置され、その間に液晶層３８２が配置される。第２電極３８３は、第１電極３８１とともに液晶層３８２に電界を印加する。
ここで、基板１１０と対向基板３１０との間の対向面を、それぞれ該当基板の上部面と定義し、その上部面の反対側に位置する面を、それぞれ該当基板の下部面と定義すると、基板１１０の下部面と対向基板３１０の下部面にそれぞれ偏光板を配置することができる。
以下の実施例、比較例及び試験例を参照して、本発明をより詳細に説明する。
ガラス基板である基板１１０上にはシリコン酸化物でバッファ層１２１を形成した。バッファ層上には１２ｎｍの厚さの酸化物半導体層１３０を形成した。酸化物半導体層１３０は、原子数基準で、インジウム（Ｉｎ）、ガリウム（Ｇａ）及び亜鉛（Ｚｎ）の比が１：１：１であるＩＧＺＯ系酸化物半導体物質により形成した。酸化物半導体層１３０上にはシリコン酸化物からなる２５ｎｍの厚さのゲート絶縁膜１２０を形成した。ゲート絶縁膜１２０は、酸化物半導体層１３０上の全面に塗布して形成した。その後、Ｍｏ／Ｔｉの合金からなる３０ｎｍの厚さのゲート電極１４０を形成し、ゲート絶縁膜１２０及びゲート電極１４０上にシリコン窒化物からなる水素供給層１２５を形成した。水素供給層１２５を形成するためにＳｉＨ４ガスとＮＨ３ガスを用いた。その後、水素供給層１２５に波長１６８ｎｍの紫外線を４５分間照射した。
その後、層間絶縁膜１７０を形成し、層間絶縁膜１７０上にＭｏ／Ｔｉ合金を用いて３０ｎｍの厚さのソース電極１５０とドレイン電極１６０とを形成して薄膜トランジスタを作製した。
[比較例１]
比較例１では、水素供給層１２５を形成しないことを除いて、実施例１と同様の方法で薄膜トランジスタを製造した。比較例１では、水素供給層１２５を形成せず、ゲート絶縁膜１２０及びゲート電極１４０に波長１６８ｎｍの紫外線を４５分間照射した。
[比較例２]
比較例２では、水素供給層１２５に紫外線を照射しないことを除いて、実施例１と同様の方法で水素供給層１２５を含む薄膜トランジスタを作製し、これを比較例２とした。
図７Ａは、紫外線照射による酸化物半導体層１３０の導体化の概略図である。図７Ｂは、水素ドーピング及び紫外線照射による酸化物半導体層１３０の導体化の概略図である。
比較例１のように、酸化物半導体層１３０に紫外線を照射すると、図７Ａに示すように、酸素欠陥（Ｖｏ）が発生してキャリアが増加することにより、酸化物半導体層が導体化する。実施例１のように、酸化物半導体層１３０に水素を供給しながら紫外線を照射すると、図７Ｂに示すように、酸素欠陥（Ｖｏ）が発生してキャリアが増加するのみならず、水素によってもキャリアが発生する。図７Ｂの場合、図７Ａの場合と比較して酸化物半導体層１３０がより効率的に導体化される。
[試験例１]導体化評価
図８は、酸化物半導体層１３０の導体化時間のグラフである。図８に示すＡ１は、比較例１のように、水素供給層１２５を形成せずに紫外線のみを照射した酸化物半導体層１３０の第１接続部１３３ａにおける抵抗変化を示し、図８に示すＡ２は、実施例１のように、水素を供給しながら紫外線を照射した酸化物半導体層１３０の第１接続部１３３ａにおける抵抗変化を示す。
水素を供給しながら紫外線を照射した場合には、図８のＡ２に示すように、紫外線のみを照射した図８のＡ１に示すよりも早い時間内に第１接続部１３３ａが導体化されることを確認することができる。このように、水素を供給しながら紫外線を照射する場合には、第１接続部１３３ａ及び第２接続部１３３ｂの導体化時間を短縮することができ、第１接続部１３３ａ及び第２接続部１３３ｂを安定的に導体化することができる。
[試験例２]Ｓｉ−Ｈ結合量の変化
実施例１の薄膜トランジスタの製造過程において、紫外線照射前後の水素供給層１２５内に含まれたＳｉ−Ｈの結合の相対的な量を測定した。ここで、測定には赤外線分光分析装置（ＦＴ−ＩＲ Ｓｐｅｃｔｒｏｍｅｔｅｒ）を使用した。図９は、水素供給層１２５に含まれたＳｉ−Ｈ結合の相対的な量のグラフである。
図９に示すＢ１は、紫外線照射前のＳｉ−Ｈの結合の相対的な量を示し、図９に示すＢ２は、紫外線照射後のＳｉ−Ｈの結合の相対的な量を示す。図９に示すように、紫外線照射後には、水素供給層１２５内に存在するＳｉ−Ｈの結合の量が減少している。このような結果から、水素供給層１２５内に存在していたＳｉ−Ｈ結合が紫外線照射によって切断され、Ｓｉ−Ｈ結合が切断されながら発生した水素がゲート絶縁膜１２０を経て、酸化物半導体層１３０の第１接続部１３３ａ及び第２の接続部１３３ｂに移動したと考えられる。
[試験例３]水素含有量の測定
飛行時間型二次イオン質量分析計（ＴＯＦ−ＳＩＭＳ：Time of Flight Secondary Ion Mass Spectrometry）を用いて、実施例１による薄膜トランジスタの水素供給層１２５、ゲート絶縁膜１２０及び酸化物半導体層１３０に含まれた水素含有量を測定した。ＴＯＦ−ＳＩＭＳは、一定のエネルギーを有する一次イオンを固体表面に入射させた後、放出される二次イオンを分析して、物質の表面を構成している原子及びイオンを分析する装置である。
詳細には、実施例１による薄膜トランジスタの水素供給層１２５、ゲート絶縁膜１２０及び酸化物半導体層１３０の表面に一定のエネルギーを加えながら、表面をエッチングして、この時に放出されるイオンを分析して、各領域に含まれた水素含有量を測定した。
図１０Ａは、水素含有量を測定した各領域を示す。図１０Ｂから図１０Ｅは、各領域での相対的な水素濃度を示す。詳細には、図１０Ｂから図１０Ｅは、紫外線照射前の水素濃度（ＵＶ照射前）及び紫外線照射後の水素濃度（ＵＶ照射後）を示している。
図１０Ｂは、水素供給層１２５の各領域別の相対的な水素濃度を示す。図１０Ｂにおける領域「１」は、第１接続部１３３ａと重畳する領域であり、領域「２」は、ゲート電極１４０又はチャネル部１３１と重畳する領域であり、領域「３」は、第２接続部１３３ｂと重畳する領域である。図１０Ｂに示すように、ゲート電極１４０が、水素移動を遮断するマスクの役割をして、ゲート電極１４０と重畳する領域「２」では、下部への水素移動が少ない。したがって、水素供給層１２５の領域「２」には、領域「１」及び領域「３」に比べて高い濃度の水素が残存している。
図１０Ｃは、ゲート絶縁膜１２０の各領域別の相対的な水素濃度を示す。図１０Ｃにおける領域「４」は、第１接続部１３３ａと重畳する領域であり、領域「５」は、ゲート電極１４０又はチャネル部１３１と重畳する領域であり、領域「６」は、第２接続部１３３ｂと重畳する領域である。図１０Ｃにおける領域「４」と領域「６」とは、ゲート絶縁膜１２０の第２領域１２０ｂに相当し、領域「５」は、ゲート絶縁膜１２０の第１領域１２０ａに相当する。図１０Ｃに示すように、ゲート絶縁膜１２０の第２領域１２０ｂの水素濃度は、第１領域１２０ａの水素濃度よりも高いことを確認することができる。
図１０Ｄは、酸化物半導体層１３０の各領域別の相対的な水素濃度を示す。図１０Ｄにおける領域「７」は、第１接続部１３３ａであり、領域「８」は、チャネル部１３１であり、領域「９」は、第２接続部１３３ｂである。図１０Ｄに示すように、紫外線照射後における第１接続部１３３ａ及び第２接続部１３３ｂの水素濃度は、チャネル部１３１の水素濃度よりも高いことを確認することができる。
図１０Ｅは、深さによる相対的な水素濃度を示す。詳細には、図１０Ｅは、第１接続部１３３ａと重畳する領域での水素含有量の測定グラフであって、横軸は水素供給層１２５表面からの深さ（depth）を示す。図１０Ｅにおける領域「１」は、水素供給層１２５の厚さの範囲（ｄ１）に該当し、領域「４」は、ゲート絶縁膜１２０の第２領域１２０ｂの厚さの範囲（ｄ４）に該当し、領域「７」は、第１接続部１３３ａの厚さの範囲（ｄ７）に該当する。縦軸は検出された水素原子の数を表し、水素濃度に対応する。図１０Ｅに示すように、ゲート絶縁膜１２０の第２領域１２０ｂ及び酸化物半導体層１３０の第１接続部１３３ａ及び第２接続部１３３ｂは、厚さ方向に沿って、水素濃度の勾配を有することを確認することができる。ここで、水素濃度は、基板１１０から水素供給層１２５に向かう方向に沿って増加する。
[試験例４]キャリア濃度の測定
実施例１及び比較例１における薄膜トランジスタを用いて、第１接続部１３３ａの電子濃度及び水素濃度を測定した。その結果、実施例１による薄膜トランジスタの第１接続部１３３ａは、６×１０１９個／ｃｍ３の電子濃度及び約６原子％の水素濃度を有するのに対し、比較例１による薄膜トランジスタの第１接続部１３３ａは、２×１０１９個／ｃｍ３の電子濃度及び約２原子％の水素濃度を有することを確認した。この結果から、比較例１における薄膜トランジスタの第１接続部１３３ａよりも実施例１における薄膜トランジスタの第１接続部１３３ａの方が優れた導電性を有するといえる。
［試験例５］しきい値電圧（Ｖｔｈ）の測定
実施例１及び比較例２における薄膜トランジスタのしきい値電圧（Ｖｔｈ）を測定した。しきい値電圧（Ｖｔｈ）の測定のために、−２０Ｖから＋２０Ｖの範囲のゲート電圧（Gate Voltage）を印加しながら、ドレイン電流（Drain Current）を測定した。ソース電極１５０とドレイン電極１６０との間には、０．１Ｖ又は１０Ｖの電圧が印加された。図１１Ａ及び図１１Ｂにおいて、１０Ｖはソース電極１５０とドレイン電極１６０との間に１０Ｖの電圧が印加されたときのドレイン電流を示し、０．１Ｖはソース電極１５０とドレイン電極１６０との間に０．１Ｖの電圧が印加されたときのドレイン電流を示す。
図１１Ａ及び図１１Ｂは、ゲート電圧に対するドレイン電流の変化を測定した結果である。詳細には、図１１Ａは、比較例２における薄膜トランジスタのゲート電圧に対するドレイン電流の変化の測定結果であり、図１１Ｂは、実施例１における薄膜トランジスタのゲート電圧に対するドレイン電流の変化の測定結果である。
図１１Ａに示すように、比較例２における薄膜トランジスタは、０．９０Ｖのしきい値電圧（Ｖｔｈ）、０．１６のｓファクター（s-factor）、０．３３ｃｍ２／Ｖｓの移動度を有し、比較的低いドレイン電流が流れる。
図１１Ｂに示すように、実施例１における薄膜トランジスタは、−０．２５Ｖのしきい値電圧（Ｖｔｈ）、０．１６のｓファクター（s-factor）、４２．１７ｃｍ２／Ｖｓの移動度を有し、比較例２における薄膜トランジスタよりも高いドレイン電流が流れる。
実施例１における薄膜トランジスタの場合には、第１接続部１３３ａ及び第２接続部１３３ｂの導体化が進行し、比較例２に示す薄膜トランジスタよりも高い移動度を示し、それによって、より高いドレイン電流が流れることが確認される。
このように、本発明の一実施形態に係る薄膜トランジスタは、優れた性能を有し、このような薄膜トランジスタを含む本発明の一実施形態に係る表示装置も、優れた表示特性を有することができる。
以上で説明した本発明は、前述した実施形態及び添付した図によって限定されるものではなく、本発明の技術的事項を逸脱しない範囲内で、複数の置換、変形及び変更が可能であることが、本発明が属する技術分野で通常の知識を有する者にとって明らかである。したがって、本発明の範囲は、後述する特許請求の範囲によって示され、特許請求の範囲の意味、範囲及びその等価概念から導出されるすべての変更又は変形された形態が本発明の範囲に含まれるものと解釈されなければならない。
１００，２００，３００ 薄膜トランジスタ
１１０ 基板
１２０ ゲート絶縁膜
１２０ａ 第１領域
１２０ｂ 第２領域
１２１ バッファ層
１２５ 水素供給層
１３０ 酸化物半導体層
１３０ａ 第１面
１３１ チャネル部
１３３ａ 第１接続部
１３３ｂ 第２接続部
１４０ ゲート電極
１５０ ソース電極
１６０ ドレイン電極
１７０ 層間絶縁膜
１８０ 光遮断層
１９０ 平坦化膜
１９１ パッシベーション層
２５０ バンク層
２７０ 有機発光素子
２７１，３８１ 第１電極
２７２ 有機層
２７３，３８３ 第２電極
３１０ 対向基板
３２０ バリア層
３４１，３４２ カラーフィルタ
３５０ 遮光部
３８２ 液晶層
４００，５００ 表示装置

Claims (3)

  1. 基板上に酸化物半導体層を形成する工程と、
    前記酸化物半導体層上にシリコン酸化物及びシリコン窒化物のうち少なくとも一つを含むゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に前記酸化物半導体層と少なくとも一部で重畳するゲート電極を形成する工程と、
    前記ゲート絶縁膜及び前記ゲート電極上に水素供給層を形成する工程と、
    水素を生成して前記酸化物半導体層の接続部に移動させるために前記水素供給層におけるＳｉ−Ｈ結合を切断し、前記酸化物半導体層の接続部に酸素欠陥を発生させるため、前記水素供給層に紫外線を照射する工程と、
    前記酸化物半導体層と互いに離隔してそれぞれ導体化された前記接続部で接続されたソース電極及びドレイン電極を形成する工程とを含み、
    前記ゲート電極と重畳する第１領域及び前記ゲート電極と重畳しない第２領域を含む前記ゲート絶縁膜が、前記基板の反対方向の前記酸化物半導体層上の全面に形成され、
    前記水素供給層が２ｎｍ以上１０ｎｍ以下の厚さを有し、
    前記水素供給層において、前記ゲート電極と重畳する領域の水素濃度が、前記ゲート電極と重畳しない領域の水素濃度よりも高い、薄膜トランジスタの製造方法。
  2. 前記水素供給層が、シリコン窒化物によって形成される請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記紫外線の波長が、１５０ｎｍ以上３００ｎｍ以下である請求項１に記載の薄膜トランジスタの製造方法。
JP2018218596A 2017-11-29 2018-11-21 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置 Active JP6768048B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170161153A KR20190062695A (ko) 2017-11-29 2017-11-29 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR10-2017-0161153 2017-11-29

Publications (2)

Publication Number Publication Date
JP2019102809A JP2019102809A (ja) 2019-06-24
JP6768048B2 true JP6768048B2 (ja) 2020-10-14

Family

ID=66442560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018218596A Active JP6768048B2 (ja) 2017-11-29 2018-11-21 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置

Country Status (5)

Country Link
US (1) US10680117B2 (ja)
JP (1) JP6768048B2 (ja)
KR (1) KR20190062695A (ja)
CN (1) CN109841687A (ja)
DE (1) DE102018129304A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
KR20210028318A (ko) 2019-09-03 2021-03-12 삼성디스플레이 주식회사 표시 장치 및 제조 방법
US11557679B2 (en) * 2020-03-02 2023-01-17 Sharp Kabushiki Kaisha Active matrix substrate and display device
KR20210130879A (ko) 2020-04-22 2021-11-02 삼성디스플레이 주식회사 표시 장치
KR20220096402A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
TWI813217B (zh) * 2021-12-09 2023-08-21 友達光電股份有限公司 半導體裝置及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7732342B2 (en) * 2005-05-26 2010-06-08 Applied Materials, Inc. Method to increase the compressive stress of PECVD silicon nitride films
JP2007208079A (ja) * 2006-02-02 2007-08-16 Nec Electronics Corp 半導体装置およびその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101330022B (zh) * 2007-06-20 2012-01-11 联华电子股份有限公司 制作高张力薄膜的方法及机台
JP5064289B2 (ja) 2008-04-17 2012-10-31 パナソニック株式会社 半導体装置およびその製造方法
JP2010278393A (ja) * 2009-06-01 2010-12-09 Panasonic Corp 半導体装置及びその製造方法
CN102376754A (zh) * 2010-08-19 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构及制作该半导体器件结构的方法
CN102487009B (zh) * 2010-12-02 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种nmos器件源极和漏极的制作方法
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102779849B (zh) * 2011-05-09 2015-01-21 中芯国际集成电路制造(上海)有限公司 半导体器件和用于制造半导体器件的方法
US8829514B2 (en) * 2011-12-14 2014-09-09 E Ink Holdings Inc. Thin film transistor and method for manufacturing the same
CN103346089B (zh) * 2013-06-13 2016-10-26 北京大学深圳研究生院 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
KR102236129B1 (ko) * 2013-12-26 2021-04-02 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6601996B2 (ja) 2014-03-25 2019-11-06 株式会社小松製作所 飛翔体
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
CN104681670A (zh) * 2015-03-10 2015-06-03 北京七星华创电子股份有限公司 太阳能电池表面钝化方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20160115398A (ko) 2015-03-27 2016-10-06 에이피시스템 주식회사 히터 블록 및 기판 처리 장치
KR101818721B1 (ko) * 2015-03-27 2018-02-21 에이피시스템 주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자 제조 방법
JP6832624B2 (ja) * 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105845693A (zh) * 2016-03-28 2016-08-10 深圳市华星光电技术有限公司 薄膜晶体管、薄膜晶体管的制备方法及液晶显示面板
CN106449362B (zh) * 2016-10-10 2019-02-01 上海华力微电子有限公司 一种改善应力记忆工艺效果的方法
KR102012009B1 (ko) 2017-11-03 2019-08-19 주식회사 케이씨씨 연창 구조를 구비한 창틀 및 이를 포함하는 창호

Also Published As

Publication number Publication date
JP2019102809A (ja) 2019-06-24
CN109841687A (zh) 2019-06-04
DE102018129304A1 (de) 2019-05-29
KR20190062695A (ko) 2019-06-07
US10680117B2 (en) 2020-06-09
US20190165184A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP6768048B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び該薄膜トランジスタを含む表示装置
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
US12087865B2 (en) Thin film transistor and thin film transistor array panel including the same
US8987047B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
TW200947086A (en) Display substrate having quantum well for improved electron mobility and display device including the same
JP6689355B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む表示装置
JP6654770B2 (ja) 薄膜トランジスタ基板及び表示装置
KR102654115B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102578422B1 (ko) 지지층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20180226498A1 (en) Semiconductor device
KR102436715B1 (ko) 수소 차단용 도핑부를 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20150108468A1 (en) Thin film transistor and method of manufacturing the same
KR102487324B1 (ko) 수소 차단층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102468509B1 (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP2018110184A (ja) 半導体装置およびその製造方法
KR102586429B1 (ko) 수소 차단용 보호막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102537352B1 (ko) 도핑된 산화물 반도체층을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200819

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200819

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200828

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200918

R150 Certificate of patent or registration of utility model

Ref document number: 6768048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250