CN102376754A - 半导体器件结构及制作该半导体器件结构的方法 - Google Patents

半导体器件结构及制作该半导体器件结构的方法 Download PDF

Info

Publication number
CN102376754A
CN102376754A CN2010102632703A CN201010263270A CN102376754A CN 102376754 A CN102376754 A CN 102376754A CN 2010102632703 A CN2010102632703 A CN 2010102632703A CN 201010263270 A CN201010263270 A CN 201010263270A CN 102376754 A CN102376754 A CN 102376754A
Authority
CN
China
Prior art keywords
layer
semiconductor device
stressor layers
device structure
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102632703A
Other languages
English (en)
Inventor
李敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010102632703A priority Critical patent/CN102376754A/zh
Publication of CN102376754A publication Critical patent/CN102376754A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供一种半导体器件结构及制作该半导体器件结构的方法。半导体器件结构包括:前端器件层结构;紫外光屏蔽层,所述紫外光屏蔽层形成在所述前端器件层结构的表面;和应力层,所述应力层形成在所述紫外光屏蔽层的上方。制作半导体器件结构的方法包括:提供前端器件层结构;b)在所述前端器件层结构的表面形成紫外光屏蔽层;和c)在所述紫外光屏蔽层的上方形成应力层。本发明的半导体器件结构可以避免紫外线照射产生的光子进入栅氧化层,从而避免了栅氧化层中产生电子空穴,从而改善了半导体器件的质量;其次,本发明的制作半导体器件结构的方法简单、易行,能够有效地避免紫外光子对栅氧化层的损害,从而保证了器件的质量。

Description

半导体器件结构及制作该半导体器件结构的方法
技术领域
本发明涉及半导体制造工艺,更特别地,本发明涉及一种半导体器件结构及制作该半导体器件结构的方法。
背景技术
随着半导体器件尺寸越来越小,操作速度越来越快,对电路中器件驱动电流的要求也越来越高。尤其在进入65nm工艺节点以后,由于传统的提高器件驱动电流的方法受到了诸多限制,因此使得通过应力工程改善半导体器件的驱动电流的方法被越来越广泛的采用。所谓应力工程是指,在器件形成的过程中,在器件表面生长能引入应力的层,以达到改善器件性能的目的。通常,可以利用在器件上形成具有高应力的应力层来实现。
图1为现有技术中的半导体器件结构示意图。如图1所示,在衬底101的表面形成有多晶硅栅极103,该多晶硅栅极103的下方为栅氧化层102,在多晶硅栅极103的两侧形成有侧墙104,还具有以离子注入方式形成的源极区域105和漏极区域106;除此之外,在衬底101的需要外连的区域表面还可以形成有金属硅化物(未示出)。在本层器件结构形成后,需要在其上生长应力层107。通常,对于PMOS器件,为了提高空穴的迁移率,会沉积一层具有压应力的应力层;而对于NMOS器件,为了提高电子的迁移率,则会沉积一层具有张应力的应力层,以最终达到改善器件电性能的目的。
以NMOS器件为例,通常以具有高张应力的氮化硅为材料沉积应力层;同时,为了进一步增强该氮化硅层的应力,通常需要使用紫外线照射108对氮化硅层进行处理,以改变其内部键的结构(即,使氮化硅中比较弱的Si-H键和N-H键断裂,再重新组合成Si-N键),从而进一步提高氮化硅层的张应力。
但是,上述制作应力层的方法存在一些问题,其中最显著的问题在于:紫外线照射会产生很多光子,这些光子会穿过应力层107进入到栅氧化层102中,从而导致栅氧化层102中产生电子空穴,最终损害器件的性能。
因此,有必要对现有的半导体器件结构的制作方法进行改进,以实质性地降低由于紫外线光子进入栅氧化层而对半导体器件产生的影响,从而改善半导体器件的质量。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决紫外光子进入栅氧化层而对半导体器件产生不利影响,本发明提出一种半导体器件结构,所述半导体器件结构包括:
前端器件层结构;
紫外光屏蔽层,所述紫外光屏蔽层形成在所述前端器件层结构的表面;以及
应力层,所述应力层形成在所述紫外光屏蔽层的上方。
进一步地,所述应力层为经过紫外线照射后的应力层。
进一步地,所述应力层用作刻蚀停止层。
进一步地,所述紫外光屏蔽层为氮氧化硅层。
进一步地,所述氮氧化硅层的厚度为100~150埃。
进一步地,所述氮氧化硅层的反射率为1.9~2.1,吸光系数为0.4~0.7。
进一步地,所述应力层至少为2层。
进一步地,所述应力层为氮化硅层。
本发明还提供一种制作如上所述的半导体器件结构的方法,所述方法包括:
a)提供前端器件层结构;
b)在所述前端器件层结构的表面形成紫外光屏蔽层;以及
c)在所述紫外光屏蔽层的上方形成应力层。
进一步地,所述方法还包括:
d)用紫外线照射所述应力层。
进一步地,依次重复执行所述步骤c)和d)至少2次。
进一步地,所述应力层用作刻蚀停止层。
进一步地,所述紫外光屏蔽层为氮氧化硅层。
进一步地,采用等离子体增强化学气相沉积方法形成所述氮氧化硅层。
进一步地,生成所述氮氧化硅层的反应气体包括硅烷和氧化氮。
进一步地,所述硅烷的流速为300~400sccm,所述氧化氮的流速为600~800sccm,射频电源的频率为150~300Hz,温度为400~480℃。
进一步地,所述氮氧化硅层的厚度为100~150埃。
进一步地,所述氮氧化硅层的反射率为1.9~2.1,吸光系数为0.4~0.7。
进一步地,所述应力层为氮化硅层。
进一步地,所述紫外线照射的功率为2000~4000W。
进一步地,所述紫外线照射的温度为350~480℃。
进一步地,所述紫外线照射的时间为2~3min。
综上所述,本发明的半导体器件结构可以避免紫外线照射产生的光子进入栅氧化层,从而避免了栅氧化层中产生电子空穴,从而改善了半导体器件的质量;其次,本发明的制作半导体器件结构的方法简单、易行,能够有效地避免紫外光子对栅氧化层的损害,从而保证了器件的质量。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1所示为现有技术中的半导体器件结构的示意图;
图2所示为根据本发明一个实施例的半导体器件结构的示意图;
图3A至3C所示为根据本发明一个实施方式的半导体器件结构的制作方法流程图;
图4所示为根据本发明一个实施方式的半导体器件结构的制作方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是半导体器件结构及制作该半导体器件结构的方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
需要注意的是,这里所使用的术语仅是为了描述具体实施例,而非意图限制根据本发明的示例性实施例。如在这里所使用的,除非上下文另外明确指出,否则单数形式也意图包括复数形式。此外,还应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
为了便于描述,在这里可以使用空间相对术语,如“在......之下”、“在......之上”、“下面的”、“在......上方”、“上面的”等,用来描述如在图中所示的一个元件或特征与其他元件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描绘的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他元件或特征下方”或“在其他元件或特征之下”的元件之后将被定位为“在其他元件或特征上方”或“在其他元件或特征之上”。因而,示例性术语“在......下方”可以包括“在......上方”和“在......下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述符做出相应解释。
现在,将参照附图更详细地描述根据本发明的示例性实施例。然而,这些示例性实施例可以多种不同的形式来实施,并且不应当被解释为只限于这里所阐述的实施例。应当理解的是,提供这些实施例是为了使得本发明的公开彻底且完整,并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中,为了清楚起见,夸大了层和区域的厚度,并且使用相同的附图标记表示相同的元件,因而将省略对它们的描述。
[第一实施例]
首先,参考图2,示出了根据本发明一个实施例的半导体器件结构的示意图。如图所示,本发明的半导体器件结构包括前端器件层结构210、紫外光屏蔽层220和应力层230。
在通常情况下,前端器件层结构210包括前序工艺中所形成的器件结构层。
作为示例,前端器件层结构210包括衬底201,自下而上依次形成在衬底201表面的栅氧化层202和多晶硅栅极203,以及环绕所述多晶硅栅极203的侧墙结构204,以及掺杂形成在侧墙结构204的外侧的衬底201中的源/漏区205/206。所述源/漏区205/206中可以具有通过离子注入等方式掺杂形成的P型杂质或N型杂质。
进一步地,构成衬底201的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI),还可以包括其他材料,例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。
此外,应当注意,本文所述的前端器件层结构210并非是限制性的,而是还可以具有其他结构。例如,衬底201的表面还可以具有形成有锗硅应力层的凹槽(未示出);源/漏区205/206还可以被形成为具有轻掺杂漏区(LDD)结构;前端器件层结构210的需要外连的区域可能还形成有金属硅化物;等。
作为示例,前端器件层结构210的表面形成有紫外光屏蔽层220。
进一步地,由于氮氧化硅(SiON)比较容易取得,而且其具有较好的对紫外线光子的屏蔽能力(包括吸收和反射),以及对其上应力层的较小的应力降低,所以在优选的条件下,选择氮氧化硅作为紫外光屏蔽层的材料。但是,对于本领域技术人员来讲显而易见的是,还可以选择其他能够屏蔽紫外线光子的材料。
进一步地,为了较好的屏蔽紫外线光子,一般调整SiON层的反射率为1.9~2.1,吸光系数为0.4~0.7。通常情况下,所述反射率和吸光系数是指可见光的反射率和吸光系数。这样,大部分紫外线光子被SiON层吸收,而不能被SiON层吸收的光子可以被反射掉。
进一步地,为了避免SiON层对其上应力层的应力产生较大的降低,需要控制SiON层的厚度。然而,如果SiON层的厚度太大,会严重影响应力层的张应力,而如果SiON层的厚度太小,又会起不到良好的保护作用。因此,设定SiON层的厚度为100~150埃,例如120埃,130埃、140埃等。
应当注意的是,对于本领域技术人员来讲显而易见的是,由于制造半导体器件的生产线有所不同,所需半导体器件的规格和质量等要求也有所不同,因此,可能导致所述紫外光屏蔽层的材料、形成位置、紫外光屏蔽层的厚度和反射率、吸光系数等参数有所差异。本领域技术人员可以根据实际情况,合理确定紫外光屏蔽层的各项参数,以使紫外光子被屏蔽,从而制造得到具有良好性能的半导体器件结构。
作为示例,紫外光屏蔽层220的上方形成有应力层230。
进一步地,选择氮化硅(SiN)作为应力层230的材料。
进一步地,所述应力层230可以是未经处理的普通应力层,也可以是经紫外线照射后具有增强了的应力的应力层230。进一步地,为了增强应力层230的应力,通常在紫外光屏蔽层220的表面形成n层应力层,并对每一层应力层进行紫外线照射。在优选的情况下,n大于等于2。
更进一步地,应力层230可以用作刻蚀停止层或其他层结构。并且,为了增强应力层230的应力,还可以用紫外线照射应力层230。
应当注意的是,根据生产工艺的不同,紫外光屏蔽层220与应力层230之间还可能形成有其他层结构。但在优选的情况下,为了使屏蔽光子的效果达到最优,也为了使对应力层230的应力产生的影响尽可能小,以及尽量避免由于新增紫外光屏蔽层220而对器件的其他结构和性能产生影响,应力层230直接形成在紫外光屏蔽层220的表面。
综上所述,本发明的半导体器件结构可以避免紫外线照射产生的光子进入栅氧化层,从而避免了栅氧化层中产生电子空穴,从而改善了半导体器件的质量。
[第二实施例]
以下参考图3A至3C以及图4详细说明根据本发明一个实施方式的半导体器件结构的制作方法。
首先,如图3A所示,提供前端器件层结构310。
在通常情况下,前端器件层结构310包括前序工艺中所形成的器件结构层。
作为示例,前端器件层结构310包括衬底301,自下而上依次形成在衬底301表面的栅氧化层302和多晶硅栅极303,以及环绕所述多晶硅栅极303的侧墙结构304,以及掺杂形成在侧墙结构304的外侧的衬底301中的源/漏区305/306。所述源/漏区305/306中可以具有通过离子注入等方式掺杂形成的P型杂质或N型杂质。
进一步地,构成衬底301的材料可以是未掺杂的单晶硅、掺杂有杂质的单晶硅或者绝缘体上硅(SOI),还可以包括其他的材料,例如锑化铟、碲化铅、砷化铟、砷化镓或锑化镓等。
此外,应当注意,本文所述的前端器件层结构310并非是限制性的,而是还可以具有其他结构。例如,衬底301的表面还可以具有形成有锗硅应力层的凹槽(未示出);源/漏区305/306还可以被形成为具有轻掺杂漏区(LDD)结构;前端器件层结构310的需要外连的区域可能还会形成有金属硅化物;等。
然后,如图3B所示,在前端器件层结构310的表面形成紫外光屏蔽层320。
进一步地,由于氮氧化硅(SiON)比较容易取得,而且其具有较好的对紫外线光子的屏蔽能力(包括吸收和反射),以及对其上应力层的较小的应力降低,所以在优选的条件下,选择氮氧化硅作为紫外光屏蔽层的材料。但是,对于本领域技术人员来讲显而易见的是,还可以选择其他能够屏蔽紫外线光子的材料。
进一步地,为了较好的屏蔽紫外线光子,一般调整SiON层的反射率为1.9~2.1,吸光系数为0.4~0.7。通常情况下,所述反射率和吸光系数是指可见光的反射率和吸光系数。这样,大部分紫外线光子被SiON层吸收,而不能被SiON层吸收的光子可以被反射掉。
进一步地,为了避免SiON层对其上应力层的应力产生较大的降低,需要控制SiON层的厚度。然而,如果SiON层的厚度太大,会严重影响应力层的张应力,而如果SiON层的厚度太小,又会起不到良好的保护作用。因此,设定SiON层的厚度为100~150埃,例如120埃,130埃、140埃等。
因此,作为示例,可以选择CVD(化学气相沉积)、溅射等方法形成紫外光屏蔽层320,但在优选的情况下,采用等离子体增强化学气相沉积(PECVD)方法在前端器件层结构310的表面形成紫外光屏蔽层320。
进一步地,为了获得具有如上所述的参数的SiON层,选择硅烷和氧化氮作为生成SiON的反应气体,并设定硅烷的流速为300~400sccm,例如,350sccm、380sccm等;氧化氮的流速为600~800sccm,例如,650sccm、700sccm、750sccm等;射频电源的频率范围为150~300Hz,例如,200Hz、260Hz等;温度为400~480摄氏度,例如,420摄氏度,460摄氏度。其中,sccm是标准状态下,也就是1个大气压、25摄氏度下每分钟1立方厘米(1ml/min)的流量。并且,为了降低制造成本,节省制造时间,通常在形成前端器件层结构310的生长腔内生长SiON层。
应当注意的是,对于本领域技术人员来讲显而易见的是,还可以选择其他能够屏蔽紫外线光子的材料。进一步地,对于本领域技术人员来讲显而易见的是,由于制造半导体器件的生产线有所不同,所需半导体器件的规格和质量等要求也有所不同,因此,可能导致所述紫外光屏蔽层的材料、形成位置、紫外光屏蔽层的厚度和反射率、吸光系数等参数有所差异。本领域技术人员可以根据实际情况,合理确定紫外光屏蔽层的各项参数,以使紫外光子被屏蔽,从而制造得到具有良好性能的半导体器件结构。
然后,如图3C所示,在紫外光屏蔽层320的上方形成应力层330,然后,用紫外线照射应力层330。
作为示例,选择氮化硅(SiN)作为应力层的材料。
作为示例,可以选择CVD(化学气相沉积)、溅射等方法形成应力层330。
进一步地,为了增强应力层330的应力,通常采用紫外线照射对应力层330进行处理,一般的照射功率为2000~4000W,温度为350~480℃,持续照射2~3min。
另外,所述应力层330可以是未经处理的普通应力层,也可以是经紫外线照射后具有增强了的应力的应力层330。在优选的情况下,为了保证应力层330具有较好的应力效果,通常在紫外光屏蔽层的表面自下而上依次形成n层应力层,且在形成完每一层应力层后,用紫外线对该每一层应力层进行照射。在优选的情况下,n大于等于2。
进一步地,应力层330可以用作刻蚀停止层或其他层结构。并且,为了增强应力层330的应力,还可以用紫外线照射应力层330。
应当注意的是,根据生产工艺的不同,紫外光屏蔽层320与应力层330之间还可能形成有其他层结构。但在优选的情况下,为了使屏蔽光子的效果达到最优,也为了使对应力层330的应力产生的影响尽可能小,以及尽量避免由于新增紫外光屏蔽层320而对器件的其他结构和性能产生影响,应力层330直接形成在紫外光屏蔽层320的表面。
以下参考图4,对本发明的半导体器件结构的制作方法进行详细描述。
首先,在步骤S401中,提供前端器件层结构,该前端器件层结构包括前序工艺中所形成的器件结构层。
然后,在步骤S402中,在前端器件层结构的表面形成紫外光屏蔽层。
最后,在步骤S403中,在紫外光屏蔽层的上方形成应力层以获得半导体器件结构。
进一步地,还可以有步骤S404,用紫外线照射所述应力层以增强应力层的应力。
在优选的情况下,反复执行步骤S403和S404,以在紫外光屏蔽层的上方自下而上依次形成n层应力层,且在形成完每一层应力层后,用紫外线对该每一层应力层进行照射。在优选情况下,n大于等于2。
综上所述,本发明的制作半导体器件结构的方法简单、易行,能够有效地避免紫外光子对栅氧化层的损害,从而保证了器件的质量。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (22)

1.一种半导体器件结构,其特征在于,所述半导体器件结构包括:
前端器件层结构;
紫外光屏蔽层,所述紫外光屏蔽层形成在所述前端器件层结构的表面;以及
应力层,所述应力层形成在所述紫外光屏蔽层的上方。
2.根据权利要求1所述的半导体器件结构,其特征在于,所述应力层为经过紫外线照射后的应力层。
3.根据权利要求1或2所述的半导体器件结构,其特征在于,所述应力层用作刻蚀停止层。
4.根据权利要求1所述的半导体器件结构,其特征在于,所述紫外光屏蔽层为氮氧化硅层。
5.根据权利要求4所述的半导体器件结构,其特征在于,所述氮氧化硅层的厚度为100~150埃。
6.根据权利要求4所述的半导体器件结构,其特征在于,所述氮氧化硅层的反射率为1.9~2.1,吸光系数为0.4~0.7。
7.根据权利要求1或2所述的半导体器件结构,其特征在于,所述应力层至少为2层。
8.根据权利要求1或2所述的半导体器件结构,其特征在于,所述应力层为氮化硅层。
9.一种制作如权利要求1至8任一项所述的半导体器件结构的方法,其特征在于,所述方法包括:
a)提供前端器件层结构;
b)在所述前端器件层结构的表面形成紫外光屏蔽层;以及
c)在所述紫外光屏蔽层的上方形成应力层。
10.根据权利要求9所述的方法,其特征在于,所述方法还包括:
d)用紫外线照射所述应力层。
11.根据权利要求10所述的方法,其特征在于,依次重复执行所述步骤c)和d)至少2次。
12.根据权利要求9或10所述的方法,其特征在于,所述应力层用作刻蚀停止层。
13.根据权利要求9所述的方法,其特征在于,所述紫外光屏蔽层为氮氧化硅层。
14.根据权利要求13所述的方法,其特征在于,采用等离子体增强化学气相沉积方法形成所述氮氧化硅层。
15.根据权利要求14所述的方法,其特征在于,生成所述氮氧化硅层的反应气体包括硅烷和氧化氮。
16.根据权利要求15所述的方法,其特征在于,所述硅烷的流速为300~400sccm,所述氧化氮的流速为600~800sccm,射频电源的频率为150~300Hz,温度为400~480℃。
17.根据权利要求14所述的方法,其特征在于,所述氮氧化硅层的厚度为100~150埃。
18.根据权利要求14所述的方法,其特征在于,所述氮氧化硅层的反射率为1.9~2.1,吸光系数为0.4~0.7。
19.根据权利要求9或10所述的方法,其特征在于,所述应力层为氮化硅层。
20.根据权利要求10所述的方法,其特征在于,所述紫外线照射的功率为2000~4000W。
21.根据权利要求10所述的方法,其特征在于,所述紫外线照射的温度为350~480℃。
22.根据权利要求10所述的方法,其特征在于,所述紫外线照射的时间为2~3min。
CN2010102632703A 2010-08-19 2010-08-19 半导体器件结构及制作该半导体器件结构的方法 Pending CN102376754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102632703A CN102376754A (zh) 2010-08-19 2010-08-19 半导体器件结构及制作该半导体器件结构的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102632703A CN102376754A (zh) 2010-08-19 2010-08-19 半导体器件结构及制作该半导体器件结构的方法

Publications (1)

Publication Number Publication Date
CN102376754A true CN102376754A (zh) 2012-03-14

Family

ID=45795084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102632703A Pending CN102376754A (zh) 2010-08-19 2010-08-19 半导体器件结构及制作该半导体器件结构的方法

Country Status (1)

Country Link
CN (1) CN102376754A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378004A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种具有应力覆盖层的cmos器件制作方法
CN109841687A (zh) * 2017-11-29 2019-06-04 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
CN111883419A (zh) * 2020-08-18 2020-11-03 华虹半导体(无锡)有限公司 Cmos器件的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001104A1 (en) * 2004-06-30 2006-01-05 Fujitsu Limited Semiconductor device having STI with nitride liner
CN1797747A (zh) * 2004-12-30 2006-07-05 台湾积体电路制造股份有限公司 具有紫外光保护层的半导体元件及其制造方法
US20060244074A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Hybrid-strained sidewall spacer for CMOS process
US20060246672A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Method of forming a locally strained transistor
CN1877834A (zh) * 2005-06-08 2006-12-13 三星电子株式会社 半导体集成电路器件及其制造方法
US20070105292A1 (en) * 2005-11-07 2007-05-10 Neng-Kuo Chen Method for fabricating high tensile stress film and strained-silicon transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060001104A1 (en) * 2004-06-30 2006-01-05 Fujitsu Limited Semiconductor device having STI with nitride liner
CN1797747A (zh) * 2004-12-30 2006-07-05 台湾积体电路制造股份有限公司 具有紫外光保护层的半导体元件及其制造方法
US20060244074A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Hybrid-strained sidewall spacer for CMOS process
US20060246672A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Method of forming a locally strained transistor
CN1877834A (zh) * 2005-06-08 2006-12-13 三星电子株式会社 半导体集成电路器件及其制造方法
US20070105292A1 (en) * 2005-11-07 2007-05-10 Neng-Kuo Chen Method for fabricating high tensile stress film and strained-silicon transistors

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378004A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 一种具有应力覆盖层的cmos器件制作方法
CN103378004B (zh) * 2012-04-23 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种具有应力覆盖层的cmos器件制作方法
CN109841687A (zh) * 2017-11-29 2019-06-04 乐金显示有限公司 薄膜晶体管及其制造方法和包括该薄膜晶体管的显示设备
CN111883419A (zh) * 2020-08-18 2020-11-03 华虹半导体(无锡)有限公司 Cmos器件的制造方法

Similar Documents

Publication Publication Date Title
US10461189B2 (en) Fin field effect transistors having liners between device isolation layers and active areas of the device
US10170622B2 (en) Semiconductor device including MOS transistor having silicided source/drain region and method of fabricating the same
US7655987B2 (en) Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof
US9196496B2 (en) Method of integrating a charge-trapping gate stack into a CMOS flow
US20170103985A1 (en) Integrated circuit device and method of manufacturing the same
US9728463B2 (en) Methods of manufacturing semiconductor devices
US20090155969A1 (en) Protection of sige during etch and clean operations
US7804136B2 (en) Method of forming nitride films with high compressive stress for improved PFET device performance
US9312188B2 (en) Method for fabricating semiconductor device
US7221039B2 (en) Thin film transistor (TFT) device structure employing silicon rich silicon oxide passivation layer
US20160308054A1 (en) Epitaxial source/drain differential spacers
CN102157380B (zh) 制造半导体装置的方法
CN103094089A (zh) 鳍式场效应晶体管栅极氧化物
CN102163619A (zh) 晶体管及其制造方法
US7384833B2 (en) Stress liner for integrated circuits
US7009226B1 (en) In-situ nitride/oxynitride processing with reduced deposition surface pattern sensitivity
CN102376754A (zh) 半导体器件结构及制作该半导体器件结构的方法
Arghavani et al. A reliable and manufacturable method to induce a stress of> 1 GPa on a p-channel MOSFET in high volume manufacturing
CN101226900A (zh) 具有改善的电荷迁移率的电结构的结构及其制造方法
CN103915322A (zh) 半导体器件的制备方法
CN104795362A (zh) 一种制作半导体器件的方法
CN101452959B (zh) 半导体器件及其制造方法
CN103151258B (zh) 一种半导体器件的制造方法
CN107546179B (zh) 一种半导体器件及其制造方法
US20110309452A1 (en) Methods of manufacturing semiconductor devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130121

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130121

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120314