CN103915322A - 半导体器件的制备方法 - Google Patents

半导体器件的制备方法 Download PDF

Info

Publication number
CN103915322A
CN103915322A CN201210594284.2A CN201210594284A CN103915322A CN 103915322 A CN103915322 A CN 103915322A CN 201210594284 A CN201210594284 A CN 201210594284A CN 103915322 A CN103915322 A CN 103915322A
Authority
CN
China
Prior art keywords
layer
core
oxide layer
dummy grid
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210594284.2A
Other languages
English (en)
Other versions
CN103915322B (zh
Inventor
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210594284.2A priority Critical patent/CN103915322B/zh
Priority to US13/954,976 priority patent/US8846475B2/en
Publication of CN103915322A publication Critical patent/CN103915322A/zh
Application granted granted Critical
Publication of CN103915322B publication Critical patent/CN103915322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了一种半导体器件的制备方法。其包括以下步骤：在半导体衬底上形成输入/输出伪栅极和核心伪栅极，输入/输出伪栅极与半导体衬底之间形成输入/输出氧化层及输入/输出掩膜层，核心伪栅极与半导体衬底之间形成核心氧化层；在每个伪栅极的侧表面上形成刻蚀阻挡层和介质层；去除输入/输出伪栅极和核心伪栅极，去除核心氧化层；去除输入/输出掩膜层；在半导体衬底上形成核心栅介质层；形成金属栅极。该制备方法通过在输入/输出伪栅极与输入/输出氧化层之间形成输入/输出掩膜层，使得在同时去除输入/输出伪栅极和核心伪栅极后，在去除核心氧化层时，避免了刻蚀液对输入/输出氧化层的损伤。

Description

半导体器件的制备方法
技术领域
本发明属于半导体领域，尤其涉及一种半导体器件的制备方法。
背景技术
在32nm及以下技术节点的COMS工艺的栅制作过程中，为了优化所制备的半导体材料的性能通常采用结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法。这种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法能够降低氧化层厚度（EOT/Tinv），进而提高材料的技术延展性。同时，该结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，还能够提高所制备的半导体材料对轻掺杂漏区及源区的热处理制程的承受能力。
如图1a至图1e所示，其示出了一种结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法，其包括以下步骤：
如图1a所示，在设置有浅沟槽隔离区STI 11’（S TI：Shallow Trench Isolation）的半导体衬底1上浅沟槽隔离区11’以外的表面上沉积氧化层材料，形成氧化层。在氧化层上沉积伪栅材料，形成伪栅材料层。在伪栅材料层中欲形成伪栅极的上表面上形成第一过渡光阻层。刻蚀去除未形成第一过渡光阻层的伪栅材料层形成伪栅极。该伪栅极包括输入/输出伪栅极31’和核心伪栅极33’。并进一步刻蚀位于伪栅材料层之下的氧化层2’，形成位于输入/输出伪栅极31’与半导体衬底1’之间的输入/输出氧化层21’，和位于核心伪栅极33’与半导体衬底1’之间的核心氧化层23’。
分别在输入/输出伪栅极31’和核心伪栅极33’的两侧衬底上进行LDD注入，并分别在输入/输出伪栅极31’和核心伪栅极33’的侧表面上形成侧壁层，分别在输入/输出伪栅极31’和核心伪栅极33’侧壁层的两侧的衬底上进行离子注入，形成分别与输入/输出伪栅极31’和核心伪栅极33’相应的源极（SD）和漏极（LDD）。
在半导体衬底表面上未形成输入/输出伪栅极31’、核心伪栅极33’和浅沟槽隔离区11’的表面上沉积NiSi层4。沿围绕在输入/输出伪栅极31’和核心伪栅极33’侧壁层的侧表面上形成刻蚀阻挡层5’，该刻蚀阻挡层5’沿输入/输出伪栅极31’和核心伪栅极33’的侧壁延伸，向上延伸至与伪栅极的上表面齐平，向下连续延伸，并覆盖在NiSi层4和浅沟槽隔离区11之上。
如图1b所示，在输入/输出伪栅极31’的上表面以及其四周刻蚀阻挡层5’和介质层6’的上表面上形成第二过渡光阻层71’。刻蚀去除核心伪栅极33’和核心氧化层23’，在相应于核心伪栅极33’的位置形成核心栅极槽37’。去除位于输入/输出伪栅极31’的上表面及其四周的第二过渡光阻层71’。
如图1c所示，在核心栅极槽37’中半导体衬底1’上沉积形成核心栅介质层（IL）8’。
如图1d所示，采用光阻材料在形成了核心栅介质层8’的核心栅极槽37’以及核心栅极槽37’四周的刻蚀阻挡层5’和介质层6’的上表面上形成第三过渡光阻层73’，刻蚀去除输入/输出伪栅极31’，在相应于输入/输出伪栅极31’的位置形成输入/输出栅极槽35’。去除位于核心栅极槽37’内部及其四周的第三过渡光阻层73’。
如图1e所示，在输入/输出栅极槽35’和核心栅极槽37’中形成高介电常数材料层及位于高介电常数材料层上的金属栅极9’。
在上述结合后栅处理工艺与高介电率栅极绝缘介质（核心栅介质）形成工艺的半导体器件制备方法中，为了避免刻蚀核心氧化层23’时对输入/输出氧化层21’造成影响，必须先遮挡输入/输出伪栅极31’。然后去除核心伪栅极33’，刻蚀去除核心氧化层23’，形成核心栅极槽37’，在核心栅极槽37’中半导体衬底1上形成核心栅介质层8’。完成核心栅介质层8’的沉积后，再通过遮挡核心栅极槽37’，去除输入/输出伪栅极31’形成保留有输入/输出氧化层的输入/输出栅极槽。
现有的这种制备方法虽然能够避免刻蚀核心氧化层时对输入/输出氧化层造成影响，但是其工艺步骤困难且复杂、成本也较高，并不利于大规模的生产制备。
发明内容
为了解决现有技术中的不足，本发明提供了一种半导体器件的制备方法，以简化半导体器件的后栅处理方法的工艺步骤，减低生产成本。
为此，在本申请中提供了一种半导体器件的制备方法，包括以下步骤：在形成有STI的半导体衬底上形成输入/输出伪栅极和核心伪栅极，输入/输出伪栅极与半导体衬底之间形成有输入/输出氧化层和位于输入/输出氧化层上的输入/输出掩膜层，核心伪栅极与半导体衬底之间形成核心氧化层；在输入/输出伪栅极和核心伪栅极的两侧衬底上形成LDD和SD，以及NiSi层；在输入/输出伪栅极、核心伪栅极、浅沟槽隔离区STI以及NiSi层上沉积刻蚀阻挡层和介质层，进行平坦化处理，裸露出输入/输出伪栅极和核心伪栅极的上表面；去除输入/输出伪栅极和核心伪栅极，从而形成输入/输出栅极槽和核心栅极槽；去除位于核心栅极槽中的核心氧化层；去除位于输入/输出栅极槽中的输入/输出掩膜层；在核心栅极槽中的半导体衬底上形成核心栅介质层；在输入/输出栅极槽以及核心栅极槽中形成高介电常数材料层及位于高介电常数材料层上的金属栅极。
进一步地，上述制备方法中在半导体衬底上形成伪栅极的步骤包括：在形成有STI的半导体衬底上形成氧化层；在氧化层上形成掩膜层；在掩膜层的部分表面上形成掩膜光阻层；刻蚀去除掩膜层中未被掩膜光阻层覆盖的部分，露出氧化层；刻蚀去除掩膜光阻层；在剩余的掩膜层上形成输入/输出伪栅极；在露出的氧化层上形成核心伪栅极；刻蚀去除掩膜层中位于输入/输出伪栅极底部外侧的部分，形成输入/输出掩膜层；刻蚀去除氧化层中位于输入/输出伪栅极底部和位于核心伪栅极底部外侧的部分，形成输入/输出氧化层和核心氧化层。
进一步地，上述制备方法中在半导体衬底上形成氧化层的步骤包括：在形成有STI的半导体衬底上形成第一氧化层；在第一氧化层上欲形成输入/输出伪栅极的部分上形成第一氧化层光阻层；刻蚀去除第一氧化层中未被第一氧化层光阻层覆盖的部分，露出半导体衬底；刻蚀去除第一氧化层光阻层，在半导体衬底未被第一氧化层的覆盖部分上形成厚度小于第一氧化层的第二氧化层。
进一步地，上述第一氧化层的厚度为第二氧化层的厚度为掩膜层的厚度为
进一步地，上述核心氧化层为氧化物或氮氧化物；输入/输出掩膜层为氮化钛材料。
进一步地，上述核心氧化层为热氧化材料层，输入/输出掩膜层为TiN材料层。
进一步地，上述刻蚀去除位于核心栅极槽中的核心氧化层的步骤中采用刻蚀液为稀释氢氟酸。
进一步地，上述刻蚀去除位于输入/输出栅极槽中的输入/输出掩膜层的过程中所采用的刻蚀液为NH4OH、H2O2及H2O的混合液体。
进一步地，上述刻蚀阻挡层的材料选自SiN、SiCN、SiC和SiON中的任意一种或者几种；介质层的材料为氧化物或低介电常数绝缘材料。
本申请半导体器件的制备方法，通过在输入/输出伪栅极与输入/输出氧化层之间形成输入/输出掩膜层，使得在同时去除输入/输出伪栅极和核心伪栅极后，刻蚀去除核心氧化层的过程中因为输入/输出掩膜层的存在，避免了刻蚀液对输入/输出氧化层的损伤。在完成刻蚀去除核心氧化层的步骤后去除输入/输出掩膜层就可以进行形成金属栅极的步骤。该半导体器件的后栅处理方法无需分先后输入/输出伪栅极和核心伪栅极的步骤，大幅度地简化了工艺步骤，节省了生产成本，有利于大规模的生产制备。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
附图构成本说明书的一部分、用于进一步理解本发明，附图示出了本发明的优选实施例，并与说明书一起用来说明本发明的原理。图中：
图1a至图1e示出了根据一种现有半导体器件的制备方法各步骤中半导体器件的过渡结构的剖面结构示意图；
图2示出了根据本申请半导体器件的制备方法的工艺流程图；以及
图3a至图3h示出了根据本申请半导体器件的制备方法的各步骤中半导体器件的过渡结构的剖面结构示意图。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本发明提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本发明所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用属于“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位（旋转90度或处于其他方位），并且对这里所使用的空间相对描述符作出相应解释。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以由多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员，在附图中，为了清楚起见，扩大了层和区域的厚度，并且使用相同的附图标记表示相同的器件，因而将省略对它们的描述。
在本申请的一种实施方式中，提供了一种半导体器件的后栅处理方法，如图2所示，该方法包括以下步骤：在形成有STI（浅沟槽隔离区）的半导体衬底1上形成伪栅极，伪栅极包括输入/输出伪栅极31和核心伪栅极33，输入/输出伪栅极31与半导体衬底1之间形成输入/输出氧化层21和位于输入/输出氧化层21上的输入/输出掩膜层71，核心伪栅极33与半导体衬底1之间形成核心氧化层23；在输入/输出伪栅极31和核心伪栅极33的两侧衬底上形成LDD和SD，以及NiSi层4。在输入/输出伪栅极31、核心伪栅极33、STI（浅沟槽隔离区）11以及NiSi层4上沉积形成刻蚀阻挡层5，在刻蚀阻挡层5的表面上沉积形成介质层6，对刻蚀阻挡层5和介质层6进行平坦化处理，裸露出输入/输出伪栅极31和核心伪栅极33的上表面。优选地，平坦化处理为CMP平坦化处理，处理后的的刻蚀阻挡层5和介质层6的上表面与输入/输出伪栅极31和核心伪栅极33的上表面齐平。进一步去除输入/输出伪栅极31和核心伪栅极33，从而形成输入/输出栅极槽35和核心栅极槽37；去除位于核心栅极槽37中的核心氧化层23；去除位于输入/输出栅极槽35中的输入/输出掩膜层71；在核心栅极槽中的半导体衬底1上形成核心栅介质层8；在输入/输出栅极槽35中的输入/输出氧化层21上以及核心栅极槽35中的核心栅介质层8上形成高介电常数材料层及位于高介电常数材料层上的金属栅极9。
在本申请中，可以使用的刻蚀阻挡层5包括但不限于SiN、SiCN、SiC和SiON中的任意一种或者几种。介质层6包括但不限于氧化物或低介电常数绝缘材料。
本申请半导体器件的后栅处理方法，通过在输入/输出伪栅极31与输入/输出氧化层21之间形成输入/输出掩膜层71，使得在同时去除输入/输出伪栅极31和核心伪栅极33后，刻蚀去除核心氧化层23的过程中因为输入/输出掩膜层71的存在，避免了刻蚀液对输入/输出氧化层21的损伤。在完成刻蚀去除核心氧化层23的步骤后去除输入/输出掩膜层71就可以进行形成金属栅极9的步骤。该半导体器件的后栅处理方法中形成核心栅介质层8的过程中无需分先后去除输入/输出伪栅极31和核心伪栅极33的步骤，可大幅度地简化了工艺步骤，节省了生产成本，有利于半导体器件的大规模的生产制备。
优选地，在上述半导体器件的后栅处理方法中，在半导体衬底1上形成第一伪栅极和第二伪栅极的步骤包括：在半导体衬底1上形成氧化层2；在氧化层上形成掩膜层7；在掩膜层7上欲形成输入/输出伪栅极31的部分上形成掩膜光阻层73；刻蚀去除掩膜层7中未被掩膜光阻层73覆盖的部分，露出部分氧化层2；刻蚀去除掩膜光阻层73；在剩余的掩膜层7上形成输入/输出伪栅极31；在露出的氧化层2上形成核心伪栅极33；刻蚀去除掩膜层7中位于输入/输出伪栅极31底部外侧的部分，形成输入/输出掩膜层71；刻蚀去除氧化层2中位于输入/输出伪栅极31底部和位于核心伪栅极33底部外侧的部分，形成输入/输出氧化层21和核心氧化层23。
在本申请中，可以使用的氧化层包括但不限于氧化层、氮氧化层。掩膜层包括但不限于氮化钛材料。栅介质层为高介电常数材料层。
在这种实施方式中。形成伪栅极之前先在氧化层2上欲形成输入/输出伪栅极31的部分形成掩膜层7。在制备伪栅极的同时，形成设置在输入/输出伪栅极31与输入/输出氧化层21之间的输入/输出掩膜层71。该过程简单易行，容易实现，且所形成的输入/输出掩膜层71与输入/输出伪栅极31结构匹配。在去除输入/输出伪栅极之后，该输入输出掩膜层71能够对输入/输出氧化层21进行保护，有利于简化半导体栅极后栅处理工艺中的核心栅介质层的形成，简化制备流程，有利于半导体器件的大规模生产制备。
优选地，在上述半导体器件的后栅处理方法中，半导体衬底1上形成氧化层2的步骤包括：在半导体衬底1上形成第一氧化层。在第一氧化层上欲形成输入/输出伪栅极31的部分上形成第一氧化层光阻层。刻蚀去除第一氧化层中未被第一氧化层光阻层覆盖的部分，露出部分半导体衬底1。刻蚀去除第一氧化层光阻层，在半导体衬底1未被形成第一氧化层的覆盖的部分上形成厚度小于第一氧化层的第二氧化层。
在这种实施方式中，将氧化层2的步骤分成两部分，以实现所形成的第一氧化层的厚度与第二氧化层的厚度的差别化，进而实现核心氧化层23的厚度小于输入/.输出氧化层21的厚度的目的。在实际操作中将核心氧化层23的厚度小于输入/.输出氧化层21的厚度，有利于在保证输入/.输出氧化层21对厚度的要求的同时，减少刻蚀核心氧化层23的过程中刻蚀液体对刻蚀阻挡层5以及介质层6的损害，以提高所制备半导体器件的质量。
优选地，在上述半导体器件的后栅处理方法中，第一氧化层21的材料与第二氧化层23的材料相同或不同。第一氧化层21的厚度为第二氧化层23的厚度为在实际操作中可以根据第二氧化层23的厚度（即核心氧化层的厚度）设置掩膜层的厚度，以提高对输入/输出掩膜层71对输入/输出氧化层21的保护力度。当第二氧化层的厚度为时，优选将掩膜层7的厚度设置为
优选地，在一种相对具体的实施方式中，本申请上述半导体器件的后栅处理方法中核心氧化层23为热氧化材料层，输入/输出掩膜层71为TiN材料层。热氧化材料层和TiN材料之间具有较好的刻蚀选择比，在刻蚀去除核心氧化层23的过程中，刻蚀液对输入/输出掩膜层71的影响小，输入/输出掩膜层71受损程度小，进而起到对输入/输出氧化层21的保护作用。
本申请上述半导体器件的后栅处理方法中，刻蚀去除位于核心栅极槽37中的核心氧化层23的步骤中可以采用任意对刻蚀液，只要能够保证刻蚀核心氧化层23的过程中，刻蚀液对输入/输出掩膜层71的刻蚀程度较轻，不会破坏位于输入/输出掩膜层71之下的输入/输出氧化层21即可。其中，优选采用的刻蚀液为稀释氢氟酸（DHF），优选稀释氢氟酸中HF（H2O2）：H2O=1：10～1:2000。这种稀释氢氟酸可以自行配置，也可以直接采用市售产品。这种稀释氢氟酸的使用能够将核心氧化层23，尤其是由热氧化材料形成的核心氧化层23具有较好的刻蚀作用，且对掩膜层材料，特别是由TiN形成的掩膜层刻蚀损伤小。于此同时，这种稀释氢氟酸的使用在刻蚀核心氧化层23的过程中对刻蚀阻挡层以及介质层的损伤程度较小，有利于保障所制备的半导体器件的质量。
本申请上述半导体器件的后栅处理方法中，刻蚀去除位于输入/输出栅极槽35中的输入/输出掩膜层71的步骤中可以采用任意对刻蚀液，只要能够保证在刻蚀输入/输出掩膜层71的过程中，刻蚀液对输入/输出氧化层21影响较小即可。其中，优选采用的刻蚀液为NH4OH、H2O2及H2O的混合液体（SC1），其中混合液体中NH4OH、H2O2及H2O的摩尔比为1：（2～5）：（30～200），温度为25～60C。优选的混合液体中NH4OH、H2O2及H2O的摩尔比为1：2：50。这种SC1混合液对TiN材料具有较好的刻蚀作用，且在刻蚀TiN材料的过程中对输入/输出氧化层、刻蚀阻挡层以及介质层的腐蚀作用都较轻，有利于保障所制备半导体器件的质量性能。
实施例1
以下将结合图3a至图3h详细说明根据本申请半导体器件后栅处理方法的一种实施方式的具体操作步骤。图3a至图3h分别示出了根据本申请半导体器件制备方法中各步骤中半导体器件的过渡结构剖面示意图。如图3a所示，在半导体衬底1中形成多个用于隔离有源区的浅沟槽隔离区STI11，在任意相邻的两个浅沟槽隔离区11之间的半导体衬底1的表面上沉积形成氧化层2。完成氧化层2的沉积步骤后，在氧化层2以及浅沟槽隔离区11之上沉积掩膜层7，形成如图3a中所示的半导体器件的过渡结构。其中，衬底1可以为单晶硅或多晶硅衬底，还可以为绝缘体上硅。所形成的氧化层2为厚度为热氧化材料层，所形成掩膜层7为厚度为的TiN材料层。
如图3b所示，在所形成的掩膜层7上欲形成输入/输出伪栅极31的部分上沉积形成掩膜光阻层73。刻蚀掩膜层7中未被掩膜光阻层73覆盖的部分，露出部分氧化层2，形成如图2b中所示的半导体器件过渡结构。
如图3c所示，去除位于掩膜层7上的掩膜光阻层73，在剩余的掩膜层7和露出的氧化层2的表面上沉积伪栅材料，形成伪栅材料层。在伪栅材料层中欲形成输入/输出伪栅极31和核心伪栅极33的表面上沉积第一过渡光阻层，刻蚀伪栅材料层，形成包括输入/输出伪栅极31和核心伪栅极33的伪栅极。沿输入/输出伪栅极31的侧壁向下进一步刻蚀掩膜层7，形成输入/输出掩膜层71。沿输入/输出伪栅极31的侧壁和核心伪栅极33的侧壁向下进一步刻蚀氧化层2，形成输入/输出氧化层21和核心氧化层23，形成如图2c中所示的半导体基体过渡结构。
分别在输入/输出伪栅极31和核心伪栅极33的两侧衬底上进行LDD注入，并分别在输入/输出伪栅极31和核心伪栅极33的侧表面上形成侧壁层，分别在输入/输出伪栅极31和核心伪栅极33侧壁层的两侧的衬底上进行离子注入，形成分别与输入/输出伪栅极31和核心伪栅极33相应的源极和漏极。
在半导体衬底表面上未形成输入/输出伪栅极31、核心伪栅极33和浅沟槽隔离区11的表面上沉积NiSi层4。在输入/输出伪栅极31、核心伪栅极33、浅沟槽隔离区STI11以及NiSi层4上沉积形成刻蚀阻挡层5。该刻蚀阻挡层的厚度为50至该刻蚀阻挡层51的材料包括但不限于SiN、SiCN、SiC或SiON。该刻蚀阻挡层5的形成方式可以为化学气相沉积或原子层沉积法。
在刻蚀阻挡层5上沉积介质层6。该介质层6的材料包括但不限于氧化物或低介电常数绝缘材料。例如：聚氧乙烯（PEOX）,或等离子体增强正硅酸乙酯（PE–TEOS）或正硅酸乙酯（SATEOS）中的一种或其组合，对刻蚀阻挡层5和介质层6经化学机械研磨（CMP）进行平坦化处理，裸露出输入/输出伪栅极31和核心伪栅极33的上表面，并使得刻蚀阻挡层5和介质层6与输入/输出伪栅极31和核心伪栅极33的上表面齐平，形成图3d中所示的半导体过渡结构。形成介质层6的方法可以是化学气相沉积、原子层沉积或旋涂法。
去除输入/输出伪栅极31和核心伪栅极33，从而形成输入/输出栅极槽35和核心栅极槽37，即形成如图3e中所示的半导体器件过渡结构。
采用稀释氢氟酸DHF（100:1）作为刻蚀液刻蚀去除核心栅极槽37中的核心氧化层23，采用SC1（1：2：50）作为刻蚀液刻蚀去除输入/输出掩膜层71，形成如图3f中所示的半导体过渡结构。
在去除了核心氧化层23的核心栅极槽37中沉积形成栅介质层8，形成图3g中所示的半导体过渡结构。该核心栅介质层8的可选材料为高介电常数材料层。沉积方法为原子层沉积。
在具有输入/输出氧化层21的输入/输出栅极槽35和具有核心栅介质层8的核心栅极槽37中沉积形成高介电常数材料层及位于高介电常数材料层上的金属栅极9，形成如图3h所示的半导体过渡结构。该半导体的后续制备过程采用已知工序即可。
在上述实施例1中，采用稀释氢氟酸DHF（100:1）刻蚀去除核心氧化层23，采用SC1（1：2：50）作为刻蚀液刻蚀去除输入/输出掩膜层71的过程中，刻蚀液对各种材料的影响如表1所示。
表1
由表1中数据可知，在本申请中材料热氧化材料形成核心氧化层，采用TiN形成输入/输出掩膜层时，采用稀释氢氟酸DHF作为刻蚀液对核心氧化层刻蚀，刻蚀速度较快，且对输入/输出掩膜层刻蚀损伤较小，有效地保障了输入/输出掩膜层对输入输出氧化层的保护作用。同时，采用SC1作为刻蚀液对输入/输出掩膜层刻蚀，刻蚀速度较快，且对输入/输出氧化层基本无伤害，保障了所制备的半导体器件的性能。
由上述实施例1可以看出，本申请半导体器件的后栅处理方法通过在输入/输出伪栅极31与输入/输出氧化层21之间形成输入/输出掩膜层71，使得在同时去除输入/输出伪栅极31和核心伪栅极33后，刻蚀去除核心氧化层23的过程中因为输入/输出掩膜层71的存在，避免了刻蚀液对输入/输出氧化层21的损伤。在完成刻蚀去除核心氧化层23的步骤后去除输入/输出掩膜层71就可以进行形成金属栅极9的步骤。该半导体器件的后栅处理方法中形成栅介质层8的过程中无需分先后去除输入/输出伪栅极31和核心伪栅极33的步骤，可大幅度地简化了工艺步骤，节省了生产成本，有利于半导体器件的大规模的生产制备。
以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
在形成有STI的半导体衬底（1）上形成输入/输出伪栅极（31）和核心伪栅极（33），所述输入/输出伪栅极（31）与所述半导体衬底（1）之间形成有输入/输出氧化层（21）和位于所述输入/输出氧化层（21）上的输入/输出掩膜层（71），所述核心伪栅极（33）与所述半导体衬底（1）之间形成核心氧化层（23）；
在所述输入/输出伪栅极（31）和所述核心伪栅极（33）的两侧所述半导体衬底上形成LDD和SD，以及NiSi层（4）；
在所述输入/输出伪栅极（31）、所述核心伪栅极（33）、所述STI（11）以及所述NiSi层（4）上沉积形成刻蚀阻挡层（5），在刻蚀阻挡层（5）的表面上沉积形成介质层（6），对所述刻蚀阻挡层（5）和所述介质层（6）进行平坦化处理，裸露出输入/输出伪栅极（31）和核心伪栅极（33）的上表面；
去除所述输入/输出伪栅极（31）和核心伪栅极（33），形成输入/输出栅极槽（35）和核心栅极槽（37）；
去除位于所述核心栅极槽（37）中的所述核心氧化层（23）；
去除位于所述输入/输出栅极槽（35）中的所述输入/输出掩膜层（71）；
在所述核心栅极槽（37）中的所述半导体衬底（1）上形成核心栅介质层（8）；
在所述输入/输出栅极槽（35）和所述核心栅极槽（37）中形成高介电常数材料层及位于高介电常数材料层上的金属栅极（9）。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述半导体衬底（1）上形成第一伪栅极和第二伪栅极的步骤包括：
在形成有STI的所述半导体衬底（1）上形成氧化层（2）；
在所述氧化层（2）上形成掩膜层（7）；
在所述掩膜层（7）的部分表面上形成掩膜光阻层（73）；
刻蚀去除所述掩膜层（7）中未被所述掩膜光阻层（73）覆盖的部分，露出部分所述氧化层（2）；
刻蚀去除所述掩膜光阻层（73）；
在剩余的所述掩膜层（7）上形成输入/输出伪栅极（31）；在露出的所述氧化层（2）上形成核心伪栅极（33）；
刻蚀去除所述掩膜层（7）中位于所述输入/输出伪栅极（31）底部外侧的部分，形成所述输入/输出掩膜层（71）；
刻蚀去除所述氧化层（2）中位于所述输入/输出伪栅极（31）底部和位于所述核心伪栅极（33）底部外侧的部分，形成所述输入/输出氧化层（21）和所述核心氧化层（23）。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，在所述半导体衬底（1）上形成氧化层（2）的步骤包括：
在形成有STI的所述半导体衬底（1）上形成第一氧化层；
在所述第一氧化层上欲形成输入/输出伪栅极（31）的部分上形成第一氧化层光阻层；
刻蚀去除所述第一氧化层中未被所述第一氧化层光阻层覆盖的部分，露出所述半导体衬底（1）；
刻蚀去除第一氧化层光阻层，在所述半导体衬底（1）未被所述第一氧化层覆盖的部分上形成厚度小于第一氧化层的第二氧化层。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述第一氧化层的厚度为所述第二氧化层的厚度为所述掩膜层的厚度为
5.根据权利要求1至4中任一项所述的半导体器件的制备方法，其特征在于，所述核心氧化层（23）为氧化物或氮氧化物；所述输入/输出掩膜层（71）为氮化钛材料。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，所述核心氧化层（23）为热氧化材料层，所述输入/输出掩膜层（71）为TiN材料层。
7.根据权利要求6所述的半导体器件的制备方法，其特征在于，刻蚀去除位于所述核心栅极槽中的核心氧化层（23）的步骤中采用刻蚀液为稀释氢氟酸。
8.根据权利要求6所述的半导体器件的制备方法，其特征在于，刻蚀去除位于所述输入/输出栅极槽中的输入/输出掩膜层（71）的过程中所采用的刻蚀液为NH4OH、H2O2及H2O的混合液体。
9.根据权利要求1至4中任一项所述的半导体器件的制备方法，其特征在于，所述刻蚀阻挡层（5）的材料选自SiN、SiCN、SiC和SiON中的任意一种或者几种；所述介质层（6）的材料为氧化物或低介电常数绝缘材料。
CN201210594284.2A 2012-12-31 2012-12-31 半导体器件的制备方法 Active CN103915322B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210594284.2A CN103915322B (zh) 2012-12-31 2012-12-31 半导体器件的制备方法
US13/954,976 US8846475B2 (en) 2012-12-31 2013-07-31 Method for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210594284.2A CN103915322B (zh) 2012-12-31 2012-12-31 半导体器件的制备方法

Publications (2)

Publication Number Publication Date
CN103915322A true CN103915322A (zh) 2014-07-09
CN103915322B CN103915322B (zh) 2016-12-28

Family

ID=51017635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210594284.2A Active CN103915322B (zh) 2012-12-31 2012-12-31 半导体器件的制备方法

Country Status (2)

Country Link
US (1) US8846475B2 (zh)
CN (1) CN103915322B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826264A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113540252A (zh) * 2021-09-16 2021-10-22 晶芯成(北京)科技有限公司 半导体器件及制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616979B (zh) * 2013-11-05 2018-03-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9589846B1 (en) 2016-01-25 2017-03-07 United Microelectronics Corp. Method of forming semiconductor device
US9741572B1 (en) * 2016-02-22 2017-08-22 United Microelectronics Corp. Method of forming oxide layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368923B1 (en) * 2000-04-20 2002-04-09 United Microelectronics Corp. Method of fabricating a dual metal gate having two different gate dielectric layers
US20020058374A1 (en) * 2000-11-16 2002-05-16 Tae-Kyun Kim Method of forming dual-metal gates in semiconductor device
US20080105910A1 (en) * 2006-11-06 2008-05-08 Nec Electronics Corporation Field effect transistor and semiconductor device, and method for manufacturing same
CN101803005A (zh) * 2007-08-31 2010-08-11 格罗方德半导体公司 具不同型式与厚度的栅极绝缘层的cmos器件及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6368923B1 (en) * 2000-04-20 2002-04-09 United Microelectronics Corp. Method of fabricating a dual metal gate having two different gate dielectric layers
US20020058374A1 (en) * 2000-11-16 2002-05-16 Tae-Kyun Kim Method of forming dual-metal gates in semiconductor device
US20080105910A1 (en) * 2006-11-06 2008-05-08 Nec Electronics Corporation Field effect transistor and semiconductor device, and method for manufacturing same
CN101803005A (zh) * 2007-08-31 2010-08-11 格罗方德半导体公司 具不同型式与厚度的栅极绝缘层的cmos器件及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826264A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113540252A (zh) * 2021-09-16 2021-10-22 晶芯成(北京)科技有限公司 半导体器件及制造方法

Also Published As

Publication number Publication date
US20140187006A1 (en) 2014-07-03
CN103915322B (zh) 2016-12-28
US8846475B2 (en) 2014-09-30

Similar Documents

Publication Publication Date Title
US9190313B2 (en) Shallow trench isolation structures
CN108231670B (zh) 半导体元件及其制作方法
CN105321883B (zh) 制造半导体器件的方法
CN103137624A (zh) 高栅极密度器件和方法
JP2002141420A (ja) 半導体装置及びその製造方法
CN105529357A (zh) 用于FinFET的方法和结构
CN105428238A (zh) 一种FinFET器件及其制作方法和电子装置
CN102194754A (zh) 半导体装置及其制造方法
CN105336609A (zh) 一种FinFET器件及其制造方法、电子装置
CN102931203A (zh) 多栅极介电结构及其形成方法
CN103915322A (zh) 半导体器件的制备方法
KR20170001274A (ko) 반도체 장치의 제조 방법
US11437272B2 (en) Semiconductor device and method for fabricating the same
TW202013598A (zh) 絕緣體上半導體基底、其形成方法以及積體電路
CN103165428B (zh) 制作半导体器件的方法
CN105336703B (zh) 一种半导体器件的制作方法
CN104779284A (zh) 一种FinFET器件及其制造方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
US9337259B2 (en) Structure and method to improve ETSOI MOSFETS with back gate
CN103633026A (zh) 一种半导体器件结构及其制作方法
CN105789203A (zh) 一种半导体器件及其制备方法、电子装置
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
CN105097517A (zh) 一种FinFET器件及其制造方法、电子装置
CN106558610B (zh) 一种半导体器件及其制备方法、电子装置
CN103489778B (zh) 一种半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant