CN104779284A - 一种FinFET器件及其制造方法 - Google Patents
一种FinFET器件及其制造方法 Download PDFInfo
- Publication number
- CN104779284A CN104779284A CN201410010682.4A CN201410010682A CN104779284A CN 104779284 A CN104779284 A CN 104779284A CN 201410010682 A CN201410010682 A CN 201410010682A CN 104779284 A CN104779284 A CN 104779284A
- Authority
- CN
- China
- Prior art keywords
- fin
- hard mask
- mask layer
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 238000000137 annealing Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 24
- 239000000470 constituent Substances 0.000 claims description 17
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000010790 dilution Methods 0.000 claims description 3
- 239000012895 dilution Substances 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims description 2
- 230000010485 coping Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 60
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
Abstract
本发明提供一种FinFET器件及其制造方法，所述制造方法包括：a)提供半导体衬底，在半导体衬底上形成鳍片，且鳍片的顶部形成有硬掩膜层；b)在鳍片两侧的半导体衬底上形成绝缘隔离层，露出硬掩膜层和鳍片的大部分；c)在露出的鳍片的两侧形成紧靠鳍片的侧墙；d)去除硬掩膜层；e)对鳍片实施退火，使鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除侧墙。根据本发明，形成的鳍片的顶部与侧壁之间的夹角呈拐角圆化，即鳍片的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍片（Fin）的方法及具有所述鳍片的FinFET器件。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管（FinFET）的发展。相对于现有的平面晶体管，FinFET是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
现有技术通常采用以下工艺步骤形成FinFET器件的鳍片：首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍片。接下来，可以在鳍片的两侧及顶部形成栅极结构，并在鳍片的两端形成锗硅应力层。
采用上述工艺过程制作的鳍片的顶部和侧壁之间的夹角基本上呈90度，有研究表明，如果鳍片的顶部和侧壁之间的夹角能够呈拐角圆化状，则可以进一步降低FinFET器件的关态电流，提升器件的性能。
因此，需要提出一种方法，以能够精确控制形成的鳍片的顶部和侧壁之间的夹角的圆化程度，进一步提升FinFET器件的性能。
发明内容
针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片的顶部形成有硬掩膜层；b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬掩膜层和所述鳍片的大部分；c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；d)去除所述硬掩膜层；e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈拐角圆化；f)去除所述侧墙。
进一步，实施步骤a)包括：在所述半导体衬底上沉积形成所述硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述鳍片的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述鳍片的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述鳍片的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述鳍片。
进一步，所述硬掩膜层的厚度为2-20nm，所述硬掩膜层的构成材料为氮化硅，所述绝缘隔离层的构成材料是作为浅沟槽隔离结构的材料的氧化物，所述侧墙的构成材料为二氧化硅。
进一步，实施步骤b)包括：在所述半导体衬底上沉积所述绝缘隔离层，以完全覆盖所述鳍片；执行化学机械研磨直至露出位于所述鳍片顶部的硬掩膜层；实施回蚀刻，以露出所述硬掩膜层和所述鳍片的大部分。
进一步，采用选择性外延生长工艺实施步骤c)，所述侧墙的宽度为2-10nm，所述侧墙的顶部与所述鳍片的顶部之间的高度差为0-10nm。
进一步，采用湿法蚀刻实施步骤d)，所述湿法蚀刻的腐蚀液为磷酸。
进一步，所述退火的工艺参数为：在氢气的氛围下实施所述退火，持续时间1-10min，温度不低于1000℃。
进一步，所述温度为1000-1300℃。
进一步，采用湿法蚀刻或者干法蚀刻实施步骤f)，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述干法蚀刻为以NH3和NF3为基础蚀刻气体的Siconi蚀刻。
本发明还提供一种如上述方法制造的FinFET器件，所述FinFET器件的鳍片的顶部与侧壁之间的夹角呈拐角圆化。
根据本发明，形成的鳍片的顶部与侧壁之间的夹角呈拐角圆化，即所述鳍片的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1F为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成FinFET器件的鳍片的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图1A-图1F和图2来描述根据本发明示例性实施例的方法形成FinFET器件的鳍片的详细步骤。
参照图1A-图1F，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，所述半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
接下来，在半导体衬底100上形成鳍片101，且鳍片101的顶部形成有硬掩膜层102。在本实施例中，形成顶部具有硬掩膜层102的鳍片101的工艺步骤包括：在半导体衬底100上沉积形成硬掩膜层102，其构成材料优选氮化硅，硬掩膜层102的厚度为2-20nm；通过旋涂、曝光、显影等工艺形成具有鳍片101的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层102，形成具有鳍片101的顶部图案的硬掩膜层102；通过灰化工艺去除所述光刻胶层；以具有鳍片101的顶部图案的硬掩膜层102为掩膜，蚀刻半导体衬底100，以形成鳍片101。
接着，如图1B所示，在鳍片101两侧的半导体衬底100上形成绝缘隔离层103，其构成材料优选作为浅沟槽隔离结构的材料的氧化物，例如HARP（一种本领域技术人员通常采用的氧化物）。在本实施例中，形成绝缘隔离层103的工艺步骤包括：在半导体衬底100上沉积绝缘隔离层103，以完全覆盖鳍片101；执行化学机械研磨直至露出位于鳍片101顶部的硬掩膜层102；实施回蚀刻，以露出硬掩膜层102和鳍片101的大部分。
接着，如图1C所示，在露出的鳍片101的两侧形成紧靠鳍片101的侧墙104，其构成材料优选二氧化硅。在本实施例中，采用选择性外延生长工艺形成侧墙104，侧墙104的宽度为2-10nm，侧墙104的顶部与鳍片101的顶部之间的高度差为0-10nm。
接着，如图1D所示，去除硬掩膜层102。在本实施例中，采用湿法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为磷酸。
接着，如图1E所示，对鳍片101实施退火，使鳍片101的顶部与侧壁之间的夹角呈拐角圆化，即鳍片101的顶部呈圆弧状。在本实施例中，所述退火的工艺参数为：在氢气的氛围下实施所述退火，持续时间1-10min，温度不低于1000℃，优选1000-1300℃，所述温度的具体数值取决于鳍片101的顶部呈圆弧状的半径的大小，所述半径越大，所述温度越高。
接着，如图1F所示，去除侧墙104。在本实施例中，采用湿法蚀刻或者干法蚀刻实施所述去除，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述干法蚀刻为以NH3和NF3为基础蚀刻气体的Siconi蚀刻。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以实施常规的FinFET器件前端制造工艺：
在一个示范性实施例中，首先，在鳍片101的两侧及顶部形成栅极结构，作为示例，栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
具体地，栅极介电层的构成材料包括氧化物，例如二氧化硅（SiO2）。选用SiO2作为栅极介电层的构成材料时，通过快速热氧化工艺（RTO）来形成栅极介电层，其厚度为8-50埃，但并不局限于此厚度。
栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。选用多晶硅作为栅极材料层的构成材料时，可选用低压化学气相淀积(LPCVD)工艺形成栅极材料层，其工艺条件包括：反应气体为硅烷(SiH4)，其流量为100～200sccm，优选150sccm；反应腔内的温度为700～750℃；反应腔内的压力为250～350mTorr，优选300mTorr；所述反应气体还可以包括缓冲气体，所述缓冲气体为氦气(He)或氮气（N2），其流量为5～20升/分钟(slm)，优选8slm、10slm或15slm。
栅极硬掩蔽层的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）。栅极硬掩蔽层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
接着，执行离子注入，以在未被栅极结构覆盖的鳍片101中形成源/漏极。然后，在栅极结构两侧形成紧靠栅极结构的偏移侧墙，其构成材料为SiO2、SiN、SiON中的一种或者它们的组合。在栅极结构两侧形成偏移侧墙的过程中，鳍片101的两侧也会形成偏移侧墙，因此，接下来，去除位于鳍片101两侧的偏移侧墙。而后，以所述偏移侧墙为掩膜，采用外延生长工艺扩大位于栅极结构区域之外的鳍片101的面积，以降低之前形成的源/漏极的电阻。
然后，在半导体衬底100上依次形成具有可产生应力特性的接触孔蚀刻停止层和层间介电层，执行化学机械研磨以露出栅极结构的顶部。接着，去除栅极结构，在留下的沟槽中形成高k-金属栅极结构，作为示例，此结构包括自下而上层叠的高k介电层、覆盖层、功函数金属层、阻挡层和金属材料层。接下来，形成另一层间介电层，然后，在上述层间介电层中形成连通所述金属栅极结构的顶部以及所述源/漏区极的接触孔，通过所述接触孔，在露出的所述金属栅极结构的顶部以及所述源/漏区极上形成自对准硅化物，填充金属（通常为钨）于所述接触孔中形成连接实施后端制造工艺而形成的互连金属层与所述自对准硅化物的接触塞。
接下来，可以实施常规的FinFET器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。
根据本发明，形成的鳍片101的顶部与侧壁之间的夹角呈拐角圆化，即鳍片101的顶部呈圆弧状，可以降低FinFET器件的关态电流，提升器件的性能。
参照图2，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上形成鳍片，且鳍片的顶部形成有硬掩膜层；
在步骤202中，在鳍片两侧的半导体衬底上形成绝缘隔离层，露出硬掩膜层和鳍片的大部分；
在步骤203中，在露出的鳍片的两侧形成紧靠鳍片的侧墙；
在步骤204中，去除硬掩膜层；
在步骤205中，对鳍片实施退火，使鳍片的顶部与侧壁之间的夹角呈拐角圆化；
在步骤206中，去除侧墙。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种FinFET器件的制造方法，包括：
a)提供半导体衬底，在所述半导体衬底上形成鳍片，且所述鳍片的顶部形成有硬掩膜层；
b)在所述鳍片两侧的半导体衬底上形成绝缘隔离层，露出所述硬掩膜层和所述鳍片的大部分；
c)在所述露出的鳍片的两侧形成紧靠所述鳍片的侧墙；
d)去除所述硬掩膜层；
e)对所述鳍片实施退火，使所述鳍片的顶部与侧壁之间的夹角呈拐角圆化；
f)去除所述侧墙。
2.根据权利要求1所述的方法，其特征在于，实施步骤a)包括：在所述半导体衬底上沉积形成所述硬掩膜层；通过旋涂、曝光、显影工艺形成具有所述鳍片的顶部图案的光刻胶层；蚀刻去除未被所述光刻胶层遮蔽的硬掩膜层，形成具有所述鳍片的顶部图案的硬掩膜层；通过灰化工艺去除所述光刻胶层；以所述具有所述鳍片的顶部图案的硬掩膜层为掩膜，蚀刻所述半导体衬底，以形成所述鳍片。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度为2-20nm，所述硬掩膜层的构成材料为氮化硅，所述绝缘隔离层的构成材料是作为浅沟槽隔离结构的材料的氧化物，所述侧墙的构成材料为二氧化硅。
4.根据权利要求1所述的方法，其特征在于，实施步骤b)包括：在所述半导体衬底上沉积所述绝缘隔离层，以完全覆盖所述鳍片；执行化学机械研磨直至露出位于所述鳍片顶部的硬掩膜层；实施回蚀刻，以露出所述硬掩膜层和所述鳍片的大部分。
5.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺实施步骤c)，所述侧墙的宽度为2-10nm，所述侧墙的顶部与所述鳍片的顶部之间的高度差为0-10nm。
6.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻实施步骤d)，所述湿法蚀刻的腐蚀液为磷酸。
7.根据权利要求1所述的方法，其特征在于，所述退火的工艺参数为：在氢气的氛围下实施所述退火，持续时间1-10min，温度不低于1000℃。
8.根据权利要求7所述的方法，其特征在于，所述温度为1000-1300℃。
9.根据权利要求1所述的方法，其特征在于，采用湿法蚀刻或者干法蚀刻实施步骤f)，所述湿法蚀刻的腐蚀液为稀释的氢氟酸，所述干法蚀刻为以NH3和NF3为基础蚀刻气体的Siconi蚀刻。
10.一种如权利要求1-9中的任一方法制造的FinFET器件，其特征在于，所述FinFET器件的鳍片的顶部与侧壁之间的夹角呈拐角圆化。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010682.4A CN104779284B (zh) | 2014-01-09 | 2014-01-09 | 一种FinFET器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410010682.4A CN104779284B (zh) | 2014-01-09 | 2014-01-09 | 一种FinFET器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104779284A true CN104779284A (zh) | 2015-07-15 |
| CN104779284B CN104779284B (zh) | 2019-01-22 |
Family
ID=53620651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410010682.4A Active CN104779284B (zh) | 2014-01-09 | 2014-01-09 | 一种FinFET器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104779284B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356302A (zh) * | 2015-07-17 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN107293489A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN107919325A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制造方法 |
| US11264474B1 (en) * | 2020-08-18 | 2022-03-01 | Nanya Technology Corporation | Semiconductor device with boron nitride layer and method for fabricating the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090269916A1 (en) * | 2008-04-28 | 2009-10-29 | Inkuk Kang | Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges |
| US20100109057A1 (en) * | 2008-10-31 | 2010-05-06 | Samsung Electronics Co., Ltd. | Fin field effect transistor and method of fabricating the same |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
-
2014
- 2014-01-09 CN CN201410010682.4A patent/CN104779284B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090269916A1 (en) * | 2008-04-28 | 2009-10-29 | Inkuk Kang | Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges |
| US20100109057A1 (en) * | 2008-10-31 | 2010-05-06 | Samsung Electronics Co., Ltd. | Fin field effect transistor and method of fabricating the same |
| CN102969248A (zh) * | 2011-09-01 | 2013-03-13 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍型场效应晶体管的制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106356302A (zh) * | 2015-07-17 | 2017-01-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其制造方法 |
| CN107293489A (zh) * | 2016-04-05 | 2017-10-24 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN107919325A (zh) * | 2016-10-10 | 2018-04-17 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制造方法 |
| US11264474B1 (en) * | 2020-08-18 | 2022-03-01 | Nanya Technology Corporation | Semiconductor device with boron nitride layer and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104779284B (zh) | 2019-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| KR101534946B1 (ko) | 반도체 디바이스의 컨택 구조물 | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| CN103107196A (zh) | 鳍式场效应晶体管及其制造方法 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US11437495B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104882379B (zh) | 一种FinFET器件及其制造方法 | |
| CN104779284A (zh) | 一种FinFET器件及其制造方法 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN103839819A (zh) | 半导体器件及其制造方法 | |
| CN105097517B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN108630609B (zh) | 一种半导体器件的制造方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107689329B (zh) | 鳍式场效应晶体管及其制造方法 | |
| US9184291B2 (en) | FinFET device and method of forming fin in the same | |
| CN104282614A (zh) | 一种形成浅沟槽隔离结构的方法 | |
| CN104952725B (zh) | 一种半导体器件及其制造方法 | |
| CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN104979209A (zh) | 一种FinFET器件的制造方法 | |
| CN104022030B (zh) | 间隙壁去除方法 | |
| TW202347623A (zh) | 記憶體元件的形成方法 | |
| TW202410163A (zh) | 奈米結構場效電晶體及其製造方法 | |
| CN115706140A (zh) | 鳍的制备方法、鳍式场效应晶体管及其制备方法 | |
| CN104425349A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200302 Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co., Ltd Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |
|
| TR01 | Transfer of patent right |