CN104282614A - 一种形成浅沟槽隔离结构的方法 - Google Patents

一种形成浅沟槽隔离结构的方法 Download PDF

Info

Publication number
CN104282614A
CN104282614A CN201310273050.2A CN201310273050A CN104282614A CN 104282614 A CN104282614 A CN 104282614A CN 201310273050 A CN201310273050 A CN 201310273050A CN 104282614 A CN104282614 A CN 104282614A
Authority
CN
China
Prior art keywords
hard mask
mask layer
semiconductor substrate
isolation structure
fleet plough
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310273050.2A
Other languages
English (en)
Other versions
CN104282614B (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310273050.2A priority Critical patent/CN104282614B/zh
Priority to US14/040,605 priority patent/US9147596B2/en
Publication of CN104282614A publication Critical patent/CN104282614A/zh
Application granted granted Critical
Publication of CN104282614B publication Critical patent/CN104282614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Abstract

本发明提供一种形成浅沟槽隔离结构的方法，包括：提供半导体衬底，在半导体衬底上形成具有多个浅沟槽隔离结构图案的硬掩膜层；在半导体衬底中形成多个浅沟槽隔离结构；去除部分硬掩膜层；对多个浅沟槽隔离结构高出硬掩膜层的部分实施氧等离子体处理；执行退火处理，以在多个浅沟槽隔离结构高出半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及去除剩余的硬掩膜层。根据本发明，由于所有的致密氧化物层具有更强的耐腐蚀性且具有相同的质量特性，在半导体衬底上形成栅极介电层之前，实施的湿法清洗所使用的DHF对形成在半导体衬底上的所有浅沟槽隔离结构的腐蚀效果都得到了较好的抑制，因此，不会造成浅沟槽隔离结构的高度的不一致。

Description

一种形成浅沟槽隔离结构的方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成浅沟槽隔离结构的方法。
背景技术
在半导体制造工艺中，所形成的浅沟槽隔离（STI）结构的性能对于最后形成的半导体器件的电学性能而言至关重要。形成浅沟槽隔离结构时在所述沟槽中填充的材料通常采用HARP（一种氧化物），由于实施所述填充的过程中存在负载效应（loading effect），因此，在半导体衬底的不同区域形成的所述沟槽中填充的HARP的质量存在差异，导致后续实施的湿法清洗过程所使用的清洗液，例如稀释的氢氟酸（DHF），对位于半导体衬底的不同区域的由HARP构成的浅沟槽隔离结构的湿法刻蚀速率（WER）存在差异，进而造成形成在半导体衬底的不同区域的浅沟槽隔离结构的高度的不同。
如图1所示，位于半导体衬底100的形成器件密度较大的区域的浅沟槽隔离结构101的高度低于位于半导体衬底100的形成器件密度较小的区域的浅沟槽隔离结构102的高度。这是因为，在半导体衬底100的形成器件密度较大的区域形成的浅沟槽隔离结构101的宽度的特征尺寸小于在半导体衬底100的形成器件密度较小的区域形成的浅沟槽隔离结构102的宽度的特征尺寸，导致形成浅沟槽隔离结构101所需填充的HARP相比形成浅沟槽隔离结构102所需填充的HARP具有更为显著的负载效应；在后续实施的湿法清洗过程中，相对于构成浅沟槽隔离结构102的HARP，所使用的清洗液DHF对构成浅沟槽隔离结构101的HARP具有更高数值的WER。
由于形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致，导致后续在半导体衬底上形成栅极介电层和栅极材料层以后，由栅极介电层和栅极材料层构成的栅极结构的高度也不一致，进而造成形成在半导体衬底的不同区域的器件的电学性能的差异。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种形成浅沟槽隔离结构的方法，包括：
提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；
在所述半导体衬底中形成所述多个浅沟槽隔离结构；
去除部分所述硬掩膜层；
对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；
执行退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及
去除剩余的所述硬掩膜层。
进一步，所述多个浅沟槽隔离结构的高度相同且宽度不同。
进一步，所述硬掩膜层为氮化硅层。
进一步，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽；在所述沟槽中及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。
进一步，所述隔离材料为氧化物。
进一步，所述隔离材料为HARP。
进一步，在沉积所述隔离材料之后，还包括执行离子注入和退火的步骤以在所述隔离材料中形成掺杂元素以及在所述形成有掺杂元素的隔离材料上沉积另一隔离材料的步骤。
进一步，所述掺杂元素为氮。
进一步，所述硬掩膜层的下方还形成有缓冲层，以释放所述硬掩膜层和所述半导体衬底之间的应力。
进一步，所述缓冲层为薄层氧化物层。
进一步，采用湿法刻蚀工艺实施所述硬掩膜层的去除。
进一步，所述湿法刻蚀的腐蚀液为热磷酸。
进一步，在所述湿法刻蚀去除部分所述硬掩膜层之后，剩余的所述硬掩膜层的厚度为200-400埃。
进一步，所述氧等离子体处理的氧等离子体源为O2或O3。
进一步，所述氧等离子体处理的工艺条件为：气体流量为1000-5000sccm，压力为2-10Torr，功率为100-1000W，处理时间为20-120s。
进一步，所述退火的工艺条件为：在氮气的氛围下实施所述退火，温度为600-1000℃，持续时间为30-90min。
进一步，在所述去除剩余的所述硬掩膜层之后，还包括对所述半导体衬底及所述多个浅沟槽隔离结构实施湿法清洗的步骤。
进一步，所述湿法清洗的清洗液为稀释的氢氟酸。
进一步，在所述湿法清洗之后，还包括在所述半导体衬底上形成栅极结构的步骤。
进一步，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
根据本发明，浅沟槽隔离结构高出半导体衬底的部分的顶部及侧壁区域形成有致密氧化物层，其相对于构成浅沟槽隔离结构的隔离材料具有更强的耐腐蚀性。在半导体衬底上形成栅极介电层之前，实施的湿法清洗所使用的DHF对形成在半导体衬底上的所有浅沟槽隔离结构的腐蚀效果都得到了较好的抑制，同时与DHF接触的是具有相同质量特性的致密氧化物层，而不是质量存在差异的构成位于半导体衬底不同区域的浅沟槽隔离结构的隔离材料，因此，不会造成形成在半导体衬底上的不同区域的浅沟槽隔离结构的高度的不一致。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为实施现有的形成浅沟槽隔离结构的工艺时形成在半导体衬底的不同区域的浅沟槽隔离结构的高度不一致的示意性剖面图；
图2A-图2E为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图3为根据本发明示例性实施例的方法形成浅沟槽隔离结构的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成浅沟槽隔离结构的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
下面，参照图2A-图2E和图3来描述根据本发明示例性实施例的方法形成浅沟槽隔离结构的详细步骤。
参照图2A-图2E，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。作为示例，在本实施例中，半导体衬底200的构成材料选用单晶硅。
对于半导体衬底200而言，将要形成的器件密度较大的区域形成有浅沟槽隔离结构201，将要形成的器件密度较小的区域形成有浅沟槽隔离结构202。本领域技术人员应当知晓的是，半导体衬底200的将要形成器件的区域不限于两个，在此为了简化，图2A仅示出了半导体衬底200的将要形成器件的两个不同的区域。浅沟槽隔离结构201和202是同步形成的，浅沟槽隔离结构201的宽度的特征尺寸小于浅沟槽隔离结构202的宽度的特征尺寸，浅沟槽隔离结构201的高度的特征尺寸与浅沟槽隔离结构202的高度的特征尺寸相同。半导体衬底200中还形成有各种阱(well)结构，为了简化，图示中予以省略。
在本发明的一个示范性实施例中，形成浅沟槽隔离结构201和202的工艺步骤包括：在半导体衬底200上形成硬掩膜层203，采用本领域技术人员所熟习的各种适宜的工艺技术形成硬掩膜层203，例如化学气相沉积工艺，硬掩膜层203的材料优选氮化硅；图案化硬掩膜层203，以在硬掩膜层203中形成构成浅沟槽隔离结构201和202的图案的开口，该过程包括：在硬掩膜层203上形成具有浅沟槽隔离结构201和202的图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻硬掩膜层203直至露出半导体衬底200，采用灰化工艺去除所述光刻胶层；以图案化的硬掩膜层203为掩膜，在半导体衬底200中蚀刻出用于形成浅沟槽隔离结构201和202的沟槽；在所述沟槽中以及硬掩膜层203上沉积隔离材料，所述隔离材料通常为氧化物，本实施例中，所述隔离材料为HARP；执行化学机械研磨工艺以研磨所述隔离材料，直至露出硬掩膜层203。
在本发明的另一个示范性实施例中，形成浅沟槽隔离结构201和202的工艺步骤包括：在半导体衬底200上形成硬掩膜层203，采用本领域技术人员所熟习的各种适宜的工艺技术形成硬掩膜层203，例如化学气相沉积工艺，硬掩膜层203的材料优选氮化硅；图案化硬掩膜层203，以在硬掩膜层203中形成构成浅沟槽隔离结构201和202的图案的开口，该过程包括：在硬掩膜层203上形成具有浅沟槽隔离结构201和202的图案的光刻胶层，以所述光刻胶层为掩膜，蚀刻硬掩膜层203直至露出半导体衬底200，采用灰化工艺去除所述光刻胶层；以图案化的硬掩膜层203为掩膜，在半导体衬底200中蚀刻出用于形成浅沟槽隔离结构201和202的沟槽；在所述沟槽中以及硬掩膜层203上沉积隔离材料，所述隔离材料通常为氧化物，本实施例中，所述隔离材料为HARP；执行离子注入工艺在所述隔离材料中掺杂氮或者其它元素，注入剂量为1012-1016离子/平方厘米；执行退火过程，以使所述隔离材料致密化，所述退火的温度可以为800-1050℃，然后，在所述致密化的隔离材料上沉积另一隔离材料，两次沉积的隔离材料是相同的；执行化学机械研磨工艺以研磨所述隔离材料，直至露出硬掩膜层203。通过此种方式，可以提高所形成的浅沟槽隔离结构的电学性能。
需要说明的是，在上述两个示范性实施例中，形成硬掩膜层203之前，可以先形成一层薄层氧化物作为缓冲层，以释放硬掩膜层203和半导体衬底200之间的应力；沉积隔离材料之前，在硬掩膜层203上以及用于形成浅沟槽隔离结构201和202的沟槽的侧壁和底部形成另一薄层氧化物构成衬里层；为了简化，所述缓冲层和衬里层均未示出。
接着，如图2B所示，去除部分硬掩膜层203，剩余的氮化硅层硬掩膜层203的厚度为200-400埃。采用湿法刻蚀工艺实施所述部分硬掩膜层203的去除，所述湿法刻蚀的腐蚀液为热磷酸。
接着，如图2C所示，对浅沟槽隔离结构201和202高出硬掩膜层203的部分实施氧等离子体处理，所述氧等离子体处理的氧等离子体源为O2或O3，其工艺条件为：气体流量为1000-5000sccm，压力为2-10Torr，功率为100-1000W，处理时间为20-120s，其中Torr代表毫米汞柱，sccm代表立方厘米/分钟。
接着，如图2D所示，执行退火处理，以在浅沟槽隔离结构201和202高出半导体衬底200的部分的顶部及侧壁的区域形成致密氧化物层204。所述退火的工艺条件为：在氮气的氛围下实施所述退火，温度为600-1000℃，持续时间为30-90min。
接着，如图2E所示，去除剩余的硬掩膜层203。采用湿法刻蚀工艺实施所述剩余硬掩膜层203的去除，所述湿法刻蚀的腐蚀液为热磷酸。然后，实施湿法清洗过程，以去除半导体衬底200以及浅沟槽隔离结构201和202表面的残留物（主要来自前述蚀刻过程）和杂质。所述湿法清洗的清洗液为稀释的氢氟酸。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤。接下来，可以实施常规的半导体器件前端制造工艺：
在一个示范性实施例中，首先，在半导体衬底200上形成栅极结构，作为示例，栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
具体地，栅极介电层的构成材料包括氧化物，例如二氧化硅（SiO2）。选用SiO2作为栅极介电层的构成材料时，通过快速热氧化工艺（RTO）来形成栅极介电层，其厚度为8-50埃，但并不局限于此厚度。
栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。选用多晶硅作为栅极材料层的构成材料时，可选用低压化学气相淀积(LPCVD)工艺形成栅极材料层，其工艺条件包括：反应气体为硅烷(SiH4)，其流量为100～200sccm，优选150sccm；反应腔内的温度为700～750℃；反应腔内的压力为250～350mTorr，优选300mTorr；所述反应气体还可以包括缓冲气体，所述缓冲气体为氦气(He)或氮气（N2），其流量为5～20升/分钟(slm)，优选8slm、10slm或15slm。
栅极硬掩蔽层的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）。栅极硬掩蔽层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
接着，在栅极结构两侧形成紧靠栅极结构的侧壁结构，其构成材料为SiO2、SiN、SiON中的一种或者它们的组合。然后，以侧壁结构为掩膜，执行LDD注入，在侧壁结构两侧的半导体衬底200中形成LDD注入区。接下来，在栅极结构两侧形成紧靠侧壁结构的偏移侧墙，作为示例，偏移侧墙包括至少一层氧化物层和/或氮化物层。然后，以偏移侧墙为掩膜，执行源/漏区注入，在偏移侧墙两侧的半导体衬底200中形成源/漏区。
然后，实施自对准硅化物工艺，在栅极结构的顶部以及栅极结构两侧的源/漏区上形成自对准硅化物。然后，在半导体衬底200上依次形成具有可产生应力特性的接触孔蚀刻停止层和层间介电层，在层间介电层中形成连通位于栅极结构的顶部以及栅极结构两侧的源/漏区上的自对准硅化物的接触孔，填充金属（通常为钨）于接触孔中形成连接互连金属层与所述自对准硅化物的接触塞。
接下来，可以实施常规的半导体器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。
参照图3，其中示出了根据本发明示例性实施例的方法形成浅沟槽隔离结构的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在半导体衬底上形成具有多个浅沟槽隔离结构的图案的硬掩膜层；
在步骤302中，在半导体衬底中形成多个浅沟槽隔离结构；
在步骤303中，去除部分硬掩膜层；
在步骤304中，对多个浅沟槽隔离结构高出硬掩膜层的部分实施氧等离子体处理；
在步骤305中，执行退火处理，以在多个浅沟槽隔离结构高出半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；
在步骤306中，去除剩余的硬掩膜层。
根据本发明，由于浅沟槽隔离结构201和202高出半导体衬底200的部分的顶部及侧壁区域形成有致密氧化物层204，其相对于构成浅沟槽隔离结构201和202的隔离材料具有更强的耐腐蚀性。在半导体衬底200上形成栅极介电层之前，实施的湿法清洗所使用的DHF对形成在半导体衬底上的所有浅沟槽隔离结构（包括浅沟槽隔离结构201和202）的腐蚀效果都得到了较好的抑制，同时与DHF接触的是具有相同质量特性的致密氧化物层，而不是质量存在差异的构成位于半导体衬底不同区域的浅沟槽隔离结构的隔离材料（构成浅沟槽隔离结构201的隔离材料的质量特性比构成浅沟槽隔离结构202的隔离材料的质量特性差），因此，不会造成形成在半导体衬底200上的不同区域的浅沟槽隔离结构的高度的不一致。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (18)

1.一种形成浅沟槽隔离结构的方法，包括：
提供半导体衬底，在所述半导体衬底上形成具有多个所述浅沟槽隔离结构图案的硬掩膜层；
在所述半导体衬底中形成所述多个浅沟槽隔离结构；
去除部分所述硬掩膜层；
对所述多个浅沟槽隔离结构高出所述硬掩膜层的部分实施氧等离子体处理；
执行退火处理，以在所述多个浅沟槽隔离结构高出所述半导体衬底的部分的顶部及侧壁区域形成致密氧化物层；以及
去除剩余的所述硬掩膜层。
2.根据权利要求1所述的方法，其特征在于，所述多个浅沟槽隔离结构的高度相同且宽度不同。
3.根据权利要求1所述的方法，其特征在于，所述硬掩膜层为氮化硅层。
4.根据权利要求1所述的方法，其特征在于，形成所述多个浅沟槽隔离结构的步骤包括：以所述硬掩膜层为掩膜，在所述半导体衬底中蚀刻出用于形成所述多个浅沟槽隔离结构的沟槽；在所述沟槽中及所述硬掩膜层上沉积隔离材料；执行化学机械研磨工艺以研磨所述隔离材料，直至露出所述硬掩膜层。
5.根据权利要求4所述的方法，其特征在于，所述隔离材料为氧化物。
6.根据权利要求5所述的方法，其特征在于，所述隔离材料为HARP。
7.根据权利要求4所述的方法，其特征在于，在沉积所述隔离材料之后，还包括执行离子注入和退火的步骤以在所述隔离材料中形成掺杂元素以及在所述形成有掺杂元素的隔离材料上沉积另一隔离材料的步骤。
8.根据权利要求7所述的方法，其特征在于，所述掺杂元素为氮。
9.根据权利要求1所述的方法，其特征在于，所述硬掩膜层的下方还形成有缓冲层，以释放所述硬掩膜层和所述半导体衬底之间的应力。
10.根据权利要求9所述的方法，其特征在于，所述缓冲层为薄层氧化物层。
11.根据权利要求1所述的方法，其特征在于，采用湿法刻蚀工艺实施所述硬掩膜层的去除。
12.根据权利要求11所述的方法，其特征在于，所述湿法刻蚀的腐蚀液为热磷酸。
13.根据权利要求11所述的方法，其特征在于，在所述湿法刻蚀去除部分所述硬掩膜层之后，剩余的所述硬掩膜层的厚度为200-400埃。
14.根据权利要求1所述的方法，其特征在于，所述氧等离子体处理的氧等离子体源为O2或O3，所述氧等离子体处理的工艺条件为：气体流量为1000-5000sccm，压力为2-10Torr，功率为100-1000W，处理时间为20-120s。
15.根据权利要求1所述的方法，其特征在于，所述退火的工艺条件为：在氮气的氛围下实施所述退火，温度为600-1000℃，持续时间为30-90min。
16.根据权利要求1所述的方法，其特征在于，在所述去除剩余的所述硬掩膜层之后，还包括对所述半导体衬底及所述多个浅沟槽隔离结构实施湿法清洗的步骤。
17.根据权利要求16所述的方法，其特征在于，所述湿法清洗的清洗液为稀释的氢氟酸。
18.根据权利要求16所述的方法，其特征在于，在所述湿法清洗之后，还包括在所述半导体衬底上形成栅极结构的步骤，所述栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
CN201310273050.2A 2013-07-01 2013-07-01 一种形成浅沟槽隔离结构的方法 Active CN104282614B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310273050.2A CN104282614B (zh) 2013-07-01 2013-07-01 一种形成浅沟槽隔离结构的方法
US14/040,605 US9147596B2 (en) 2013-07-01 2013-09-27 Method for forming shallow trench isolation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310273050.2A CN104282614B (zh) 2013-07-01 2013-07-01 一种形成浅沟槽隔离结构的方法

Publications (2)

Publication Number Publication Date
CN104282614A true CN104282614A (zh) 2015-01-14
CN104282614B CN104282614B (zh) 2017-09-01

Family

ID=52115988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310273050.2A Active CN104282614B (zh) 2013-07-01 2013-07-01 一种形成浅沟槽隔离结构的方法

Country Status (2)

Country Link
US (1) US9147596B2 (zh)
CN (1) CN104282614B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910706A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978634B2 (en) * 2015-02-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating shallow trench isolation and semiconductor structure using the same
US10453738B2 (en) * 2017-12-22 2019-10-22 Texas Instruments Incorporated Selective etches for reducing cone formation in shallow trench isolations

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649486B1 (en) * 2000-10-06 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations
CN1921084A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 氧化物薄膜填充结构、氧化物薄膜填充方法及半导体装置
US20090017597A1 (en) * 2007-07-11 2009-01-15 Promos Technologies Inc. Method for manufacturing shallow trench isolation

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287939B1 (en) * 1998-12-21 2001-09-11 Taiwan Semiconductor Manufacturing Company Method for fabricating a shallow trench isolation which is not susceptible to buried contact trench formation
US6362035B1 (en) * 2000-02-07 2002-03-26 Taiwan Semiconductor Manufacturing Company Channel stop ion implantation method for CMOS integrated circuits
US6897149B2 (en) * 2001-01-25 2005-05-24 Tokyo Electron Limited Method of producing electronic device material
JP2003258245A (ja) * 2002-03-01 2003-09-12 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4018596B2 (ja) * 2002-10-02 2007-12-05 株式会社東芝 半導体装置の製造方法
KR100555539B1 (ko) * 2003-12-17 2006-03-03 삼성전자주식회사 고밀도 플라즈마 화학기상증착 공정에 의한 갭 충전방법및 그 충전방법을 포함하는 집적 회로 소자의 제조방법
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US20110256734A1 (en) * 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6649486B1 (en) * 2000-10-06 2003-11-18 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations
CN1921084A (zh) * 2005-08-25 2007-02-28 株式会社瑞萨科技 氧化物薄膜填充结构、氧化物薄膜填充方法及半导体装置
US20090017597A1 (en) * 2007-07-11 2009-01-15 Promos Technologies Inc. Method for manufacturing shallow trench isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910706A (zh) * 2015-12-23 2017-06-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Also Published As

Publication number Publication date
US9147596B2 (en) 2015-09-29
CN104282614B (zh) 2017-09-01
US20150004773A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
KR101815527B1 (ko) 반도체 소자 및 그 제조 방법
US9257437B2 (en) Semiconductor device and method of manufacturing the same
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
CN103531475A (zh) 半导体器件及其制造方法
CN103390644A (zh) 半导体器件及其制造方法
CN104282614A (zh) 一种形成浅沟槽隔离结构的方法
CN104779284B (zh) 一种FinFET器件及其制造方法
CN104882379A (zh) 一种FinFET器件及其制造方法
CN103545185A (zh) 一种采用伪栅极制造半导体器件的方法
CN105097517B (zh) 一种FinFET器件及其制造方法、电子装置
CN103151264B (zh) 一种半导体器件的制造方法
CN103137451B (zh) 一种半导体器件的制造方法
CN105097516A (zh) 一种FinFET器件及其制造方法、电子装置
CN105470296A (zh) 一种半导体器件及其制造方法、电子装置
CN105575786B (zh) 一种半导体器件及其制造方法、电子装置
CN104425268B (zh) 一种FinFET器件及其制造方法
CN107968122B (zh) 一种鳍式场效应晶体管及其制备方法
CN104051245B (zh) 一种半导体器件的制备方法
TW200937582A (en) Fabrication method of memory device
CN105097515B (zh) 一种FinFET器件及其制造方法、电子装置
CN104425349B (zh) 一种半导体器件的制造方法
CN104952725B (zh) 一种半导体器件及其制造方法
CN103579110B (zh) 一种半导体器件的制造方法
CN104425348B (zh) 一种半导体器件的制造方法
CN104916588A (zh) 一种半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant