CN104882379A - 一种FinFET器件及其制造方法 - Google Patents
一种FinFET器件及其制造方法 Download PDFInfo
- Publication number
- CN104882379A CN104882379A CN201410073328.6A CN201410073328A CN104882379A CN 104882379 A CN104882379 A CN 104882379A CN 201410073328 A CN201410073328 A CN 201410073328A CN 104882379 A CN104882379 A CN 104882379A
- Authority
- CN
- China
- Prior art keywords
- fin
- semiconductor substrate
- rapid thermal
- layer
- described fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 28
- 239000010703 silicon Substances 0.000 claims description 28
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000002425 crystallisation Methods 0.000 claims description 7
- 230000008025 crystallization Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000003701 mechanical milling Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 4
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 12
- 229940090044 injection Drugs 0.000 description 10
- 239000000470 constituent Substances 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 150000004767 nitrides Chemical group 0.000 description 5
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种FinFET器件及其制造方法，所述方法包括：提供半导体衬底，在半导体衬底上形成有多个鳍片，在鳍片之间形成有隔离结构；实施离子注入，以调节鳍片的阈值电压；在鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层，以阻止后续实施的快速热退火所引发的所述离子注入的注入离子剂量的损失；实施快速热退火，使无定型硅层完全重晶态化。根据本发明，通过在鳍片的未被隔离结构遮蔽的表面形成无定型硅层来阻止所述快速热退火所引发的注入离子剂量的损失，在实施所述快速热退火之后，无定型硅层无需去除，鳍片的表面结构不会受到损伤。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种FinFET器件的鳍片的制造方法以及具有该鳍片的FinFET器件。
背景技术
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管（FinFET）的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片（鳍形沟道）设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
现有技术通常采用以下工艺步骤形成FinFET的鳍片：首先，在硅基体上形成掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在绝缘体上硅结构上形成硅层，其构成材料可以是单晶硅或者多晶硅；然后，图形化硅层，并蚀刻所述经图形化的硅层，以形成鳍片。形成FinFET的鳍片之后，需要实施离子注入以调节FinFET的阈值电压，在离子注入之后实施的快速热退火过程中，注入离子的剂量受到损失。对于平面晶体管而言，该剂量损失的影响不显著，因为平面晶体管的体宽足够大；对于FinFET而言，由于FinFET的鳍片的宽度极小（顶部宽度为7-8nm，底部宽度为15-20nm），因此，该剂量损失的影响极为明显。由此，本领域技术人员对于预设的注入离子的剂量对离子注入的影响的判断就会出现偏差。
为了解决这一问题，现有的解决方案有两个：第一个方案是实施增大注入离子剂量的离子注入以补偿所述快速热退火所造成的注入离子剂量的损失，其缺点是鳍片将会受到高剂量离子注入的损伤，该损伤通过所述快速热退火也无法予以修复；第二个方案是实施所述离子注入之后执行所述快速热退火之前，在鳍片的表面沉积一层保护层以阻止后续实施的所述快速热退火所引发的注入离子剂量的损失，其缺点是实施所述快速热退火之后的工艺步骤之前需要去除该保护层，在去除该保护层的过程中，鳍片结构不可避免地受到一定程度的损伤，如果该保护层去除的不彻底，将会影响后续工艺的实施。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种FinFET器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有多个鳍片，在所述鳍片之间形成有隔离结构；实施离子注入，以调节所述鳍片的阈值电压；在所述鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层，以阻止后续实施的快速热退火所引发的所述离子注入的注入离子剂量的损失；实施所述快速热退火，使所述无定型硅层完全重晶态化。
进一步，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
进一步，形成所述鳍片的工艺步骤包括：在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，形成用于蚀刻所述半导体衬底以在其上形成所述鳍片的多个彼此隔离的掩膜；采用湿法蚀刻工艺去除所述掩膜。
进一步，所述图案化过程的工艺步骤包括：在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层所遮蔽的硬掩膜层；采用灰化工艺去除所述光刻胶层。
进一步，形成所述隔离结构的工艺步骤包括：在所述半导体衬底上沉积形成绝缘层，以完全覆盖所述鳍片；执行化学机械研磨工艺研磨所述绝缘层，以露出所述鳍片的顶部；采用回蚀刻工艺去除部分所述绝缘层，以形成所述隔离结构。
进一步，所述无定型硅层的厚度不大于1nm。
本发明还提供一种FinFET器件，包括：半导体衬底；形成在所述半导体衬底上的多个鳍片；形成在所述鳍片之间的隔离结构；形成在所述鳍片的未被所述隔离结构遮蔽的表面上的在为调节所述鳍片的阈值电压而实施的离子注入之后实施的快速热退火期间重晶态化的硅层。
进一步，所述硅层的厚度不大于1nm。
进一步，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
根据本发明，通过在所述鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层来阻止所述快速热退火所引发的注入离子剂量的损失，在实施所述快速热退火之后，所述无定型硅层无需去除，所述鳍片的表面结构不会受到损伤。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-图1D为根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图；
图2为根据本发明示例性实施例的方法依次实施的步骤的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的FinFET器件的鳍片的制造方法以及具有该鳍片的FinFET器件。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
[示例性实施例]
参照图1A-图1D，其中示出了根据本发明示例性实施例的方法依次实施的步骤所分别获得的器件的示意性剖面图。
首先，如图1A所示，提供半导体衬底100，半导体衬底100的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅等。作为示例，在本实施例中，半导体衬底100选用单晶硅材料构成。
在半导体衬底100上形成有多个鳍片101，鳍片101的宽度全部相同，或者鳍片101分为具有不同宽度的多个鳍片组。形成鳍片101的工艺步骤包括：在半导体衬底100上形成硬掩膜层，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层的材料可以为氮化物，优选氮化硅；图案化所述硬掩膜层，形成用于蚀刻半导体衬底100以在其上形成鳍片101的多个彼此隔离的掩膜，所述图案化过程的工艺步骤依次包括：在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层，采用干法蚀刻工艺去除未被所述光刻胶层所遮蔽的硬掩膜层，以及采用灰化工艺去除所述光刻胶层；采用湿法蚀刻工艺去除所述掩膜。
在鳍片101之间形成有隔离结构102。形成隔离结构102的工艺步骤包括：采用化学气相沉积工艺形成绝缘层，以完全覆盖鳍片101，所述绝缘层的材料优选SiO2；执行化学机械研磨工艺研磨所述绝缘层，以露出鳍片101的顶部；去除部分所述绝缘层，以形成隔离结构102，在本实施例中，采用回蚀刻工艺去除部分所述绝缘层，所述回蚀刻为干法蚀刻或湿法蚀刻。
接着，如图1B所示，实施离子注入，以调节鳍片101的阈值电压。所述离子注入的入射角度、注入剂量、注入能量等参数均为本领域技术人员所熟习，在此不再赘述。
接着，如图1C所示，在鳍片101的未被隔离结构102遮蔽的表面形成无定型硅层103，以阻止后续实施的快速热退火所引发的前述离子注入的注入离子剂量的损失。在本实施例中，采用选择性外延生长工艺形成无定型硅层103，因此，在隔离结构102的表面不会形成无定型硅层103。所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。为了在后续实施快速热退火时可以使无定型硅层103完全重晶态化且不影响鳍片101的表面结构，无定型硅层103的厚度不大于1nm。
接着，如图1D所示，实施快速热退火，使无定型硅层103完全重晶态化，并修复前述离子注入对鳍片101的内部晶格结构造成的损伤。所述快速热退火的持续时间、温度等参数均为本领域技术人员所熟习，在此不再赘述。
至此，完成了根据本发明示例性实施例的方法实施的工艺步骤，接下来，可以实施常规的FinFET器件前端制造工艺：
在一个示范性实施例中，首先，在鳍片101的两侧及顶部形成栅极结构，作为示例，栅极结构包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
具体地，栅极介电层的构成材料包括氧化物，例如二氧化硅（SiO2）。选用SiO2作为栅极介电层的构成材料时，通过快速热氧化工艺（RTO）来形成栅极介电层，其厚度为8-50埃，但并不局限于此厚度。
栅极材料层的构成材料包括多晶硅、金属、导电性金属氮化物、导电性金属氧化物和金属硅化物中的一种或多种，其中，金属可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物包括氮化钛（TiN）；导电性金属氧化物包括氧化铱（IrO2）；金属硅化物包括硅化钛（TiSi）。选用多晶硅作为栅极材料层的构成材料时，可选用低压化学气相淀积(LPCVD)工艺形成栅极材料层，其工艺条件包括：反应气体为硅烷(SiH4)，其流量为100～200sccm，优选150sccm；反应腔内的温度为700～750℃；反应腔内的压力为250～350mTorr，优选300mTorr；所述反应气体还可以包括缓冲气体，所述缓冲气体为氦气(He)或氮气（N2），其流量为5～20升/分钟(slm)，优选8slm、10slm或15slm。
栅极硬掩蔽层的构成材料包括氧化物、氮化物、氮氧化物和无定形碳中的一种或多种，其中，氧化物包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物包括氮化硅（SiN）；氮氧化物包括氮氧化硅（SiON）。栅极硬掩蔽层的形成方法可以采用本领域技术人员所熟习的任何现有技术，优选化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(RTCVD)、等离子体增强化学气相沉积(PECVD)。
接着，执行离子注入，以在未被栅极结构覆盖的鳍片101中形成源/漏极。然后，在栅极结构两侧形成紧靠栅极结构的偏移侧墙，其构成材料为SiO2、SiN、SiON中的一种或者它们的组合。在栅极结构两侧形成偏移侧墙的过程中，鳍片101的两侧也会形成偏移侧墙，因此，接下来，去除位于鳍片101两侧的偏移侧墙。而后，以所述偏移侧墙为掩膜，采用外延生长工艺扩大位于栅极结构区域之外的鳍片101的面积，以降低之前形成的源/漏极的电阻。
然后，在半导体衬底100上依次形成具有可产生应力特性的接触孔蚀刻停止层和层间介电层，执行化学机械研磨以露出栅极结构的顶部。接着，去除栅极结构，在留下的沟槽中形成高k-金属栅极结构，作为示例，此结构包括自下而上层叠的高k介电层、覆盖层、功函数金属层、阻挡层和金属材料层。接下来，形成另一层间介电层，然后，在上述层间介电层中形成连通所述金属栅极结构的顶部以及所述源/漏区极的接触孔，通过所述接触孔，在露出的所述金属栅极结构的顶部以及所述源/漏区极上形成自对准硅化物，填充金属（通常为钨）于所述接触孔中形成连接实施后端制造工艺而形成的互连金属层与所述自对准硅化物的接触塞。
接下来，可以实施常规的FinFET器件后端制造工艺，包括：多个互连金属层的形成，通常采用双大马士革工艺来完成；金属焊盘的形成，用于实施器件封装时的引线键合。
根据本发明，通过在鳍片101的未被隔离结构102遮蔽的表面形成无定型硅层103来阻止后续实施的快速热退火所引发的为调节鳍片101的阈值电压而实施的离子注入的注入离子剂量的损失，在实施快速热退火之后，无定型硅层103无需去除，鳍片101的表面结构不会受到损伤。
参照图2，其中示出了根据本发明示例性实施例的方法依次实施的步骤的流程图，用于简要示出整个制造工艺的流程。
在步骤201中，提供半导体衬底，在半导体衬底上形成有多个鳍片，在鳍片之间形成有隔离结构；
在步骤202中，实施离子注入，以调节鳍片的阈值电压；
在步骤203中，在鳍片的未被隔离结构遮蔽的表面形成无定型硅层，以阻止后续实施的快速热退火所引发的所述离子注入的注入离子剂量的损失；
在步骤204中，实施快速热退火，使无定型硅层完全重晶态化。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种FinFET器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有多个鳍片，在所述鳍片之间形成有隔离结构；
实施离子注入，以调节所述鳍片的阈值电压；
在所述鳍片的未被所述隔离结构遮蔽的表面形成无定型硅层，以阻止后续实施的快速热退火所引发的所述离子注入的注入离子剂量的损失；
实施所述快速热退火，使所述无定型硅层完全重晶态化。
2.根据权利要求1所述的方法，其特征在于，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
3.根据权利要求1所述的方法，其特征在于，形成所述鳍片的工艺步骤包括：在所述半导体衬底上形成硬掩膜层；图案化所述硬掩膜层，形成用于蚀刻所述半导体衬底以在其上形成所述鳍片的多个彼此隔离的掩膜；采用湿法蚀刻工艺去除所述掩膜。
4.根据权利要求3所述的方法，其特征在于，所述图案化过程的工艺步骤包括：在所述硬掩膜层上形成具有所述掩膜的图案的光刻胶层；采用干法蚀刻工艺去除未被所述光刻胶层所遮蔽的硬掩膜层；采用灰化工艺去除所述光刻胶层。
5.根据权利要求1所述的方法，其特征在于，形成所述隔离结构的工艺步骤包括：在所述半导体衬底上沉积形成绝缘层，以完全覆盖所述鳍片；执行化学机械研磨工艺研磨所述绝缘层，以露出所述鳍片的顶部；采用回蚀刻工艺去除部分所述绝缘层，以形成所述隔离结构。
6.根据权利要求1述的方法，其特征在于，所述无定型硅层的厚度不大于1nm。
7.一种FinFET器件，包括：
半导体衬底；
形成在所述半导体衬底上的多个鳍片；
形成在所述鳍片之间的隔离结构；
形成在所述鳍片的未被所述隔离结构遮蔽的表面上的在为调节所述鳍片的阈值电压而实施的离子注入之后实施的快速热退火期间重晶态化的硅层。
8.根据权利要求7述的FinFET器件，其特征在于，所述硅层的厚度不大于1nm。
9.根据权利要求7述的FinFET器件，其特征在于，所述鳍片的宽度全部相同，或者所述鳍片分为具有不同宽度的多个鳍片组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410073328.6A CN104882379B (zh) | 2014-02-28 | 2014-02-28 | 一种FinFET器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410073328.6A CN104882379B (zh) | 2014-02-28 | 2014-02-28 | 一种FinFET器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104882379A true CN104882379A (zh) | 2015-09-02 |
| CN104882379B CN104882379B (zh) | 2019-02-01 |
Family
ID=53949824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410073328.6A Active CN104882379B (zh) | 2014-02-28 | 2014-02-28 | 一种FinFET器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104882379B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558555A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN106952810A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107564817A (zh) * | 2016-06-30 | 2018-01-09 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件的制造方法 |
| CN107887273A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN108695254A (zh) * | 2017-04-10 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109801879A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 半导体装置以及提供半导体装置的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000687A (zh) * | 2011-09-14 | 2013-03-27 | 联华电子股份有限公司 | 非平面化半导体结构及其工艺 |
| CN103515213A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
-
2014
- 2014-02-28 CN CN201410073328.6A patent/CN104882379B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000687A (zh) * | 2011-09-14 | 2013-03-27 | 联华电子股份有限公司 | 非平面化半导体结构及其工艺 |
| CN103515213A (zh) * | 2012-06-25 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 形成FinFET栅介质层的方法和形成FinFET的方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558555A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN106952810A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的制造方法 |
| CN107564817A (zh) * | 2016-06-30 | 2018-01-09 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件的制造方法 |
| CN107564817B (zh) * | 2016-06-30 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件的制造方法 |
| CN107887273A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN108695254A (zh) * | 2017-04-10 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109801879A (zh) * | 2017-11-16 | 2019-05-24 | 三星电子株式会社 | 半导体装置以及提供半导体装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104882379B (zh) | 2019-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11626508B2 (en) | Structure of a fin field effect transistor (FinFET) | |
| US20230215935A1 (en) | Fets and methods of forming fets | |
| US11101369B2 (en) | FinFET device with controlled channel stop layer depth | |
| KR101372603B1 (ko) | 핀 전계 효과 트랜지스터의 게이트 스택 | |
| KR101534946B1 (ko) | 반도체 디바이스의 컨택 구조물 | |
| US8946060B2 (en) | Methods of manufacturing strained semiconductor devices with facets | |
| US20160087079A1 (en) | Fin field effect transistor | |
| CN103137624A (zh) | 高栅极密度器件和方法 | |
| KR20120036185A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103730366A (zh) | 堆叠纳米线mos晶体管制作方法 | |
| CN104882379A (zh) | 一种FinFET器件及其制造方法 | |
| TW201926651A (zh) | 保護結構以及製作三維記憶體的周邊電路的方法 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| CN104779284B (zh) | 一种FinFET器件及其制造方法 | |
| CN103839819A (zh) | 半导体器件及其制造方法 | |
| CN105097517B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN103839818A (zh) | 半导体器件制造方法 | |
| CN105097516B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN105845573A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN108630609B (zh) | 一种半导体器件的制造方法 | |
| US9184291B2 (en) | FinFET device and method of forming fin in the same | |
| CN109148370B (zh) | 半导体结构及其形成方法 | |
| CN104952725B (zh) | 一种半导体器件及其制造方法 | |
| CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200302 Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co., Ltd Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |