CN103515213A - 形成FinFET栅介质层的方法和形成FinFET的方法 - Google Patents

形成FinFET栅介质层的方法和形成FinFET的方法 Download PDF

Info

Publication number
CN103515213A
CN103515213A CN201210209736.0A CN201210209736A CN103515213A CN 103515213 A CN103515213 A CN 103515213A CN 201210209736 A CN201210209736 A CN 201210209736A CN 103515213 A CN103515213 A CN 103515213A
Authority
CN
China
Prior art keywords
semiconductor fin
shaped thing
semiconductor
layer
monocrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210209736.0A
Other languages
English (en)
Other versions
CN103515213B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210209736.0A priority Critical patent/CN103515213B/zh
Publication of CN103515213A publication Critical patent/CN103515213A/zh
Application granted granted Critical
Publication of CN103515213B publication Critical patent/CN103515213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明公开了一种形成FinFET栅介质层的方法及形成FinFET的方法，在半导体鳍状物表面外延单晶硅后，在氘与惰性气体的混合气体氛围下进行退火，以得到过渡层，解决了栅介质层材料与半导体鳍状物材料之间的晶格失配的问题，并且使得半导体鳍状物表面的粗糙度降低，避免了电荷捕获陷阱的产生，进而提高了半导体器件的性能。

Description

形成FinFET栅介质层的方法和形成FinFET的方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种形成FinFET（FinField-effecttransistor，鳍式场效晶体管）栅介质层的方法以及形成FinFET的方法。
背景技术
随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律不断缩小。为了适应集成电路小型化和高性能的要求，近些年来，三维集成技术得到广泛重视，以MOS为例，即发展出水平多面栅结构、纵向多面栅结构等三维结构。
三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET(Planar DG)以及纵向多面栅MOSFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为FinFET（FinField-effecttransistor，鳍式场效晶体管）结构(电流方向平行于衬底)和Sidewall结构(电流方向垂直于衬底)。
图1a~图1d示出了典型的FinFET结构制造流程，如图1a所示，在半导体衬底10上沉积半导体层11，并在半导体层11上形成图案化的硬掩膜层12，图案化的硬掩膜层12如氮化硅层对应半导体鳍状物的位置；参照图1b，利用干法刻蚀，以图案化的硬掩膜层12为屏蔽刻蚀半导体层11，以形成半导体鳍状物11’；如图1c所示，对所得结构进行热氧化，以在半导体鳍状物11’表面以及半导体衬底10表面生成氧化物13，并以半导体鳍状物11’表面的氧化物13作为栅介质层13；最后，如图1d所示，在半导体衬底10上沉积多晶硅层14以形成栅极14。
基于减少半导体器件尤其是场效应管由于尺寸缩小所带来的漏电流现象的考虑，传统使用的栅介质层材料如二氧化硅、氮氧化硅等只能通过增加厚度来抑制漏电流，因此，现有技术中通常使用高介电常数材料（high-K），如二氧化铪作为栅介质层，以替代传统使用的二氧化硅、氮氧化硅等栅介质层材料。
在实际应用中，栅介质层的材料，尤其诸如二氧化铪类的高介电常数材料与半导体鳍状物（一般为硅材料）之间存在严重的晶格失配问题，因此需要引入过渡层以使得栅介质层与硅之间形成晶格匹配；再者，半导体鳍状物表面的粗糙度过高亦会使得过渡层及栅介质层产生缺陷，形成电荷捕获陷阱（charge trapping center），进而影响器件性能。因此，如何在FinFET中形成栅介质层与半导体鳍状物之间的过渡层，以及改善半导体鳍状物表面粗糙度成为了亟待解决的问题。
发明内容
鉴于此，本发明提供了一种形成FinFET栅介质层的方法和形成FinFET的方法，以解决现有技术中栅介质层与半导体鳍状物之间的晶格失配，以及半导体鳍状物表面粗糙的问题。
本发明采用了如下技术手段：一种形成FinFET栅介质层的方法，包括：
提供形成有半导体鳍状物的半导体衬底；
在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；
在半导体衬底表面以及过渡层表面形成栅介质层。
进一步，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。
进一步，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。
进一步，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。
进一步，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。
本发明还提供了一种形成FinFET的方法，包括：
提供半导体衬底；
在所述半导体衬底上形成半导体层，并预定义半导体鳍状物位置；
在所述半导体层上形成图案化硬掩膜，所述图案化硬掩膜对应所述半导体鳍状物位置；
以所述图案化硬掩膜作为屏蔽，干法刻蚀所述半导体层，以形成半导体鳍状物；
在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；
在半导体衬底表面以及过渡层表面形成栅介质层；
沉积多晶硅层形成栅极。
进一步，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。
进一步，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。
进一步，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。
进一步，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。
采用本发明提供的形成FinFET栅介质层的方法及形成FinFET的方法，在半导体鳍状物表面外延单晶硅后在氘与惰性气体的混合气体氛围下，进行退火以得到过渡层，解决了栅介质层材料与半导体鳍状物材料之间的晶格失配的问题，并且由于惰性气体辅助退火可以有效降低硅晶体表面原子的活性，提高稳定性，避免形成表面悬挂键及与氢氧等离子形成不稳定价键，使得半导体鳍状物表面的粗糙度降低，避免了电荷捕获陷阱的产生，进而提高了半导体器件的性能。
附图说明
图1a~图1d为现有技术中形成FinFET结构的方法流程结构示意图；
图2为本发明一种形成FinFET栅介质层的方法流程图；
图3a~图3d为本发明形成FinFET结构的方法流程结构示意图。
具体实施方式
为了结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图2所示的本发明一种形成FinFET栅介质层的方法，包括：
提供形成有半导体鳍状物的半导体衬底；
在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；
在半导体衬底表面以及过渡层表面形成栅介质层。
为了具体阐述本发明的机制，作为本发明公开的一种形成FinFET方法的典型实施例，结合图3a~图3d，对形成FinFET的方法进行详细描述。
如图3a所示，提供半导体衬底20，半导体衬底20上形成半导体层21，并预定义半导体鳍状物位置；在半导体层21上形成图案化硬掩膜22，图案化硬掩膜对应半导体鳍状物位置；以图案化硬掩膜22作为屏蔽，干法刻蚀半导体层21，以形成半导体鳍状物21（为表达工艺上的连贯性，仍以21标记半导体鳍状物），其中作为优选的，硬掩膜22的材料优选为氮化硅，半导体层21的材料优选为单晶硅；
如图3b所示，去除图案化硬掩膜22，通过紫外线分子外延在半导体鳍状物21表面形成单晶硅层（未示出），并在氘与惰性气体的混合气体氛围下，对半导体衬底20进行退火，以在半导体鳍状物21表面形成过渡层23，作为优选的，单晶硅层的厚度为1nm至10nm，紫外线分子外延的温度为700至800摄氏度，混合气体中的惰性气体为氖、氙、氩中的一种或二种及两种以上的组合，退火的温度为700至800摄氏度，混合气体的流速为0.1至10升每分钟；
参照图3c，在半导体衬底20表面以及过渡层23表面形成栅介质层24，本领域技术人员可根据现有技术，如热氧化、化学气相沉积形成常规的栅介质层材料后刻蚀等技术手段形成栅介质层，在此不再赘述；其中，栅介质层材料可以是如二氧化硅、氮氧化硅等传统材料，亦或高介电常数栅介质层材料如二氧化铪等，作为优选的，本实施例选用二氧化铪作为栅介质层材料；
如图3d所示，在图3c所示结构表面沉积多晶硅层25，并通过刻蚀形成FinFET的栅极结构25，本领域技术人员可通过常规的制备方法实现，对此亦不再赘述。
综上所示，采用本发明提供的形成FinFET栅介质层的方法及形成FinFET的方法，在半导体鳍状物表面外延单晶硅后在氘与惰性气体的混合气体氛围下，进行退火以得到过渡层，解决了栅介质层材料与半导体鳍状物材料之间的晶格失配的问题，并且由于惰性气体辅助退火可以有效降低硅晶体表面原子的活性，提高稳定性，使得半导体鳍状物表面的粗糙度降低，避免了电荷捕获陷阱的产生，进而提高了半导体器件的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种形成FinFET栅介质层的方法，包括：
提供形成有半导体鳍状物的半导体衬底；
在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；
在半导体衬底表面以及过渡层表面形成栅介质层。
2.根据权利要求1所述的方法，其特征在于，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。
3.根据权利要求1所述的方法，其特征在于，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。
4.根据权利要求1所述的方法，其特征在于，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。
5.根据权利要求1所述的方法，其特征在于，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。
6.一种形成FinFET的方法，包括：
提供半导体衬底；
在所述半导体衬底上形成半导体层，并预定义半导体鳍状物位置；
在所述半导体层上形成图案化硬掩膜，所述图案化硬掩膜对应所述半导体鳍状物位置；
以所述图案化硬掩膜作为屏蔽，干法刻蚀所述半导体层，以形成半导体鳍状物；
在所述半导体鳍状物表面外延生成单晶硅层，并在氘与惰性气体的混合气体氛围下，对半导体衬底进行退火，以在所述半导体鳍状物表面形成过渡层；
在半导体衬底表面以及过渡层表面形成栅介质层；
沉积多晶硅层形成栅极。
7.根据权利要求6所述的方法，其特征在于，通过紫外线分子外延在所述半导体鳍状物表面形成单晶硅层，所述单晶硅层的厚度为1nm至10nm，所述紫外线分子外延的温度为700至800摄氏度。
8.根据权利要求6所述的方法，其特征在于，所述惰性气体为氖、氙、氩中的一种或二种及两种以上的组合。
9.根据权利要求6所述的方法，其特征在于，所述退火的温度为700至800摄氏度，所述混合气体的流速为0.1至10升每分钟。
10.根据权利要求6所述的方法，其特征在于，所述半导体鳍状物的材料为单晶硅，所述栅介质层的材料为二氧化铪。
CN201210209736.0A 2012-06-25 2012-06-25 形成FinFET栅介质层的方法和形成FinFET的方法 Active CN103515213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210209736.0A CN103515213B (zh) 2012-06-25 2012-06-25 形成FinFET栅介质层的方法和形成FinFET的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210209736.0A CN103515213B (zh) 2012-06-25 2012-06-25 形成FinFET栅介质层的方法和形成FinFET的方法

Publications (2)

Publication Number Publication Date
CN103515213A true CN103515213A (zh) 2014-01-15
CN103515213B CN103515213B (zh) 2017-04-12

Family

ID=49897746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210209736.0A Active CN103515213B (zh) 2012-06-25 2012-06-25 形成FinFET栅介质层的方法和形成FinFET的方法

Country Status (1)

Country Link
CN (1) CN103515213B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882379A (zh) * 2014-02-28 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
CN105097464A (zh) * 2014-05-06 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种改善栅极结构线宽粗糙度的方法
CN105576024A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20160086732A (ko) * 2015-01-12 2016-07-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 구조 전계 효과 트랜지스터 소자 구조체의 핀의 보호층
CN105826175A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN106571296A (zh) * 2015-10-13 2017-04-19 上海新昇半导体科技有限公司 晶圆的形成方法
TWI579905B (zh) * 2015-04-24 2017-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
WO2017111826A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Deuterium anneal for non-planar iii-v field effect transistor
CN110648971A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法以及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150029A1 (en) * 2003-02-04 2004-08-05 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
US20100048027A1 (en) * 2008-08-21 2010-02-25 International Business Machines Corporation Smooth and vertical semiconductor fin structure
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040150029A1 (en) * 2003-02-04 2004-08-05 Lee Jong-Ho Double-gate FinFET device and fabricating method thereof
US20080054361A1 (en) * 2006-08-30 2008-03-06 Infineon Technologies Ag Method and apparatus for reducing flicker noise in a semiconductor device
US20100048027A1 (en) * 2008-08-21 2010-02-25 International Business Machines Corporation Smooth and vertical semiconductor fin structure
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882379A (zh) * 2014-02-28 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
CN104882379B (zh) * 2014-02-28 2019-02-01 中芯国际集成电路制造(上海)有限公司 一种FinFET器件及其制造方法
CN105097464B (zh) * 2014-05-06 2018-04-10 中芯国际集成电路制造(上海)有限公司 一种改善栅极结构线宽粗糙度的方法
CN105097464A (zh) * 2014-05-06 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种改善栅极结构线宽粗糙度的方法
CN105576024A (zh) * 2014-10-15 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105576024B (zh) * 2014-10-15 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105826175B (zh) * 2015-01-06 2019-05-28 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105826175A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
KR101713422B1 (ko) 2015-01-12 2017-03-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀의 보호층을 포함하는 핀 구조 전계 효과 트랜지스터 소자 구조체 및 그 형성방법
KR20160086732A (ko) * 2015-01-12 2016-07-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 구조 전계 효과 트랜지스터 소자 구조체의 핀의 보호층
TWI579905B (zh) * 2015-04-24 2017-04-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
CN106571296A (zh) * 2015-10-13 2017-04-19 上海新昇半导体科技有限公司 晶圆的形成方法
WO2017111826A1 (en) * 2015-12-26 2017-06-29 Intel Corporation Deuterium anneal for non-planar iii-v field effect transistor
CN110648971A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制造半导体器件的方法以及半导体器件
CN110648971B (zh) * 2018-06-27 2022-03-04 台湾积体电路制造股份有限公司 制造半导体器件的方法以及半导体器件
US11302535B2 (en) 2018-06-27 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Performing annealing process to improve fin quality of a FinFET semiconductor

Also Published As

Publication number Publication date
CN103515213B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
CN103515213A (zh) 形成FinFET栅介质层的方法和形成FinFET的方法
TWI761876B (zh) 半導體裝置的製造方法及電漿處理裝置
US9553025B2 (en) Selective Fin-shaping process
US10714613B2 (en) Semiconductor device
US20180097090A1 (en) Fin field-effct transistor
CN107591362B (zh) 半导体结构及其形成方法
CN104078324A (zh) 堆叠纳米线制造方法
CN103560153B (zh) 一种隧穿场效应晶体管及其制备方法
US20140158990A1 (en) Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
US10510893B2 (en) Method for fabricating FinFET isolation structure
CN104319290B (zh) 三栅石墨烯鳍式场效应晶体管及其制造方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
CN105097533A (zh) 半导体结构的形成方法
CN104347409B (zh) 半导体结构的形成方法
CN105990441A (zh) 半导体器件及其制造方法
CN103377928B (zh) 半导体结构的形成方法、晶体管的形成方法
TWI588944B (zh) 具有漂移區的高壓無接面場效元件及其製造方法
CN106935503B (zh) 半导体器件的形成方法
CN104900590B (zh) 鳍式场效应晶体管及其形成方法
CN102403355A (zh) 半导体装置及其制造方法
US11211479B2 (en) Method of fabricating trimmed fin and fin structure
CN108933174A (zh) 鳍式场效应晶体管及其形成方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN104425270A (zh) 鳍式场效应晶体管及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant