CN105576024B

CN105576024B - 半导体结构及其形成方法

Info

Publication number: CN105576024B
Application number: CN201410546261.3A
Authority: CN
Inventors: 张海洋; 张璇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2014-10-15
Filing date: 2014-10-15
Publication date: 2019-03-12
Anticipated expiration: 2034-10-15
Also published as: CN105576024A

Abstract

一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部侧壁；在高于隔离层的鳍部表面形成外延层；对所述外延层进行化学干法刻蚀，使所述外延层表面的粗糙度下降。上述方法可以提高外延层表面的平整度，提高以此为基础形成的鳍式场效应晶体管的性能。

Description

半导体结构及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(Fin FET)作为一种多栅器件得到了广泛的关注。

图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。

如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部20，鳍部20一般是通过对半导体衬底10刻蚀后得到的；介质层30，覆盖所述半导体衬底10的表面以及鳍部20的侧壁的一部分；栅极结构，横跨在所述鳍部20上，覆盖所述鳍部20的部分顶部和侧壁，栅极结构包括栅介质层41和位于栅介质层上的栅极42。对于鳍式场效应晶体管，鳍部20的顶部以及两侧的侧壁与栅极结构相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。所述栅极结构可以同时横跨一个或两个以上的鳍部。

现有技术中的鳍式场效应晶体管往往会出现栅极漏电的情况，所述鳍式场效应晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，提高鳍式场效应晶体管的性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成鳍部；在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部侧壁；在高于隔离层的鳍部表面形成外延层；对所述外延层进行化学干法刻蚀，使所述外延层表面的粗糙度下降。

可选的，所述外延层的材料为Si、SiGe或Ge。

可选的，所述外延层的厚度为5nm～10nm。

可选的，所述化学干法刻蚀采用的刻蚀气体为CF₄、Br₂或Cl₂，采用微波对所述刻蚀气体进行处理，所述微波功率为2GHz～3GHz，所述反应气体流量为300sccm～500sccm，压强为300mTorr～700mTorr，微波处理后的气体源与半导体衬底之间的距离为25cm～50cm。

可选的，形成所述鳍部的方法包括：在所述半导体衬底表面形成掩膜层和位于掩膜层表面的光刻胶层；对所述光刻胶层进行显影曝光，形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述掩膜层，形成图形化掩膜层；然后去除所述图形化光刻胶层，以所述掩膜层为掩膜，刻蚀半导体衬底，形成鳍部。

可选的，形成所述隔离层的方法包括：在所述半导体衬底表面形成隔离材料，所述隔离材料覆盖鳍部以及鳍部顶部的图形化掩膜层；对所述隔离材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与图形化掩膜层表面齐平；去除所述图形化掩膜层；对所述隔离材料层进行回刻蚀，形成隔离层，使所述隔离层的表面低于鳍部的顶部表面。

可选的，所述掩膜层的材料为氮化硅，所述隔离层的材料为氧化硅。

可选的，回刻蚀所述隔离材料层的方法包括：湿法刻蚀、化学干法刻蚀、容性耦合等离子体刻蚀或远端等离子体刻蚀工艺。

可选的，所述化学干法刻蚀所刻蚀的深度小于外延层的厚度。

可选的，化学干法刻蚀后的外延层的厚度为2nm～6nm。

可选的，采用深沟槽填充工艺或可流动性化学气相沉积工艺形成所述隔离材料。

可选的，还包括：在对所述外延层进行化学干法刻蚀处理后，在隔离层上形成横跨所述鳍部，且覆盖部分外延层的栅极结构；在栅极结构两侧的外延层以及鳍部内形成源极和漏极。

为解决上述问题，本发明的实施例还提供一种采用上述方法形成的半导体结构，包括：半导体衬底；位于半导体衬底表面的鳍部；位于半导体衬底上的隔离层，所述隔离层表面低于鳍部的顶部表面且覆盖部分鳍部侧壁；位于高于隔离层的鳍部表面的外延层，所述外延层表面的粗糙度小于鳍部表面的粗糙度。

可选的，包括：所述外延层的材料为Si。

可选的，所述外延层的厚度为2μm～6μm。

可选的，所述隔离层的材料为氧化硅。

可选的，还包括：位于在隔离层上横跨所述鳍部，且覆盖部分外延层的栅极结构；位于栅极结构两侧的外延层以及鳍部内的源极和漏极。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在半导体衬底上形成鳍部以及隔离层之后，在高于隔离层的部分鳍部表面形成外延层，然后对所述外延层进行化学干法刻蚀，使外延层的粗糙度下降。所述化学干法刻蚀主要采用刻蚀气体与外延层之间发生化学反应，从而对所述外延层进行刻蚀，从而可以减小刻蚀过程对外延层造成物理损伤。在进行所述化学干法刻蚀处理的过程中，外延层表面凸起的部分与刻蚀气体首先接触，且接触面积较大，气体交换速率较快，从而刻蚀气体对于外延层表面的凸起部的刻蚀速率较大；而对于外延层表面的凹陷位置，刻蚀气体进入该凹陷处的难度较大，气体交换速率较慢，使得凹陷位置处的刻蚀气体浓度较低，从而对于外延层表面的凸起部的刻蚀速率较小。由此，随着刻蚀过程的进行，最终使得剩余的外延层的表面粗糙度下降。后续在所述粗糙度下降后的外延层表面形成栅极结构，可以提高栅极结构与外延层之间的界面质量，从而提高形成的鳍式场效应晶体管的性能。

进一步，所述外延层的厚度为5nm～10nm。所述外延层的厚度至少大于鳍部表面凸起处于凹陷处之间的高度差，从而所述外延层能够完全填充满鳍部表面的凹陷位置。所述外延层的厚度不能过大，由于相邻鳍部之间的间距较小，若所述外延层厚度过大，容易导致相邻鳍部表面的外延层之间产生连接。

本发明的技术方案提供的半导体结构，包括：半导体衬底、位于半导体衬底表面的鳍部，以及隔离层，位于高于隔离层的鳍部表面的外延层。所述外延层的表面粗糙度小于鳍部表面的粗糙度。与直接在鳍部表面形成栅极结构相比，在所述外延层表面形成栅极结构，可以提高外延层与栅极结构之间的界面质量，减少栅极漏电流，提高在所述半导体结构基础上形成的鳍式场效应晶体管的性能。

附图说明

图1是本发明的现有技术的鳍式场效应晶体管的结构示意图；

图2至图11是本发明的实施例的半导体结构的形成过程的结构示意图。

具体实施方式

如背景技术所述，现有的鳍式场效应晶体管经常会出现栅极漏电现象，使得鳍式场效应晶体管的可靠性降低。

现有技术中，鳍式场效应晶体管的鳍部通常通过刻蚀半导体衬底形成，在半导体衬底上形成掩膜层以及位于所述掩膜层表面的图形化光刻胶层，所述图形化光刻胶层限定了形成的鳍部的尺寸和位置；然后以所述图形化光刻胶层为掩膜刻蚀掩膜层，将光刻胶层的图形转移到掩膜层；然后再以掩膜层为掩膜刻蚀半导体层，形成鳍部。由于图形化光刻胶层通过对光刻胶层曝光显影形成，图形化光刻胶层的边缘一般较为粗糙；从而转移到掩膜层上的图形边缘也较为粗糙，进而导致形成的鳍部的侧壁表面也较为粗糙。并且，在刻蚀半导体衬底形成鳍部的过程中，采用等离子体刻蚀工艺，等离子体的能量较大，容易对鳍部侧壁表面造成损伤，使得鳍部侧壁粗糙。后续在鳍部表面形成栅极结构，使得栅介质层与鳍部之间的界面质量较差，容易造成栅极漏电，从而影响形成的鳍式场效应晶体管的性能。

本发明的实施例中，在鳍部表面形成外延层，然后对外延层进行化学干法刻蚀处理，使外延层表面的粗糙度下降。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

请参考图2，提供半导体衬底100。

所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。

请参考图3，在所述半导体衬底100表面形成图形化掩膜层110和位于所述图形化掩膜层110表面的图形化光刻胶层120。

形成所述图形化掩膜层110和图形化光刻胶层120的方法包括：在所述半导体衬底100表面形成掩膜层和位于掩膜层表面的光刻胶层；对所述光刻胶层进行曝光显影，形成图形化光刻胶层120；以所述图形化光刻胶层120为掩膜，刻蚀所述掩膜层，形成图形化掩膜层110。

本实施例中，所述图形化掩膜层110的材料为氮化硅。所述图形化光刻胶层120的图形定义了后续形成的鳍部的尺寸和位置。由于采用曝光显影的方式，对光刻胶层进行图形化而形成所述图形化光刻胶层，受到曝光时间、光刻胶材料以及显影液溶剂等影响，形成的图形化光刻胶层的图形边缘具有一定的粗糙度。后续以所述图形化光刻胶层120为掩膜刻蚀掩膜层形成图形化掩膜层110，将图形化光刻胶层120的图形转移到图形化掩膜层110，使得所述图形化掩膜层110的图形边缘也具有一定的粗糙度。后续再以所述图形化掩膜层110作为掩膜刻蚀半导体衬底100形成鳍部，也使得所述鳍部的侧壁也会具有一定的粗糙度。

请参考图4，去除所述图形化光刻胶层120(请参考图3)，以所述图形化掩膜层110为掩膜，刻蚀半导体衬底100，在所述半导体衬底100上形成鳍部101。

可以采用灰化工艺或湿法腐蚀工艺去除所述图形化光刻胶层120，然后刻蚀所述半导体衬底100。

可以采用各向异性干法刻蚀工艺刻蚀半导体衬底100，以形成所述鳍部101。所述各向异性干法刻蚀工艺采用的刻蚀气体包括：CF₄、HBr、和O₂，载气为He。

在本发明的其他实施例中，还可以在半导体衬底100表面形成半导体外延层之后，再采用上述方法对半导体外延层进行刻蚀，形成所述鳍部101。

在刻蚀半导体衬底100形成鳍部101的过程中，等离子体也容易对鳍部101的表面造成物理损伤，增大鳍部101的表面粗糙度。

请参考图5，在半导体衬底100表面形成隔离材料层130，所述隔离材料层130覆盖鳍部101的侧壁且所述隔离材料层130的表面与图形化掩膜层110的表面齐平。

形成所述隔离材料层的方法包括：在所述半导体衬底100表面形成隔离材料，所述隔离材料覆盖鳍部101以及鳍部101顶部的图形化掩膜层110；对所述隔离材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与图形化掩膜层表面齐平。

采用深沟槽填充工艺或可流动性化学气相沉积工艺形成所述隔离材料，可以提高相邻鳍部101之间的隔离材料的填充质量，从而提高形成的隔离材料层的隔离性能。所述隔离材料为氧化硅、碳氧化硅或多孔氧化硅等绝缘介质材料。

采用化学机械研磨工艺对所述隔离材料进行平坦化处理，使所述隔离材料层的表面与图形化掩膜层110表面齐平。

请参考图6，回刻蚀所述隔离材料层130(请参考图5)，在所述半导体衬底100上形成隔离层200，所述隔离层200的表面低于鳍部101的顶部表面且覆盖部分鳍部101侧壁。

本实施例中，先去除所述图形化硬掩膜层110(请参考图5)之后，再回刻蚀所述隔离材料层130。可以采用湿法刻蚀工艺去除所述图形化掩膜层110。在本发明的其他实施例中，也可以采用干法刻蚀工艺去除所述图形化掩膜层110。

回刻蚀所述隔离材料层130的方法包括：湿法刻蚀、化学干法刻蚀、容性耦合等离子体刻蚀或远端等离子体刻蚀工艺。所述湿法刻蚀工艺对鳍部101的侧壁损伤较大，而化学干法刻蚀工艺、容性耦合等离子体刻蚀工艺或者远端等离子体刻蚀工艺对所述隔离材料具有较高的刻蚀选择性，对鳍部101的损伤较小。本实施例中，采用远端等离子体刻蚀工艺对所述隔离材料层130进行回刻蚀，具体的，所述远端等离子体刻蚀工艺采用的刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。所述远端等离子体刻蚀工艺的等离子体的能量较低，刻蚀过程中，可以减少对鳍部101造成的物理损伤。

请参考图7，在高于隔离层200的鳍部101表面形成外延层300。

本实施例中，所述外延层的材料为Si。在本发明的其他实施例中，所述外延层的材料还可以是SiGe或Ge等半导体材料。

本实施例中，采用选择性外延工艺形成所述外延层300，所述外延层300的厚度为5nm～10nm。具体的，所述选择性外延工艺采用的外延气体包括硅源气体、HCl和H₂，其中，硅源气体包括SiH₄或SiH₂Cl₂，硅源气体和HCl的气体流量为1sccm～1000sccm，H₂的流量为0.1slm～50slm，温度为500℃～800℃，压强为1Torr～100Torr。

由于所述选择性外延工艺在鳍部101表面不同位置处的生长速率均匀，所述形成的外延层300表面与鳍部101的表面具有相同的粗糙度。

请参考图8，为图7中虚线圈出部分的局部放大示意图。

图8中示出了鳍部101的粗糙示意图，以及外延层300表面的粗糙度示意图。由于所述外延层300的生长速率在各个位置处都相同，所以，所述外延层300的表面的粗糙度与鳍部101表面的粗糙度一致。

所述外延层300的厚度至少大于鳍部101表面凸起处于凹陷处之间的高度差，从而所述外延层300能够完全填充满鳍部101表面的凹陷位置。所述外延层300的厚度不能过大，由于相邻鳍部101之间的间距较小，若所述外延层300厚度过大，容易导致相邻鳍部101表面的外延层300之间产生连接。本实施例中，所述外延层300的厚度为5nm～10nm。在本发明的其他实施例中，也可以在形成所述鳍部101之后，测量鳍部101表面的粗糙度之后，再设定待形成的外延层300的厚度。

请参考图9，对所述外延层300进行化学干法刻蚀处理，使所述外延层300表面的粗糙度下降。

所述化学干法刻蚀采用的刻蚀气体为CF₄、Br₂或Cl₂，采用微波对所述刻蚀气体进行处理，所述微波功率为2GHz～3GHz，所述反应气体流量为300sccm～500sccm，压强为300mTorr～700mTorr，微波处理后的气体源与半导体衬底之间的距离为25cm～50cm。

所述化学干法刻蚀主要采用刻蚀气体与外延层300(请参考图7)之间发生化学反应，从而对所述外延层300进行刻蚀。采用微波对刻蚀气体进行处理，可以提高刻蚀气体的化学活性，使所述刻蚀气体易于外延层300的材料发生化学反应，从而对外延层300进行刻蚀。

与采用等离子体干法刻蚀工艺相比，所述化学干法刻蚀采用的刻蚀气的能量较小，且微波处理后的气体源与半导体衬底100之间的距离较大(25cm～50cm)，使得到达外延层300表面的刻蚀气体的动能较小，不会对外延层300表面产生例如等离子体轰击等造成的物理损伤，且所述化学干法刻蚀工艺的刻蚀速率较低，易于控制对外延层300的刻蚀深度。并且，所述化学干法刻蚀工艺为各向同性的刻蚀工艺，能够对鳍部101侧壁以及顶部的外延层300同时进行刻蚀。

所述化学干法刻蚀处理使得剩余的外延层301的表面粗糙度下降(请参考图10)。具体的，在进行所述化学干法刻蚀处理的过程中，外延层300(请参考图8)表面凸起的部分与刻蚀气体首先接触，且所述凸起部分与刻蚀气体的接触面积较大，气体交换速率较快，从而刻蚀气体对于外延层300表面的凸起部的刻蚀速率较大；而对于外延层300表面的凹陷位置，刻蚀气体进入该凹陷处的难度较大，气体交换速率较慢，使得凹陷位置处的刻蚀气体浓度较低，从而对于外延层300表面的凸起部的刻蚀速率较小。由此，随着刻蚀过程的进行，最终使得剩余的外延层301的表面粗糙度下降。较佳的，所述外延层301最终具有平坦的表面。

本实施例中，所述化学干法刻蚀工艺对外延层300刻蚀的厚度小于外延层300的厚度，从而避免对鳍部101造成刻蚀，进而避免使鳍部101的尺寸缩小。本实施例中，所述化学干法刻蚀后的外延层301的厚度为2nm～6nm。

在本发明的其他实施例中，也可以对鳍部101直接进行化学干法刻蚀，但是由于所述化学干法刻蚀工艺会造成鳍部101尺寸缩小，使得形成的最终鳍部101的尺寸与设计值之间有较大的偏离，从而影响最终形成的鳍式场效应晶体管的性能。

请参考图11，在隔离层上200上形成横跨所述鳍部101，且覆盖部分外延层301的栅极结构，以及在栅极结构两侧的外延层301以及鳍部101内形成源极和漏极。

所述栅极结构包括栅介质层401以及位于所述栅介质层401表面的栅极402。所述栅介质层401的材料可以是氧化硅，所述栅极402的材料为多晶硅。所述栅介质层401的材料还可以是高K介质材料，例如氧化铪、氧化锆或氧化铝等，所述栅极402的材料为金属材料，例如铝、钛或铂等。

由于外延层301的表面较为平坦，所述栅极结构与外延层301之间的界面质量较高，可以提高形成的鳍式场效应晶体管的性能，提高栅极击穿电压，减少栅极漏电流的产生。

本发明的实施例还提供一种采用上述方法形成的半导体结构。

请参考图11，所述半导体结构包括：半导体衬底100；位于半导体衬底100表面的鳍部101；位于半导体衬底100上的隔离层200，所述隔离层200表面低于鳍部101的顶部表面且覆盖部分鳍部101侧壁；位于高于隔离层200的鳍部101表面的外延层301，所述外延层301表面的粗糙度小于鳍部101表面的粗糙度。

所述外延层301的材料为Si、SiGe或Ge。

所述外延层301的厚度为2μm～6μm，所述外延层301表面平坦，所述外延层301的表面粗糙度小于鳍部101的表面粗糙度。

所述隔离层200的材料为氧化硅、碳氧化硅或多孔氧化硅等。

所述半导体结构还包括：位于在隔离层200上横跨所述鳍部101，且覆盖部分外延层301的栅极结构；位于栅极结构两侧的外延层301以及鳍部101内的源极和漏极。所述栅极结构包括栅介质层401以及位于所述栅介质层401表面的栅极402。所述栅介质层401的材料可以是氧化硅，所述栅极402的材料为多晶硅。所述栅介质层401的材料还可以是高K介质材料，例如氧化铪、氧化锆或氧化铝等，所述栅极402的材料为金属材料，例如铝、钛或铂等。

由于所述外延层301的表面粗糙度小于鳍部101的表面粗糙度，所以，所述栅极结构与外延层301之间的界面质量较高，可以减少栅极漏电流的发生，提高形成的鳍式场效应晶体管的性能。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成鳍部；

在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面且覆盖部分鳍部侧壁；

在高于隔离层的鳍部表面形成外延层；

对所述外延层进行化学干法刻蚀，使所述外延层表面的粗糙度下降；

所述化学干法刻蚀采用的刻蚀气体为CF₄、Br₂或Cl₂，采用微波对所述刻蚀气体进行处理，所述微波功率为2GHz～3GHz，所述刻蚀气体流量为300sccm～500sccm，压强为300mTorr～700mTorr，微波处理后的气体源与半导体衬底之间的距离为25cm～50cm。

2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层的材料为Si、SiGe或Ge。

3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述外延层的厚度为5nm～10nm。

4.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述鳍部的方法包括：在所述半导体衬底表面形成掩膜层和位于掩膜层表面的光刻胶层；对所述光刻胶层进行显影曝光，形成图形化光刻胶层；以所述图形化光刻胶层为掩膜，刻蚀所述掩膜层，形成图形化掩膜层；然后去除所述图形化光刻胶层，以所述掩膜层为掩膜，刻蚀半导体衬底，形成鳍部。

5.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成所述隔离层的方法包括：在所述半导体衬底表面形成隔离材料，所述隔离材料覆盖鳍部以及鳍部顶部的图形化掩膜层；对所述隔离材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与图形化掩膜层表面齐平；去除所述图形化掩膜层；对所述隔离材料层进行回刻蚀，形成隔离层，使所述隔离层的表面低于鳍部的顶部表面。

6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为氮化硅，所述隔离层的材料为氧化硅、碳氧化硅或多孔氧化硅。

7.根据权利要求5所述的半导体结构的形成方法，其特征在于，回刻蚀所述隔离材料层的方法包括：湿法刻蚀、化学干法刻蚀、容性耦合等离子体刻蚀或远端等离子体刻蚀工艺。

8.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述化学干法刻蚀所刻蚀的深度小于外延层的厚度。

9.根据权利要求8所述的半导体结构的形成方法，其特征在于，化学干法刻蚀后的外延层的厚度为2nm～6nm。

10.根据权利要求5所述的半导体结构的形成方法，其特征在于，采用深沟槽填充工艺或可流动性化学气相沉积工艺形成所述隔离材料。

11.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述外延层进行化学干法刻蚀处理后，在隔离层上形成横跨所述鳍部，且覆盖部分外延层的栅极结构；在栅极结构两侧的外延层以及鳍部内形成源极和漏极。