CN104347421A - 鳍式场效应管的形成方法 - Google Patents
鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN104347421A CN104347421A CN201310342056.0A CN201310342056A CN104347421A CN 104347421 A CN104347421 A CN 104347421A CN 201310342056 A CN201310342056 A CN 201310342056A CN 104347421 A CN104347421 A CN 104347421A
- Authority
- CN
- China
- Prior art keywords
- side wall
- width
- field effect
- fin field
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 78
- 230000005669 field effect Effects 0.000 title claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 34
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 28
- 239000007788 liquid Substances 0.000 claims description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 238000001039 wet etching Methods 0.000 claims description 20
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 239000012895 dilution Substances 0.000 claims description 11
- 238000010790 dilution Methods 0.000 claims description 11
- 239000000428 dust Substances 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 206010067482 No adverse event Diseases 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有牺牲层；在所述半导体衬底表面形成第一侧墙，所述第一侧墙位于牺牲层两侧；在所述半导体衬底表面形成第二侧墙，所述第二侧墙位于形成有第一侧墙的牺牲层两侧；去除牺牲层；刻蚀第一侧墙或第二侧墙，使得相邻第一侧墙的距离与相邻第二侧墙的距离相等；以第一侧墙和第二侧墙为掩膜，刻蚀半导体衬底形成鳍部；去除位于鳍部表面的第一侧墙及第二侧墙。本发明形成的鳍式场效应管具有较小宽度的鳍部，鳍部的宽度与第一侧墙及第二侧墙的宽度之和相同，且鳍部顶端两侧的圆滑度一致，形成的鳍式场效应管性能得到提高。
Description
技术领域
本发明涉及半导体器件制作领域，特别涉及鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断（pinch off）沟道的难度也越来越大，使得亚阈值漏电（subthreshold leakage）现象，即所谓的短沟道效应（SCE：short-channel effects）更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管（FinFET）。FinFET中，栅至少可以从两侧对超薄体（鳍部）进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路生成技术的兼容性。
然而，为满足摩尔定律的发展趋势，鳍式场效应管的鳍部也要求具有更小的宽度，传统的掩膜版为掩膜刻蚀半导体衬底形成的鳍部宽度已不能满足需求，研究具有更小宽度鳍部的鳍式场效应管成为当前亟需解决的问题。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，以第一侧墙及第二侧墙为掩膜刻蚀半导体衬底，调整相邻第一侧墙的距离以及相邻第二侧墙的距离，使得形成的相邻鳍部距离相等，形成的鳍部顶端形貌对称，且形成的鳍部宽度小。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有牺牲层；在所述半导体衬底表面形成第一侧墙，所述第一侧墙位于牺牲层两侧；在所述半导体衬底表面形成第二侧墙，所述第二侧墙位于形成有第一侧墙的牺牲层两侧；去除牺牲层；测量相邻第一侧墙的距离为第一宽度，测量相邻第二侧墙的距离为第二宽度；若所述第一宽度与第二宽度不相等，对应刻蚀第一侧墙或第二侧墙，直至第一宽度与第二宽度相等；以第一侧墙和第二侧墙为掩膜，刻蚀半导体衬底形成鳍部；去除位于鳍部表面的第一侧墙及第二侧墙。
可选的，所述第一侧墙和第二侧墙的材料不同。
可选的，所述第一侧墙或第二侧墙的材料为氮化物或氧化物。
可选的，所述氮化物为SiN。
可选的，所述氧化物为SiO2。
可选的，所述第一侧墙的宽度为20埃至200埃。
可选的，所述第二侧墙的宽度为20埃至200埃。
可选的，所述第一侧墙或第二侧墙的形成工艺为化学气相沉积或原子层沉积。
可选的，所述第一侧墙和第二侧墙为两步工艺形成或一步工艺形成的ON结构。
可选的，若所述第一宽度与第二宽度不相等，对应刻蚀第一侧墙或第二侧墙包括两种情况：刻蚀前，所述第一宽度大于第二宽度，则刻蚀第二侧墙，直至第二宽度与第一宽度相等；刻蚀前，所述第一宽度小于第二宽度，则刻蚀第一侧墙，直至第一宽度与第二宽度相等。
可选的，所述刻蚀第一侧墙或第二侧墙的工艺为湿法刻蚀。
可选的，第一侧墙的材料为氧化物时，所述湿法刻蚀的刻蚀液体为SiCoNi或稀释的氢氟酸。
可选的，第一侧墙的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸。
可选的，第二侧墙的材料为氧化物时，所述湿法刻蚀的刻蚀液体为SiCoNi或稀释的氢氟酸。
可选的，第二侧墙的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸。
可选的，所述牺牲层为光刻胶层或先进图案膜层。
可选的，所述先进图案膜层的材料为无定形碳。
可选的，去除牺牲层的工艺为干法刻蚀。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的实施例在半导体衬底表面形成牺牲层，在所述牺牲层两侧依次形成第一侧墙和第二侧墙；去除牺牲层后，刻蚀第一侧墙或第二侧墙，使得相邻第一侧墙的距离与相邻第二侧墙的距离相等；以刻蚀后的第一侧墙或第二侧墙为掩膜，刻蚀半导体衬底形成鳍部。由于刻蚀半导体衬底形成鳍部时，相邻第一侧墙的距离与相邻第二侧墙的距离相等，因此鳍部顶端两侧的刻蚀条件相同，即鳍部顶端两侧被刻蚀的速率一致，使得形成的鳍部顶端两侧的圆滑度相同，从而提高后续形成的栅极结构与鳍部间的界面态，鳍部顶端区域的缺陷少，进而提高鳍式场效应管的可靠性，形成具有高性能的鳍式场效应管。
进一步，本发明的实施例中第一侧墙和第二侧墙的材料不同，且第一侧墙或第二侧墙的材料为氧化物或氮化物。在刻蚀第一侧墙或第二侧墙工艺过程中，SiCoNi或稀释的氢氟酸作为刻蚀液体时，刻蚀氧化物的速率快，而对氮化物基本无影响；热磷酸溶液作为刻蚀液体时，刻蚀氮化物的速率快，而对氧化物基本无影响。因此，本发明实施例中刻蚀第一侧墙的工艺对第一侧墙的宽度无影响，刻蚀第二侧墙的工艺对第一侧墙的宽度无影响；通过湿法刻蚀减薄第一侧墙或第二侧墙的宽度的工艺简单可行。
同时，与传统的掩膜版作为掩膜层时的特征尺寸相比，第一侧墙及第二侧墙的宽度之和小的多，第一侧墙的宽度为20埃至200埃，第二侧墙的宽度为20埃至200埃。本发明实施例形成的鳍部具有与第一侧墙及第二侧墙宽度之和相同的宽度，与现有技术相比，本发明形成鳍式场效应管具有较小宽度的鳍部，鳍式场效应管的集成度高。
附图说明
图1至图5为本发明一实施例鳍式场效应管形成过程的剖面结构示意图；
图6至图12为本发明另一实施例鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，为满足摩尔定律的发展趋势，鳍式场效应管的鳍部宽度要求越来越小，传统掩膜层的宽度难以满足鳍部具有极小宽度的需求。
目前采用的解决方法是侧墙图形转移法（SIT：Spacer Image Transfer）形成鳍式场效应管的鳍部。由于形成的侧墙具有比传统掩膜层更窄的宽度，因此以所述侧墙为掩膜刻蚀半导体衬底，形成的鳍部宽度更小。
为此，针对鳍式场效应管的形成工艺进行研究。
图1至图5为本发明一实施例鳍式场效应管形成过程的剖面结构示意图。
请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有多个牺牲层101。
请参考图2，在所述半导体衬底表面形成侧墙102，所述侧墙102紧挨牺牲层101两侧。
请参考图3，去除牺牲层101。
请参考图4，以所述侧墙102为掩膜层，刻蚀半导体衬底100形成鳍部103。
请参考图5，去除所述侧墙102。
上述方法形成的鳍式场效应管的鳍部103顶端各区域圆滑度不同，各鳍部顶端的形貌不对称，对鳍式场效应管的电学性能造成不良影响。
针对鳍式场效应管的形成方法进行进一步研究，引发上述问题的原因为：
牺牲层101所在区域为第一区域，所述第一区域宽度为W1，去除牺牲层101之前，相邻侧墙102所包括的区域为第二区域，所述第二区域宽度为W2。
理想情况下，第一区域宽度W1与第二区域宽度W2相等，则后续刻蚀形成各鳍部顶端两侧的工艺条件一致，形成的各鳍部顶端具有对称的形貌，但在实际工艺过程中，第一区域宽度W1和第二区域宽度W2难以做到完全一致，导致各鳍部顶端两侧的刻蚀工艺条件不同，形成的各鳍部顶端的形貌不对称。
若第一区域宽度W1小于第二区域宽度W2，则后续在刻蚀形成鳍部工艺过程中，沿第一区域刻蚀半导体衬底的刻蚀气体含量比第二区域刻蚀气体含量少，因此靠近第一区域的鳍部顶端区域被刻蚀的速率小，而靠近第二区域的鳍部顶端区域被刻蚀的速率大，形成如图5所述的不对称鳍部形貌。
同样的，若第一区域宽度W1大于第二区域宽度W2，则靠近第一区域的鳍部顶端区域被刻蚀速率大，而靠近第二区域的鳍部顶端区域被刻蚀的速率小，形成的鳍部顶端形貌也是不对称。
鳍式场效应管的鳍部顶端形貌不对称，会造成后续形成的栅极结构与鳍部接触面出现缺陷，降低鳍式场效应管的可靠性及电学性能。
为此，本发明提供一种优化的鳍式场效应管的形成方法，在半导体衬底表面牺牲层两侧形成第一侧墙及位于第一侧墙两侧的第二侧墙，去除牺牲层后，刻蚀第一侧墙或第二侧墙，使得相邻第一侧墙的距离与相邻第二侧墙的距离相等，后续以第一侧墙及第二侧墙为掩膜，刻蚀半导体衬底形成鳍部时，各鳍部顶端两侧的刻蚀工艺条件相同，刻蚀形成的各鳍部顶端具有对称的形貌，提高了鳍式场效应管的电学性能，且鳍部的宽度与刻蚀后的第一侧墙及第二侧墙的宽度之和相同，均具有较小的宽度。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图6至图12为本发明另一实施例鳍式场效应管形成过程的剖面结构示意图。
请参考图6，提供半导体衬底200，所述半导体衬底200表面形成有牺牲层201。
所述半导体衬底200的材料为硅、锗、锗化硅、砷化镓、碳化硅或绝缘体上的硅。
本实施例中，所述半导体衬底200的材料为硅。
所述牺牲层201为光刻胶层（PR：Photo Resist）或先进图案膜层（APF：Advanced Patterning Film）。
本实施例中，所述牺牲层201为APF，所述APF的材料为无定形碳（Amorphous Carbon），所述牺牲层201的宽度为500埃至2000埃。
请参考图7，在半导体衬底200表面形成第一侧墙202，所述第一侧墙202位于牺牲层201两侧。
所述第一侧墙202作为后续刻蚀半导体衬底200形成鳍部的部分掩膜层。
所述第一侧墙202的材料为氮化物或氧化物，所述氮化物为SiN，所述氧化物为SiO2。
所述第一侧墙202的形成工艺为化学气相沉积或原子层沉积。
本实施例中，所述第一侧墙202的材料为SiO2，所述第一侧墙202的宽度为20埃至200埃，所述第一侧墙202的形成工艺为化学气相沉积。
请参考图8，在所述半导体衬底200表面形成第二侧墙203，所述第二侧墙203位于形成有第一侧墙202的牺牲层201两侧。
所述第二侧墙203和第一侧墙202共同构成后续刻蚀半导体衬底200的掩膜。
所述第二侧墙203的材料为氮化物或氧化物，所述氮化物为SiN，所述氧化物为SiO2。
所述第二侧墙203的形成工艺为化学气相沉积或原子层沉积。
所述第二侧墙203和所述第一侧墙202的材料不同。
由于所述第二侧墙203和第一侧墙202的材料不同，则第二侧墙203和第一侧墙202的刻蚀选择比不同，后续刻蚀第一侧墙202的工艺不会对第二侧墙203造成影响，刻蚀第二侧墙203的工艺不会对第一侧墙202造成影响。
本实施例中，以所述第一侧墙202的材料为SiO2作示范性说明，则所述第二侧墙203的材料为SiN，所述第二侧墙203的宽度为20埃至200埃，采用化学气相沉积工艺形成所述第二侧墙203。
需要说明的是，所述第一侧墙202和第二侧墙203可以为两步工艺形成，所述第一侧墙202和第二侧墙203也可以为一步工艺形成的ON（Oxide-Nitride）结构。
请参考图9，去除牺牲层201。
去除牺牲层201的工艺为干法刻蚀。
作为一个实施例，干法刻蚀去除牺牲层201的具体工艺为：刻蚀气体为HBr和O2，HBr流量为100sccm至500sccm，O2流量为1sccm至50sccm，反应腔室压强为1毫托至50毫托，刻蚀的高频射频频率为100瓦至500瓦，低频射频频率为0瓦至200瓦。
请继续参考图9，测量相邻第一侧墙202的距离为第一宽度W3，测量相邻第二侧墙203的距离为第二宽度W4。
实际工艺中，由于工艺条件的限制，所述第一宽度W3和第二宽度W4难以做到相等。
请参考图10，若所述第一宽度W3与第二宽度W4不相等，对应刻蚀第一侧墙202或第二侧墙203，直至第一宽度W3与第二宽度W4相等。
若所述第一宽度W3与第二宽度W4不相等，对应刻蚀第一侧墙202或第二侧墙203包括两种情况：刻蚀前，所述第一宽度W3大于第二宽度W4，则刻蚀第二侧墙203，直至第二宽度W4与第一宽度W3相等；刻蚀前，所述第一宽度W3小于第二宽度W4，则刻蚀第一侧墙202，直至第一宽度W3与第二宽度W4相等。
刻蚀第一侧墙202或第二侧墙203的工艺为湿法刻蚀。
刻蚀第一侧墙202且第一侧墙202的材料为氧化物时，所述刻蚀液体为SiCoNi或稀释的氢氟酸（DHF：Dilute HF），其中，稀释的氢氟酸中，水和氢氟酸的体积比为50:1至1000:1。
刻蚀第一侧墙202且第一侧墙202的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸溶液，其中，热磷酸溶液中，温度为120度至200度，磷酸的质量百分比为65%至85%。
刻蚀第二侧墙203且第二侧墙203的材料为氧化物时，所述刻蚀液体为SiCoNi或稀释的氢氟酸（DHF：Dilute HF），其中，稀释的氢氟酸中，水和氢氟酸的体积比为50:1至1000:1。
刻蚀第二侧墙203且第二侧墙203的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸溶液，其中，热磷酸溶液中，温度为120度至200度，磷酸的质量百分比为65%至85%。
SiCoNi或稀释的氢氟酸作为刻蚀液体，所述刻蚀液体刻蚀氧化物的速率很快，而氮化物几乎不被SiCoNi或稀释的氢氟酸刻蚀；热磷酸溶液作为刻蚀液体，所述刻蚀液体刻蚀氮化物的速率很快，而氧化物几乎不被热磷酸溶液刻蚀。因此，刻蚀第一侧墙202的工艺对第二侧墙203无不良影响，刻蚀第二侧墙203的工艺对第一侧墙202无不良影响。
刻蚀前，第一宽度W3与第二宽度W4之差的绝对值的一半（W3-W4/2），即为第一侧墙202或第二侧墙203需要被刻蚀的宽度，选择一定浓度的刻蚀液体后，所述刻蚀液体的刻蚀速率即为已知，依据第一侧墙202或第二侧墙203需要被刻蚀的宽度以及刻蚀速率，可知湿法刻蚀工艺的刻蚀时间。
本实施例中，以刻蚀前第一宽度W3大于第二宽度W4，且第一侧墙202的材料为SiO2，第二侧墙203的材料为SiN做示范性说明。
本实施例中，相邻第一侧墙202的距离第一宽度W3大于相邻第二侧墙203的距离第二宽度W4，刻蚀第二侧墙203；刻蚀后，相邻第二侧墙203的距离第二宽度W4变大，使得第二宽度W4与第一宽度W3相等。
刻蚀第二侧墙203的工艺为湿法刻蚀。
所述第二侧墙203的材料为SiN，则所述湿法刻蚀采用的刻蚀液体为热磷酸溶液。其中，热磷酸溶液中，温度为120度至200度，H3PO4的质量百分比为65%至85%。
刻蚀前的第一宽度W3与第二宽度W4之差的一半，即(W3-W4)/2，为第二侧墙203的待刻蚀的宽度。
选择一定浓度的热磷酸溶液作为刻蚀液体后，所述刻蚀液体的刻蚀速率即为已知，依据各第二侧墙203的待刻蚀的宽度以及刻蚀液体的刻蚀速率，可得出刻蚀第二侧墙203的湿法刻蚀工艺时间。
请参考图11，以第一侧墙202及第二侧墙203为掩膜，刻蚀半导体衬底200形成鳍部204。
刻蚀半导体衬底200形成鳍部204的工艺为干法刻蚀。
相邻第一侧墙202与半导体衬底200表面构成第一开口，相邻第二侧墙203与半导体衬底200表面构成第二开口；由于第一侧墙202或第二侧墙203经过刻蚀后，相邻第一侧墙202的距离第一宽度W3与相邻第二侧墙203的距离第二宽度W4相等，则第一开口与第二开口的宽度相等。
以第一侧墙202和第二侧墙203为掩膜，沿第一开口及第二开口刻蚀半导体衬底200形成鳍部。
由于第一开口及第二开口的宽度相同，则沿第一开口刻蚀半导体衬底200与沿第二开口刻蚀半导体衬底200的刻蚀条件相同，即第一开口和第二开口的干法刻蚀的刻蚀气体含量相同。因此位于后续形成的鳍部204顶端两侧区域的半导体衬底200被刻蚀的速率相同，形成的鳍部204顶端两侧的圆滑度一致，鳍部204顶端具有对称的形貌，后续在顶端形貌对称的鳍部204顶部和侧墙形成栅极结构，栅极结构与鳍部204间的缺陷少，形成的鳍式场效应管具有优异的电学性能。
本实施例中，所述干法刻蚀的具体工艺为：刻蚀气体为Cl2和HBr，反应腔室压强为1毫托至50毫托，刻蚀高频射频功率为150瓦至500瓦，刻蚀低频射频功率为0瓦至150瓦，HBr流量为100sccm至1000sccm，Cl2流量为10sccm至500sccm。
在干法刻蚀工艺过程中，沿第一开口刻蚀半导体衬底200的Cl2和HBr的气体含量，与沿第二开口刻蚀半导体衬底200的Cl2和HBr的气体含量相同，且反应腔室内各区域压强相同，刻蚀功率相同，因此，鳍部顶端所在的半导体衬底200靠近第一开口位置和靠近第二开口位置被刻蚀的速率相同。形成的鳍部204顶端具有对称的形貌，有利于提高在鳍部204表面形成的栅极结构的质量，从而提高鳍式场效应管的性能。
且由于第一侧墙202和第二侧墙203的宽度之和比传统光刻胶为掩膜层的特征尺寸小很多，因此以第一侧墙202和第二侧墙203为掩膜，形成的鳍部204宽度与第一侧墙202和第二侧墙203的宽度之和相等，即形成的鳍部204也具有较小的宽度。
请参考图12，去除位于鳍部204表面的第一侧墙202及第二侧墙203。
去除第一侧墙202及第二侧墙203的工艺为干法刻蚀或湿法刻蚀。
优选的，采用对氧化物及氮化物的刻蚀速率快，对硅刻蚀速率慢的干法刻蚀工艺去除第一侧墙202及第二侧墙203。
后续形成鳍式场效应管的源极、漏极以及栅极结构。由于鳍部204的顶部两侧圆滑度相同，因此后续形成的栅极结构与鳍部204的接触处具有良好的表面态，有利于形成高性能的鳍式场效应管。
综上，本发明的技术方案具有以下优点：
本发明的实施例中，在半导体衬底表面形成牺牲层，在牺牲层两侧依次形成第一侧墙和第二侧墙；去除牺牲层后，刻蚀减薄第一侧墙或第二侧墙的宽度，使得相邻第一侧墙的距离与相邻第二侧墙的距离相等；以刻蚀后的第一侧墙和第二侧墙为掩膜，刻蚀半导体衬底形成鳍部。
首先，相邻第一侧墙的距离与相邻第二侧墙的距离相等，则刻蚀半导体衬底形成鳍部时，鳍部顶端两侧的刻蚀气体含量相同，鳍部顶端两侧区域刻蚀速率相同，因此，形成的鳍部顶端两侧圆滑度相同，后续形成栅极结构时，栅极结构与鳍部之间具有良好的表面态，提高了鳍式场效应管的可靠性及电学性能。
其次，本发明实施例中形成的鳍部的宽度与刻蚀后的第一侧墙及第二侧墙宽度之和相同，与现有技术相比，第一侧墙及第二侧墙的宽度之和比传统掩膜层的特征尺寸小的多。因此，本发明实施例，形成的鳍式场效应管具有较小的宽度，形成的鳍式场效应管集成度高。
再次，第一侧墙和第二侧墙的材料不同，不同的湿法刻蚀液体对第一侧墙和第二侧墙的刻蚀选择比不同，因此在刻蚀第一侧墙时刻蚀工艺对第二侧墙无损伤，刻蚀第二侧墙时刻蚀工艺对第一侧墙无损伤，为得到相邻第一侧墙的距离和相邻第二侧墙的距离相等这一目的的工艺简单可行。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有牺牲层；
在所述半导体衬底表面形成第一侧墙，所述第一侧墙位于牺牲层两侧；
在所述半导体衬底表面形成第二侧墙，所述第二侧墙位于形成有第一侧墙的牺牲层两侧；
去除牺牲层；
测量相邻第一侧墙的距离为第一宽度，测量相邻第二侧墙的距离为第二宽度；
若所述第一宽度与第二宽度不相等，对应刻蚀第一侧墙或第二侧墙，直至第一宽度与第二宽度相等；
以第一侧墙和第二侧墙为掩膜，刻蚀半导体衬底形成鳍部；
去除位于鳍部表面的第一侧墙及第二侧墙。
2.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一侧墙和第二侧墙的材料不同。
3.根据权利要求2所述的鳍式场效应管的形成方法，其特征在于，所述第一侧墙或第二侧墙的材料为氮化物或氧化物。
4.根据权利要求3所述的鳍式场效应管的形成方法，其特征在于，所述氮化物为SiN。
5.根据权利要求3所述的鳍式场效应管的形成方法，其特征在于，所述氧化物为SiO2。
6.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一侧墙的宽度为20埃至200埃。
7.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第二侧墙的宽度为20埃至200埃。
8.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一侧墙或第二侧墙的形成工艺为化学气相沉积或原子层沉积。
9.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一侧墙和第二侧墙为两步工艺形成或一步工艺形成的ON结构。
10.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，若所述第一宽度与第二宽度不相等，对应刻蚀第一侧墙或第二侧墙包括两种情况：刻蚀前，所述第一宽度大于第二宽度，则刻蚀第二侧墙，直至第二宽度与第一宽度相等；刻蚀前，所述第一宽度小于第二宽度，则刻蚀第一侧墙，直至第一宽度与第二宽度相等。
11.根据权利要求10所述的鳍式场效应管的形成方法，其特征在于，所述刻蚀第一侧墙或第二侧墙的工艺为湿法刻蚀。
12.根据权利要求11所述的鳍式场效应管的形成方法，其特征在于，刻蚀第一侧墙且第一侧墙的材料为氧化物时，所述湿法刻蚀的刻蚀液体为SiCoNi或稀释的氢氟酸。
13.根据权利要求11所述的鳍式场效应管的形成方法，其特征在于，刻蚀第一侧墙且第一侧墙的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸溶液。
14.根据权利要求11所述的鳍式场效应管的形成方法，其特征在于，刻蚀第二侧墙且第二侧墙的材料为氧化物时，所述湿法刻蚀的刻蚀液体为SiCoNi或稀释的氢氟酸。
15.根据权利要求11所述的鳍式场效应管的形成方法，其特征在于，刻蚀第二侧墙且第二侧墙的材料为氮化物时，所述湿法刻蚀的刻蚀液体为热磷酸溶液。
16.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述牺牲层为光刻胶层或先进图案膜层。
17.根据权利要求16所述的鳍式场效应管的形成方法，其特征在于，所述先进图案膜层的材料为无定形碳。
18.根据权利要求1所述的鳍式场效应管的形成方法，其特征在于，去除牺牲层的工艺为干法刻蚀。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310342056.0A CN104347421A (zh) | 2013-08-07 | 2013-08-07 | 鳍式场效应管的形成方法 |
| US14/336,050 US9508609B2 (en) | 2013-08-07 | 2014-07-21 | Fin field effect transistor and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310342056.0A CN104347421A (zh) | 2013-08-07 | 2013-08-07 | 鳍式场效应管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104347421A true CN104347421A (zh) | 2015-02-11 |
Family
ID=52447895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310342056.0A Pending CN104347421A (zh) | 2013-08-07 | 2013-08-07 | 鳍式场效应管的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9508609B2 (zh) |
| CN (1) | CN104347421A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109716528A (zh) * | 2016-09-20 | 2019-05-03 | 高通股份有限公司 | 用于小于20nm的鳍间距的新的自对准四重图案化工艺 |
| CN112563200A (zh) * | 2019-09-26 | 2021-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8637411B2 (en) | 2010-04-15 | 2014-01-28 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
| US9373500B2 (en) | 2014-02-21 | 2016-06-21 | Lam Research Corporation | Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications |
| US9892917B2 (en) * | 2010-04-15 | 2018-02-13 | Lam Research Corporation | Plasma assisted atomic layer deposition of multi-layer films for patterning applications |
| US9997357B2 (en) | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
| US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
| JP6538300B2 (ja) | 2012-11-08 | 2019-07-03 | ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | 感受性基材上にフィルムを蒸着するための方法 |
| US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
| CN107851559B (zh) * | 2015-06-26 | 2022-04-26 | 东京毅力科创株式会社 | 气相蚀刻系统和方法 |
| US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
| US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
| US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
| US9978621B1 (en) | 2016-11-14 | 2018-05-22 | Applied Materials, Inc. | Selective etch rate monitor |
| US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| CN109979881B (zh) * | 2017-12-28 | 2023-07-18 | 中芯国际集成电路制造(北京)有限公司 | 静态随机存取存储器的结构及其形成方法 |
| US10204781B1 (en) | 2018-02-14 | 2019-02-12 | Applied Materials, Inc. | Methods for bottom up fin structure formation |
| US10439047B2 (en) | 2018-02-14 | 2019-10-08 | Applied Materials, Inc. | Methods for etch mask and fin structure formation |
| CN112071805A (zh) * | 2019-06-10 | 2020-12-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| CN101183664A (zh) * | 2006-11-14 | 2008-05-21 | 国际商业机器公司 | 半导体结构及制造多个鳍片场效应晶体管的方法 |
| US20090246954A1 (en) * | 2008-03-27 | 2009-10-01 | Seiro Miyoshi | Method of manufacturing semiconductor device |
| US20100197096A1 (en) * | 2009-02-04 | 2010-08-05 | Advanced Micro Devices, Inc. | Methods for fabricating finfet structures having different channel lengths |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8852851B2 (en) * | 2006-07-10 | 2014-10-07 | Micron Technology, Inc. | Pitch reduction technology using alternating spacer depositions during the formation of a semiconductor device and systems including same |
| US8003466B2 (en) * | 2008-04-08 | 2011-08-23 | Advanced Micro Devices, Inc. | Method of forming multiple fins for a semiconductor device |
| US8268689B2 (en) * | 2010-08-23 | 2012-09-18 | International Business Machines Corporation | Multiple threshold voltages in field effect transistor devices |
| US20130244437A1 (en) * | 2012-03-15 | 2013-09-19 | Globalfoundries Inc. | Methods of forming features on an integrated circuit product using a novel compound sidewall image transfer technique |
| US8900937B2 (en) * | 2013-03-11 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device structure and methods of making same |
| US9331201B2 (en) * | 2013-05-31 | 2016-05-03 | Globalfoundries Inc. | Multi-height FinFETs with coplanar topography background |
| US9196485B2 (en) * | 2014-02-25 | 2015-11-24 | International Business Machines Corporation | Stacked sidewall patterning |
| US9431265B2 (en) * | 2014-09-29 | 2016-08-30 | International Business Machines Corporation | Fin cut for tight fin pitch by two different sit hard mask materials on fin |
-
2013
- 2013-08-07 CN CN201310342056.0A patent/CN104347421A/zh active Pending
-
2014
- 2014-07-21 US US14/336,050 patent/US9508609B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795830A (en) * | 1995-06-06 | 1998-08-18 | International Business Machines Corporation | Reducing pitch with continuously adjustable line and space dimensions |
| CN101183664A (zh) * | 2006-11-14 | 2008-05-21 | 国际商业机器公司 | 半导体结构及制造多个鳍片场效应晶体管的方法 |
| US20090246954A1 (en) * | 2008-03-27 | 2009-10-01 | Seiro Miyoshi | Method of manufacturing semiconductor device |
| US20100197096A1 (en) * | 2009-02-04 | 2010-08-05 | Advanced Micro Devices, Inc. | Methods for fabricating finfet structures having different channel lengths |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109716528A (zh) * | 2016-09-20 | 2019-05-03 | 高通股份有限公司 | 用于小于20nm的鳍间距的新的自对准四重图案化工艺 |
| CN112563200A (zh) * | 2019-09-26 | 2021-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN112563200B (zh) * | 2019-09-26 | 2023-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150041867A1 (en) | 2015-02-12 |
| US9508609B2 (en) | 2016-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104347421A (zh) | 鳍式场效应管的形成方法 | |
| CN105280498B (zh) | 半导体结构的形成方法 | |
| CN105448717A (zh) | 鳍式场效应管的形成方法 | |
| CN105097533B (zh) | 半导体结构的形成方法 | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN104733315B (zh) | 半导体结构的形成方法 | |
| CN104733314B (zh) | 半导体结构及其形成方法 | |
| CN109727917A (zh) | 集成电路装置及其形成方法 | |
| CN104733307A (zh) | 半导体器件的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN105097525B (zh) | 半导体器件的形成方法 | |
| US10964585B2 (en) | Method for forming a fin-based semiconductor structure | |
| CN104979173B (zh) | 半导体结构及其形成方法 | |
| CN106486362A (zh) | 测试结构及其形成方法、测试方法 | |
| CN107346730B (zh) | 改善半导体器件性能的方法 | |
| CN105097518A (zh) | 鳍式场效应管的形成方法 | |
| CN105097536A (zh) | 半导体结构的形成方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| US20170221723A1 (en) | Method of fabricating semiconductor structure using planarization process and cleaning process | |
| CN107799462A (zh) | 半导体结构的形成方法 | |
| CN104347414B (zh) | 鳍式场效应管的形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| CN103531476A (zh) | 半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150211 |