CN105097533B - 半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构的形成方法，包括：提供表面具有鳍部的衬底，衬底表面和鳍部的部分侧壁表面具有介质层，介质层表面低于鳍部的顶部表面；采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，第一保护层的密度大于氧化硅的密度；采用氧化工艺在第一保护层表面形成第二保护层；在第二保护层表面形成掩膜层，掩膜层暴露出部分鳍部表面的第二保护层，第二保护层用于隔离第一保护层和掩膜层；以掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；在离子注入工艺之后，去除掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。所形成的半导体结构形貌良好、特征尺寸精确均一。

Description

半导体结构的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。

为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)。鳍式场效应晶体管是一种常见的多栅器件。

如图1所示，是一种鳍式场效应晶体管的结构示意图，包括：半导体衬底100；位于半导体衬底100表面的鳍部101；位于半导体衬底100表面的介质层102，所述介质层102覆盖部分所述鳍部101的侧壁，且介质层102表面低于鳍部101顶部；位于介质层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103；位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。

然而，现有的鳍式场效应晶体管中，鳍部的表面形貌不良、特征尺寸(CD，CriticalDimension)不均一，导致鳍式场效应晶体管容易产生漏电流、且性能不稳定。

发明内容

本发明解决的问题是提供一种半导体结构的形成方法，所形成的鳍部形貌良好、尺寸精确均一，以所述鳍部形成的晶体管性能稳定。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有鳍部，所述衬底表面和鳍部的部分侧壁表面具有介质层，所述介质层表面低于鳍部的顶部表面；采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度；采用氧化工艺在所述第一保护层表面形成第二保护层；在第二保护层表面形成掩膜层，所述掩膜层暴露出部分鳍部表面的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层；以所述掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；在所述离子注入工艺之后，去除所述掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。

可选的，还包括：在形成所述第一保护层之前，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第三保护层，所述第一保护层形成于所述第三保护层表面，所述第三保护层用于粘接第一保护层与鳍部。

可选的，所述第三保护层的材料为氧化硅，形成工艺为原子层沉积工艺。

可选的，还包括：在去除所述第一保护层之后，去除所述第三保护层。

可选的，去除所述第三保护层的工艺为远端等离子体化学干法刻蚀工艺，工艺参数包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

可选的，所述第一保护层的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层的形成工艺为原子层沉积工艺。

可选的，当所述第一保护层的材料为氮化硅时，所述第二保护层的材料为氮氧化硅；当所述第一保护层的材料为碳化硅时，所述第二保护层的材料为氧化硅。

可选的，所述掩膜层的材料为光刻胶，所述掩膜层的形成工艺包括：在第二保护层表面形成光刻胶膜；使所述光刻胶膜图形化，形成光刻胶层，所述光刻胶层暴露出部分鳍部表面的第二保护层。

可选的，所述去除所述掩膜层、第二保护层和第一保护层的工艺包括：去除所述掩膜层；在去除所述掩膜层之后，去除所述第二保护层；在去除所述第二保护层之后，去除所述第一保护层。

可选的，所述去除第一保护层和第二保护层的工艺为湿法刻蚀工艺。

可选的，所述第一保护层的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液，所述磷酸溶液的质量百分比浓度小于50％。

可选的，所述第二保护层的材料为氮氧化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液和氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，所述磷酸溶液的质量百分比浓度小于50％。

可选的，在鳍部内掺杂的离子为P型离子或N型离子。

可选的，所述介质层的材料为氧化硅。

可选的，所述介质层与衬底和鳍部之间还具有衬垫层，所述衬垫层的材料为氧化硅。

可选的，还包括：在去除所述掩膜层、第二保护层和第一保护层之后，在介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构；在所述栅极结构两侧的鳍部内形成源区和漏区。

可选的，所述栅极结构包括：位于介质层表面、以及鳍部的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的形成方法中，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度。由于所述第一保护层的形成工艺为沉积工艺，避免了形成第一保护层时对所述鳍部造成损耗，从而保证了鳍部的结构尺寸精确均匀。而且，所述第一保护层的密度大于氧化硅，使所述第一保护层具有足够的硬度，保证了所述第一保护层在后续的离子注入工艺中，保护所述鳍部表面免受损伤。此外，所述第一保护层表面还具有以氧化工艺形成的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层，能够防止在形成所述掩膜层的过程中所述第一保护层和形成掩膜层的工艺相互影响，以此避免形成掩膜层的工艺对第一保护层造成损伤，或者避免所述第一保护层影响形成掩膜层的工艺，并造成掩膜层图形不准确的问题。

进一步，在形成所述第一保护层之前，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第三保护层。所述第三保护层用于粘接第一保护层与鳍部，从而使第一保护层和鳍部之间的结合更稳定，避免所述第二保护层的应力对鳍部造成不良影响。

进一步，所述第三保护层的材料为氧化硅，形成工艺为原子层沉积工艺，所述氧化硅能够作为第一保护层与鳍部之间的过渡，避免第一保护层与鳍部之间晶格失配过于严重，使第一保护层与鳍部的结合更紧密。而采用原子层沉积工艺形成的第一保护层厚度均匀，所述第一保护层的结合能力和保护能力更好。

进一步，去除第三保护层的工艺为远端等离子体化学干法刻蚀工艺(SiCONI)，所述远端等离子体化学干法刻蚀工艺能够在去除氧化硅材料的同时，减小对鳍部表面的损伤，保证了去除第三保护层之后，暴露出的鳍部表面形貌良好。

进一步，所述第一保护层的材料为氮化硅、碳化硅或氮氧化硅。所述第一保护层的材料均较氧化硅的密度高，即使采用沉积工艺形成的第一保护层较疏松，所述第一保护层也具有足够的硬度以在后续工艺中保护鳍部表面免受损伤。而且，所述第一保护层的形成工艺为原子层沉积工艺，使所述第一保护层的厚度均匀，则所述第一保护层的保护能力和稳定性更好。

进一步，所述掩膜层的材料为光刻胶，而在形成所述掩膜层的过程中，需要对光刻胶进行显影，而用于显影的显影液易于与第一保护层的材料发生反应，而所述第二保护层通过与化工艺形成，所形成的材料为氧化物材料，所述第二保护层较为致密，而且不易于显影液反应，能够隔离所述显影液与第一保护层。因此，所述第二保护层能够避免显影液对第一保护层的损耗，或者显影液对光刻胶显影不完全的问题，保证了所述第一保护层的形貌良好，以及所形成的掩膜层图形精确。

附图说明

图1是一种鳍式场效应晶体管的结构示意图；

图2是形成鳍式场效应晶体管的过程实施例的剖面结构示意图；

图3至图11是本发明实施例的半导体结构形成过程的剖面结示意图。

具体实施方式

如背景技术所述，现有的鳍式场效应晶体管中，鳍部的表面形貌不良、特征尺寸不均一。

经过研究发现，在一形成鳍式场效应晶体管的过程实施例中，如图1所示，在介质层102表面、以及鳍部101的顶部和侧壁表面形成栅极结构103之前，需要采用离子注入工艺在所述鳍部101内掺杂P型或N型离子，以使鳍部101成为有源区。为了保护鳍部101在所述离子注入工艺中免受损伤，在所述离子注入工艺之前，需要采用热氧化工艺在鳍部101的侧壁和顶部表面形成衬垫氧化层110(如图2所示)。

所述热氧化工艺在高温的氧气气氛中进行，通过使氧气扩散入鳍部暴露出的侧壁和顶部表面内，促使氧气与鳍部的半导体材料相结合以形成氧化硅材料，所述氧化硅材料即所形成的衬垫氧化层110。虽然所形成的衬垫氧化层110的硬度较高，然而，采用热氧化工艺形成衬垫氧化层110会对鳍部101造成损耗，而且该损耗的厚度难以精确控制，因此，容易导致形成衬垫氧化层110之后，所述鳍部101的特征尺寸不均一。而且，由于所述热氧化工艺对鳍部101的损耗不均匀，在后续去除所述衬垫氧化层110之后，所述鳍部101的表面形貌不良。以所述鳍部101形成的鳍式场效应晶体管的形貌不良、性能不稳定。

为了解决上述问题，本发明提出一种半导体结构的形成方法。其中，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度。由于所述第一保护层的形成工艺为沉积工艺，避免了形成第一保护层时对所述鳍部造成损耗，从而保证了鳍部的结构尺寸精确均匀。而且，所述第一保护层的密度大于氧化硅，使所述第一保护层具有足够的硬度，保证了所述第一保护层在后续的离子注入工艺中，保护所述鳍部表面免受损伤。此外，所述第一保护层表面还具有以氧化工艺形成的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层，能够防止在形成所述掩膜层的过程中所述第一保护层和形成掩膜层的工艺相互影响，以此避免形成掩膜层的工艺对第一保护层造成损伤，或者避免所述第一保护层影响形成掩膜层的工艺，并造成掩膜层图形不准确的问题。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图3至图11是本发明实施例的半导体结构形成过程的剖面结示意图。

请参考图3，提供衬底200，所述衬底200表面具有鳍部201，所述衬底200表面和鳍部201的部分侧壁表面具有介质层202，所述介质层202表面低于鳍部201的顶部表面。

本实施例中，所述鳍部201通过刻蚀半导体基底形成，而位于鳍部底部未被刻蚀的半导体基底形成衬底200。所述半导体基底为体衬底或绝缘体上半导体衬底，所述体衬底为硅衬底、锗衬底和硅锗衬底，所述绝缘体上半导体衬底为绝缘体上硅衬底或绝缘体上锗衬底。

当所述半导体基底为体衬底时，所述鳍部201的形成工艺为：在所述体衬底表面形成掩膜层；以所述掩膜层为掩膜刻蚀所述体衬底并形成开口，相邻开口之间的体衬底形成鳍部201，位于鳍部201底部的剩余的体衬底形成衬底200。本实施例中，所述半导体基底为硅衬底，即所述鳍部201和衬底200的材料均为单晶硅。

在刻蚀形成鳍部201之后，在所述衬底200表面和鳍部201的部分侧壁表面具有介质层202。所述介质层202的形成工艺包括：在所述衬底200和鳍部201表面沉积介质膜，所述介质膜的材料为氧化硅、氮化硅或氮氧化硅；回刻蚀所述介质膜直至暴露出鳍部201的顶部和部分侧壁表面，形成所述介质层202。

本实施例中，所述介质膜的形成工艺为流体化学气相沉积(FCVD，FlowableChemical Vapor Deposition)工艺，采用所述流体化学气相沉积工艺形成的介质膜易于填充入所述开口内，能够使所形成的介质膜均匀致密，所形成的介质层202隔离性能良好。

在一实施例中，所述介质层202与衬底200和鳍部201之间还具有衬垫层(未图示)，所述衬垫层的材料为氧化硅。所述衬垫层的形成工艺包括：在形成所述介质膜之前，采用沉积工艺或氧化工艺在所述衬底200表面和鳍部201的侧壁和底部表面形成衬垫膜；在所述衬垫膜表面形成介质膜；在回刻蚀所述介质膜时，刻蚀去除所述鳍部201的顶部和部分侧壁表面的衬垫膜，形成衬垫层。所述衬垫层用于防止介质膜的材料向鳍部201或衬底200内扩散，保证了所形成的半导体结构性能稳定。

本实施例中，在形成所述介质层之后，去除所述掩膜层，以便后续进行对鳍部201的离子注入工艺。

为了使所形成的鳍部201尺寸小，且相邻鳍部201之间的距离小，用于刻蚀鳍部201的掩膜层能够以多重图形化掩膜工艺形成，所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-alignedTriple Patterned)工艺、或自对准四重图形化(Self-aligned Double DoublePatterned，SaDDP)工艺。

在一实施例中，所述掩膜层的形成工艺为自对准双重图形化工艺，包括：在衬底200表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出衬底200表面为止，形成牺牲层，并去除光刻胶层；在衬底200和牺牲层表面沉积掩膜材料膜；回刻蚀所述掩膜材料膜直至暴露出牺牲层和衬底200表面为止，在牺牲层两侧的衬底200表面形成掩膜层；在回刻蚀工艺之后，去除牺牲层。

在另一实施例中，所述半导体基底为绝缘体上半导体衬底时，所述绝缘体上半导体衬底包括：基底、位于基底表面的绝缘层、位于绝缘层表面的半导体层，所述鳍部201的形成工艺为：在半导体层表面形成掩膜层；以所述掩膜层为掩膜刻蚀半导体层直至暴露出绝缘层表面为止，形成位于绝缘层上的鳍部201，所述基底形成衬底200，而所述绝缘层。

在其他实施例中，所述衬底包括半导体基底、以及采用选择性外延沉积工艺形成于所述半导体基底表面的半导体层。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等，所述半导体基底的选择不受限制，能够选取适于工艺需求或易于集成的半导体基底。所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺，后续通过刻蚀所述半导体层以形成鳍部，所形成的鳍部的材料不受限制，能够满足特定的工艺需求，且所述半导体层的厚度能够控制，从而控制所形成的鳍部的高度。

请参考图4，采用沉积工艺在介质层202表面、鳍部201的侧壁和底部表面形成第三保护层203。

后续形成的第一保护层形成于所述第三保护层203表面，所述第三保护层203用于粘结后续形成的第一保护层和鳍部201。由于后续形成的第一保护层的密度大于氧化硅，所述第一保护层的材料与鳍部201材料的晶格常数差异较大，后续形成的第一保护层与鳍部201之间容易发生晶格失配，从而使第一保护层对鳍部201施加不良应力，继而导致鳍部201所形成的晶体管性能下降。因此，所述第三保护层203所选取的材料晶格常数需要与鳍部201材料和第一保护层材料的晶格常数相近，使得所述第三保护层203能够作为鳍部201与后续形成的第一保护层之间的过渡层。

本实施例中，所述第三保护层203的材料为氧化硅，所述鳍部201的材料为单晶硅，当后续形成的第一保护层材料为氮化硅时，所述第三保护层203的晶格常数与鳍部201和第一保护层的晶格常数相近，所述第三保护层203能够用于粘结鳍部201与后续形成的第一保护层。

形成所述第三保护层203的工艺为原子层沉积工艺，采用原子层沉积工艺形成第三保护层203时，不会消耗鳍部201侧壁和顶部的材料，避免了对鳍部201的表面形貌造成损害，而且，采用原子层沉积工艺形成的第三保护层203厚度均匀、且覆盖能力好，所形成的第三保护203能够均匀覆盖于鳍部201的侧壁和顶部表面，保证了在后续离子注入工艺中的保护能力。

本实施例中，所述第三保护层203的材料为氧化硅，厚度为10埃～50埃，原子层沉积工艺包括：温度为50摄氏度～200摄氏度，气体源包括Si₂Cl₆、H₂O和催化剂。

请参考图5，采用沉积工艺在第三保护层203表面形成第一保护层204，所述第一保护层204的密度大于氧化硅的密度。

由于采用原子层沉积工艺形成的第三保护层203的密度较低，所形成的第三保护层203硬度较低，所述第三保护层203容易在后续的离子注入工艺中被注入离子轰击去除，因此，为了提高在后续离子注入工艺中，对鳍部201表面的保护能力，需要在所述第三保护层203表面形成所述第一保护层204，且所述第三保护层203和第一保护层204的材料不同。

所述第一保护层204的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层204的材料密度均大于氧化硅，因此所述第一保护层204具有比氧化硅材料更高的硬度，使所述第一保护层204在后续的离子注入工艺中具有足够保护鳍部201表面免受损伤的能力。

所述第一保护层204的形成工艺为沉积工艺，因此形成所述第一保护层204时，不会消耗鳍部201的材料，能够在形成第一保护层204之后，使所述鳍部201的表面形貌良好、特征尺寸精确均一，从而保证了以所述鳍部201形成的晶体管性能稳定良好。

本实施例中，所述第一保护层204的材料为氮化硅，氮化硅比氧化硅的密度高，因此所述第一保护层204具有比第三保护层203更高的强度，所述第一保护层204的厚度为10埃～50埃。所述第一保护层204的形成工艺为原子层沉积工艺，采用原子层沉积工艺形成的第一保护层204厚度均匀、且覆盖能力好。所述原子层沉积工艺的包括：温度350摄氏度～600摄氏度，气体源包括Si₂Cl₂H₂、NH₃和稀释气体。

在另一实施例中，在形成所述第一保护层之前，不形成所述第三保护层203，而直接在介质层202表面、鳍部201的侧壁和底部表面形成所述第一保护层，由于省去了形成第三保护层203的工艺步骤，使得形成半导体结构的工艺被简化，能够减少工艺时间和成本。

请参考图6，采用氧化工艺在所述第一保护层204表面形成第二保护层205。

所述第二保护层205用于隔离所述第一保护层204与后续形成的掩膜层，避免后续形成掩膜层206的工艺对所述第二保护层205造成损伤，使第二保护层205的保护能力降低；同时，避免所述第一保护层204的材料影响所形成的掩膜层的图形形貌，以保证所述掩膜层的平行于衬底200表面方向的尺寸精确。

本实施例中，所述第二保护层205的形成工艺为氧化工艺，所述第二保护层205的厚度为10埃～30埃，在所述氧化工艺中，氧气与第一保护层204表面的材料反应，形成氧化半导体材料，所述氧化工艺消耗部分第一保护层204表面的材料，使所述第一保护层204的厚度减薄，或者所述氧化工艺消耗全部保护层204，并形成所述第二保护层205。所形成的第二保护层205密度较高、硬度较高，使所形成的第二保护层205具有良好的隔离效果和保护能力。所述氧化工艺的参数包括：温度为200摄氏度～300摄氏度，气体包括氧气和氦气，氧气的流量为20sccm～300sccm，氦气的流量为20sccm～200sccm。

本实施例中，所述第一保护层204的材料为氮化硅，所形成的第二保护层205材料为氮氧化硅。在另一实施例中，所述第一保护层204的材料为碳化硅时，所述第二保护层205的材料为氧化硅。在其他实施例中，所述第一保护层204的材料为氮氧化硅，所形成的第二保护层205材料为氧化硅。

在形成第二保护层205之前，在鳍部201的侧壁和底部表面形成了第一保护层204和第三保护层203，使得所述第一保护层204在所述氧化工艺中，能够阻挡氧气扩散进入鳍部201内，从而保证了以所述鳍部201作为晶体管的沟道区时，性能良好稳定。尤其是所述第一保护层204的材料密度高于氧化硅，所述第一保护层204具有较高的密度和硬度，所述第一保护层204具有良好的阻挡能力，足以阻挡所述氧气进入鳍部201内。

此外，由于后续需要形成掩膜层，所述掩膜层作为后续对鳍部201进行离子注入工艺的掩膜，而形成掩膜层的工艺中包括光刻工艺，在所述光刻工艺中需要采用显影液对所形成的光刻胶膜进行显影。然而，所述显影液容易与所述第一保护层204的材料发生反应，不仅会造成第一保护层204被腐蚀，还会造成显影不充分，致使所形成的光刻胶层图形不精确。因此，在所述第一保护层204表面形成所述第二保护层205，而所述第二保护层205的材料为氧化半导体材料，所述第二保护层205不会与显影液发生反应，而且所述第二保护层205具有较高的密度和强度，能够避免形成掩膜层的工艺对第一保护层204造成损伤，同时保证了所形成的掩膜层平行于衬底200表面方向的图形精确。

请参考图7，在第二保护层205表面形成掩膜层206，所述掩膜层206暴露出部分鳍部201表面的第二保护层205，所述第二保护层205用于隔离所述第一保护层204和掩膜层206。

所述掩膜层206作为后续对鳍部201进行离子注入的掩膜，所述离子注入工艺用于在鳍部201内形成有源区，后续能够在所述有源区的鳍部201表面形成栅极结构，以形成鳍式场效应晶体管。

在本实施例中，所述掩膜层206暴露出需要形成N型鳍式场效应晶体管的若干鳍部201，后续所述离子注入工艺在所述鳍部201内掺杂P型离子以形成P型阱区。在另一实施例中，所述掩膜层206暴露出需要形成P型鳍式场效应晶体管的若干鳍部201，后续所述离子注入工艺在所述鳍部201内掺杂N型离子以形成N型阱区。

本实施例中，所述掩膜层206的材料为光刻胶，所述掩膜层206的形成工艺包括：在第二保护层205表面涂布光刻胶膜；使所述光刻胶膜图形化，形成光刻胶层，所述光刻胶层暴露出部分鳍部201表面的第二保护层205。

图形化所述光刻胶膜的过程中，首先需要对所述光刻胶膜进行曝光，之后采用显影液去除曝光区域或未被曝光的区域的光刻胶膜，以形成暴露出部分第二保护层205的光刻胶层。

在采用显影液去除的光刻胶膜时，所述第二保护层205具有较高的硬度、且不易于显影液反应，因此所述第二保护层205能够隔离所述显影液与第一保护层204，以此防止所述显影液与第一保护层204发生反应，防止所述第一保护层204发生损伤，同时保证了显影液能够对光刻胶膜进行充分显影，使所形成的光刻胶层图形精确。

请参考图8，以所述掩膜层206为掩膜，采用离子注入工艺在鳍部201内掺杂离子。

所述离子注入工艺用于在鳍部201内掺杂P型离子或N型离子，以形成第一类型阱区，所述P型离子为B离子、Ga离子或In离子，所述N型离子为P离子、As离子或Sb离子，所述离子注入工艺的剂量小于1E17atom/cm²，注入能量小于10KeV。

在所述离子注入工艺中，由于鳍部201的侧壁和顶部表面具有第三保护层203、第一保护层204和第二保护层205的保护，在所述离子注入工艺中，所述鳍部201的侧壁和顶部表面不会受到损伤，使所述鳍部201的侧壁和底部表面形貌良好，后续以所述鳍部201形成的鳍式场效应晶体管的性能稳定。

请参考图9，在所述离子注入工艺之后，去除所述掩膜层206(如图8所示)、第二保护层205(如图8所示)和第一保护层204(如图8所示)。

所述去除所述掩膜层206、第二保护层205和第一保护层204的工艺包括：去除所述掩膜层206；在去除所述掩膜层206之后，去除所述第二保护层205；在去除所述第二保护层205之后，去除所述第一保护层204。

本实施例中，所述掩膜层206的材料为光刻胶，去除所述掩膜层206的工艺为湿法去胶工艺或灰化工艺。

在另一实施例中，在去除所述掩膜层之后，还能够在第二保护层205表面形成第二掩膜层，所述第二掩膜层覆盖第一类型阱区，且暴露出若干鳍部201表面的第二保护层205，所所述第二掩膜层暴露出的区域用于形成第二类型阱区；以所述第二掩膜层为掩膜，采用离子注入工艺在所述鳍部201内掺杂P型离子或N型离子，形成第二类型阱区，所述第二类型阱区与第一类型阱区的掺杂类型相反，后续形成于第二类型阱区与第一类型阱区内的鳍式场效应晶体管类型相反。

去除所述第一保护层204和第二保护层205的工艺为湿法刻蚀工艺，所述湿法工艺的选择性较大，对介质层202、鳍部201或第三保护层203的损伤较小。

在本实施例中，所述第一保护层204的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液，所述磷酸溶液的质量百分比浓度小于50％。所述第二保护层205的材料为氮氧化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液和氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，所述磷酸溶液的质量百分比浓度小于50％。

在本实施例中，所述第一保护层204的材料与所述第三保护层203的材料不同，所述第三保护层203能够在所述湿法刻蚀工艺中，保护介质层202和鳍部201表面，后续去除所述第三保护层203之后，形成保证介质层202的厚度均匀，且鳍部201的表面形貌良好。

请参考图10，在去除所述第一保护层204(如图8所示)之后，去除所述第三保护层203，并暴露出介质层202表面、以及鳍部201的部分侧壁和底部表面。

去除所述第三保护层203的工艺为远端等离子体化学干法刻蚀(SiCONI)工艺，工艺参数包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

所述远端等离子体化学干法刻蚀工艺是一种各向同性的刻蚀工艺，对鳍部201的表面损伤小，在经过所述远端等离子体化学干法刻蚀工艺之后，能够保证所述鳍部201的侧壁和底部表面形貌良好、损伤较少，以此保证鳍部201的特征尺寸(CD，CriticalDimension)精确均一。

请参考图11，在去除所述掩膜层206、第二保护层205和第一保护层204之后，在介质层202表面、以及鳍部201的侧壁和顶部表面形成横跨于所述鳍部201的栅极结构207；在所述栅极结构207两侧的鳍部201内形成源区和漏区(未图示)。

所述栅极结构207包括：位于介质层202表面、以及鳍部201的侧壁和底部表面的栅介质层270，位于栅介质层270表面的栅极层271，以及位于栅极层271和栅介质层270侧壁表面的侧墙(未图示)。

所述栅极结构207的形成工艺包括：在介质层202表面、以及鳍部201的侧壁和顶部表面形成栅介质膜；在所述栅介质膜表面形成栅极膜；刻蚀部分栅极膜和栅介质膜，直至暴露出介质层202表面、以及鳍部201的侧壁和顶部表面，形成栅极层271和栅介质层270；在所述栅极层271和栅介质层270的侧壁表面形成侧墙(未图示)。

在一实施例中，所述栅介质膜的材料为氧化硅，所述栅极膜的材料为多晶硅，所述栅介质膜和栅极薄膜的形成工艺为化学气相沉积工艺。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，所述侧墙的形成工艺包括：在所述栅极层、栅介质层和鳍部201表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出栅极层表面、以及鳍部201的侧壁和顶部表面，在栅极层和栅介质层两侧的鳍部201侧壁和顶部表面形成侧墙。

在另一实施例中，所需形成的栅极结构为高K金属栅极(HKMG)结构，则所述栅极结构的形成工艺为后栅工艺(Gate Last)。首先在介质层202表面、以及鳍部201的侧壁和顶部表面沉积伪栅极膜，所述伪栅极膜的材料为多晶硅；刻蚀部分伪栅极膜，直至暴露出介质层202表面、以及鳍部201的侧壁和顶部表面，形成伪栅极层，所述伪栅极层横跨于鳍部201的侧壁和顶部表面；在所述伪栅极层两侧的介质层202表面、以及鳍部201的侧壁和顶部表面形成侧墙；在形成侧墙之后，在介质层202表面、鳍部201的侧壁和顶部表面形成第二介质层，所述第二介质层的表面与伪栅极层的表面齐平；去除伪栅极层，在第二介质层内形成开口；在所述开口侧壁和底部表面形成高K栅介质层；在高K介质层表面形成填充满所述开口的金属栅极层。

本实施例中，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度。由于所述第一保护层的形成工艺为沉积工艺，避免了形成第一保护层时对所述鳍部造成损耗，从而保证了鳍部的结构尺寸精确均匀。而且，所述第一保护层的密度大于氧化硅，使所述第一保护层具有足够的硬度，保证了所述第一保护层在后续的离子注入工艺中，保护所述鳍部表面免受损伤。此外，所述第一保护层表面还具有以氧化工艺形成的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层，能够防止在形成所述掩膜层的过程中所述第一保护层和形成掩膜层的工艺相互影响，以此避免形成掩膜层的工艺对第一保护层造成损伤，或者所述第一保护层的材料造成所形成的掩膜层图形不准确。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底表面具有鳍部，所述衬底表面和鳍部的部分侧壁表面具有介质层，所述介质层表面低于鳍部的顶部表面；

采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的硬度大于氧化硅的硬度；

采用氧化工艺在所述第一保护层表面形成第二保护层；

在第二保护层表面形成掩膜层，所述掩膜层暴露出部分鳍部表面的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层；

以所述掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；

在所述离子注入工艺之后，去除所述掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述第一保护层之前，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第三保护层，所述第一保护层形成于所述第三保护层表面，所述第三保护层用于粘接第一保护层与鳍部。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三保护层的材料为氧化硅，形成工艺为原子层沉积工艺。

4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括：在去除所述第一保护层之后，去除所述第三保护层。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述第三保护层的工艺为远端等离子体化学干法刻蚀工艺，工艺参数包括：刻蚀气体包括NF₃和NH₃，NF₃与NH₃的流量比为1:20～5:1，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，功率小于100瓦，频率小于100千赫兹。

6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层的形成工艺为原子层沉积工艺。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述第一保护层的材料为氮化硅时，所述第二保护层的材料为氮氧化硅；当所述第一保护层的材料为碳化硅时，所述第二保护层的材料为氧化硅。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶，所述掩膜层的形成工艺包括：在第二保护层表面形成光刻胶膜；使所述光刻胶膜图形化，形成光刻胶层，所述光刻胶层暴露出部分鳍部表面的第二保护层。

9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述掩膜层、第二保护层和第一保护层的工艺包括：去除所述掩膜层；在去除所述掩膜层之后，去除所述第二保护层；在去除所述第二保护层之后，去除所述第一保护层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述去除第一保护层和第二保护层的工艺为湿法刻蚀工艺。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液，所述磷酸溶液的质量百分比浓度小于50％。

12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料为氮氧化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液和氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1～100:1，所述磷酸溶液的质量百分比浓度小于50％。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，在鳍部内掺杂的离子为P型离子或N型离子。

14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化硅。

15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层与衬底和鳍部之间还具有衬垫层，所述衬垫层的材料为氧化硅。

16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在去除所述掩膜层、第二保护层和第一保护层之后，在介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构；在所述栅极结构两侧的鳍部内形成源区和漏区。

17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构包括：位于介质层表面、以及鳍部的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。