CN106298919B - 半导体器件、鳍式场效应晶体管及其形成方法 - Google Patents
半导体器件、鳍式场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN106298919B CN106298919B CN201510290564.8A CN201510290564A CN106298919B CN 106298919 B CN106298919 B CN 106298919B CN 201510290564 A CN201510290564 A CN 201510290564A CN 106298919 B CN106298919 B CN 106298919B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- semiconductor substrate
- forming method
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 238000000034 method Methods 0.000 title claims abstract description 74
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000007789 gas Substances 0.000 claims description 25
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 15
- 238000007254 oxidation reaction Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 239000003989 dielectric material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 6
- 125000004429 atom Chemical group 0.000 claims description 2
- 230000008859 change Effects 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 238000006392 deoxygenation reaction Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 230000001629 suppression Effects 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 description 22
- 238000000576 coating method Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 14
- 239000000243 solution Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000010436 fluorite Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
Abstract
本发明提供一种半导体器件、鳍式场效应晶体管及其形成方法。所述鳍式场效应晶体管包括：半导体衬底、位于所述半导体衬底上的绝缘层、位于所述绝缘层上的鳍部，和位于所述半导体衬底上的栅极结构，所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部。所述鳍式场效应晶体管中，在栅极和鳍部的下方形成绝缘层，从而在使用过程中，抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体形成领域，尤其是涉及一种半导体器件、鳍式场效应晶体管及其形成方法。
背景技术
随着集成电路(简称IC)制造技术的飞速发展，传统集成电路的工艺节点逐渐减小，集成电路器件的尺寸不断缩小，集成电路器件制备工艺不断革新以提高集成电路器件的性能。
如MOS晶体管中，通过高K介质层和金属栅极之间形成具有不同功函数的金属来获得理想的阈值电压，从而改善器件性能。但随着特征尺寸的逐渐减小，传统的平面式MOS晶体管已无法满足对器件性能的需求，如平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电。为此，多栅器件作为常规器件的替代得到了广泛的关注。
鳍式场效应晶体管(Fin FET)为所述多栅器件的一种。参考图1所示，Fin FET包括：半导体衬底1；位于半导体衬底1上的鳍3；位于半导体衬底1上的氧化物层2；依次位于氧化物层2表面且横跨鳍3的栅介质层(未示出)和栅极4；位于鳍3两侧的鳍间侧墙6；位于栅极4两侧的栅极侧墙5；位于栅极4及栅极侧墙5两侧鳍3内的源/漏极31。
Fin FET的鳍3的顶部以及两侧的侧壁与栅极相接触的部分都成为沟道区，即上述结构使得一个Fin FET同时具有多个栅的功效，从而有利于增大驱动电流，改善器件性能。
然而随着集成电路技术不断发展，尺寸不断减小后的Fin FET存在较严重的短沟道效应，Fin FET的漏电现象严重，为此如何提高Fin FET的性能是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是在提供一种半导体器件、鳍式场效应晶体管及其形成方法，减小鳍式场效应晶体管的短沟道效应，以提升鳍式场效应晶体管的性能。
为解决上述问题，本发明提供了一种半导体器件的形成方法，包括：
提供半导体衬底；
刻蚀半导体衬底形成凸起于所述半导体衬底表面的鳍部；
形成覆盖所述鳍部侧壁的掩模层；
以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽；
向所述绝缘层凹槽内填充介电材料，以形成介电层，所述介电层露出所述鳍部；
通过氧化工艺氧化所述鳍部下方的半导体衬底，形成氧化物层，所述氧化物层和介电层作为绝缘层。
可选地，刻蚀所述半导体衬底形成绝缘层凹槽的步骤包括：使所述绝缘层凹槽延伸至所述鳍部的下方。
可选地，刻蚀所述半导体衬底形成绝缘层凹槽的步骤包括：
以所述掩模层为掩模，进行干法刻蚀工艺，在所述半导体衬底内形成第一凹槽；
之后，继续以所述掩模层为掩模，进行湿法刻蚀工艺，拓展所述第一凹槽，使所述第一凹槽延伸至所述鳍部的下方，形成所述绝缘层凹槽。
可选地，所述干法刻蚀工艺包括：以含有CF4或NF3的气体作为刻蚀气体，刻蚀气体的流量为10～2000sccm，气压为0.01～50mTorr，功率为50～10000w。
可选地，所述湿法刻蚀工艺包括：以稀释的氢氟酸溶液作为湿法刻蚀剂，稀释的氢氟酸溶液中氢氟酸与水的体积比为1:300～1:1000。
可选地，先进行向所述绝缘层凹槽内填充介电材料，以形成介电层的步骤，之后再进行氧化工艺，形成所述氧化物层；
所述进行氧化工艺，形成所述氧化物层的步骤包括：
以所述掩模层为掩模，向所述介电层内掺杂氧原子，以增加所述介电层内的氧原子含量；
进行退火工艺，使掺杂于所述介电层内的氧原子与所述绝缘层凹槽的侧壁反应，以形成所述氧化物层。
可选地，在形成所述绝缘层凹槽后，先进行氧化工艺，以氧化所述绝缘层凹槽的侧壁，在所述鳍部下方形成所述氧化物层；
在形成所述氧化层后，再进行向所述绝缘层凹槽内填充介电材料以形成所述介电层的步骤。
可选地，向所述介电层内掺杂氧原子的步骤包括：进行氧等离子体气体处理，向所述介电层内掺杂氧原子；或将所述半导体衬底浸入水中，从而向所述介电层内掺杂氧原子。
可选地，进行氧等离子体气体处理的步骤包括：将O2或N2O通入等离子体气体发生器内形成等离子体气体，控制O2或N2O的流量为20～2000sccm，气压为0.01～50Torr，功率为50～10000w。
可选地，将所述半导体衬底浸入水中的步骤包括：控制水温为0～100℃。
可选地，所述退火工艺的步骤包括：控制温度100～1000℃。
可选地，向所述绝缘层凹槽内填充介电材料的步骤包括：向所述绝缘层凹槽内填充氧化硅，所述介质层为氧化硅层。
可选地，向所述绝缘层凹槽内填充介质材料的步骤包括：使所述氧化硅层内的氧原子的个数与硅原子的个数比大于2:1。
可选地，所述半导体衬底为硅衬底，所述氧化物层为氧化硅层。
可选地，在形成所述绝缘层后，所述半导体器件的形成方法还包括：去除所述掩模层；
所述掩模层材料为碳化硅，去除所述掩模层的步骤包括：
先进行氧化工艺，以氧化所述掩模层，之后以稀释的氢氟酸溶液为湿法刻蚀剂去除氧化后的所述掩模层。
可选地，刻蚀半导体衬底形成凸起于所述半导体衬底表面的鳍部的步骤包括：在所述半导体衬底表面形成多个鳍部；
在所述半导体衬底上形成掩模层的步骤包括：所述掩模层露出相邻鳍部之间的半导体衬底表面；
以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽的步骤包括：刻蚀相邻鳍部之间的半导体衬底，以形成多个所述绝缘层凹槽。
本发明还提供了一种半导体器件，包括：
半导体衬底；
位于所述半导体衬底上的绝缘层；
位于所述绝缘层上的鳍部。
可选地，所述绝缘层的厚度为
本发明又提供了一种鳍式场效应晶体管的形成方法，包括：
如上述的半导体器件的形成方法，
在所述半导体器件的半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
向位于所述栅极结构两侧露出的鳍部内注入离子，形成源极和漏极。
本发明再提供了一种鳍式场效应晶体管，包括：
半导体衬底；
位于所述半导体衬底上的绝缘层；
位于所述绝缘层上的鳍部；
位于所述半导体衬底上的栅极结构，所述栅极结构横跨至少一个所述鳍部，且覆盖所述鳍部的侧壁与顶部；
位于所述鳍部内，且位于所述栅极结构两侧的源极和漏极。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明鳍式场效应晶体管中，在栅极和鳍部的下方形成绝缘层，从而抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
在本发明半导体器件的形成方法中，在半导体衬底上形成鳍部后，在鳍部的侧壁上形成掩模层后，以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽；并在向绝缘层凹槽内填充介电材料以形成介电层后，再氧化所述鳍部下方的半导体衬底形成氧化物层，所述氧化物层和介质层作为绝缘层。在鳍式场效应晶体管的形成方法中，形成所述绝缘层后，在所述半导体衬底上形成横跨所述鳍部且覆盖所述鳍部侧壁和顶部的栅极结构，之后再向位于所述栅极结构两侧的鳍部注入离子，形成源极和漏极。采用上述半导体器件的形成方法应用在鳍式场效应晶体管的形成方法中，保持鳍部和半导体衬底的一体成型的同时，且在形成的鳍式场效应晶体管的栅极结构和源极和漏极区下方形成绝缘层，从而抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
附图说明
图1现有鳍式场效应晶体管的结构示意图；
图2～图10为本发明半导体器件的形成方法一实施例的结构示意图；
图11～图12为本发明半导体器件的形成方法另一实施例的结构示意图；
图13和14是本发明鳍式场效应晶体管的一实施例的结构示意图。
具体实施方式
正如背景技术中所述，随着的Fin FET器件的进一步缩小，在使用过程中，具有较为严重的短沟道效应，漏电现象严重，分析其原因发现：
Fin FET漏电现象主要是Fin FET的栅极对于鳍部下方的电子控制能力较弱而引起的，即，在Fin FET上施加电压后，Fin FET对于鳍部下方的电子控制能力较弱，致使出现较为严重的漏电现象。
为此，本发明提供了一种半导体器件、鳍式场效应晶体管及其形成方法。
在本发明半导体器件的形成方法中，在半导体衬底上形成鳍部后，在鳍部的侧壁上形成掩模层，并以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽；在绝缘层凹槽内填充介电层，并氧化所述鳍部下方的半导体衬底，在所述鳍部下方形成氧化物层，所述氧化物层和介质层作为绝缘层。在鳍式场效应晶体管的形成方法中，形成所述绝缘层后，在所述半导体衬底上形成横跨所述鳍部且覆盖所述鳍部侧壁和顶部的栅极结构，之后再向位于所述栅极结构两侧的鳍部注入离子，形成源极和漏极。
将上述半导体器件的形成方法应用在鳍式场效应晶体管的形成方法中，保持鳍部和半导体衬底的一体成型的同时，且在形成的鳍式场效应晶体管的栅极和沟道区下方形成绝缘层，从而抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图，以鳍式场效应晶体管的形成方法为例，对本发明半导体器件的形成方法的具体实施方式做详细的说明。
图2至图10是本发明一实施例提供的半导体器件的形成方法的示意图。
本实施例半导体器件的形成方法包括：
先参考图2，提供半导体衬底10。
本实施例中的半导体衬底10为硅衬底，但本发明对所述半导体衬底的类型并不做限定。
在所述半导体衬底10内形成有阱区(图中未显示)，所述阱区可以是N阱也可以是P阱，其根据所要形成的Fin FET的类型确定，本发明对此并不做具体限定。
继续参考图2，在所述半导体衬底10上形成第一掩模层11。
本实施例中，所述第一掩模层11的材料为氮化硅，形成工艺包括：先在所述半导体衬底上形成氮化硅材料层，之后在所述氮化硅材料层上形成光刻胶掩模，并以所述光刻胶掩模为掩模刻蚀所述氮化硅材料层，以形成所述第一掩模层11。所述第一掩模层11的形成工艺为现有工艺，在此不再赘述。
但在本发明的其他实施例中，所述第一掩模层11的材料还可以是氮化硅、氧化硅、氮氧化硅和无定形碳中的一种或多种组合。本发明对所述第一掩模层11的材料并不做限定。
参考图3，以所述第一掩模层11为掩模刻蚀所述半导体衬底10，形成凸起于半导体衬底10表面的鳍部12。
本实施例中，可采用干法刻蚀工艺刻蚀所述半导体衬底10以形成所述鳍部12，具体地可采用含有四氟化碳(CF4)或三氟化氮(NF3)等氟基气体作为干法刻蚀气体。刻蚀所述半导体衬底10以形成鳍部12的工艺为现有工艺，在此不再赘述。
本实施例中，在所述半导体衬底10上形成多个鳍部12，且相邻鳍部12之间所形成凹槽的宽度可以相同或是不同。所述鳍部12的结构以及相邻鳍部12之间凹槽结构根据具体情况设定，本发明对此并不做限定。
接着参考图4和图5，在所述半导体衬底10上形成覆盖所述鳍部12侧壁的第二掩模层131，且所述第二掩模层131露出鳍部周侧(包括相邻鳍部12之间)的所述半导体衬底10。
本实施例中，所述第二掩模层131的材料为碳化硅(SiC)。
形成所述第二掩模层131的具体步骤包括：
先参考图4，在所述半导体衬底10上形成保型覆盖所述鳍部12的碳化硅层13。所述碳化硅层13的形成方法为化学气相沉积(Chemical Vapor Deposition，简称CVD)，但本发明对所述碳化硅层13的形成工艺并不做具体限定。
接着参考图5，采用自对准刻蚀工艺刻蚀所述碳化硅层13，以去除所述鳍部12周侧的半导体衬底10的碳化硅层，露出鳍部12周侧的半导体衬底表面，且保留位于所述鳍部12侧壁上的碳化硅层，并以剩余的碳化硅层作为所述第二掩模层131。
采用自对准刻蚀工艺刻蚀所述碳化硅层13的工艺为本领域现有技术，在此不再赘述。
接着结合参考图6和图7，以所述第二掩模层为掩模，刻蚀所述半导体衬底，在所述半导体衬底内形成绝缘层凹槽15，所述绝缘层凹槽15用于形成绝缘层。
可选地，所述绝缘层凹槽15延伸至所述鳍部12下方，以更利于后续在所述鳍部12下方形成绝缘层。
本实施例中，所述绝缘层凹槽15的形成步骤包括：
先参考图6，以所述第一掩模层11和第二掩模层131为掩模，进行干法刻蚀工艺刻蚀所述半导体衬底10，在所述半导体衬底10内，位于各鳍部12周侧(包括相邻的鳍部12之间)形成第一凹槽14。
可选地，所述干法刻蚀工艺具体包括：以含有CF4或NF3的气体作为刻蚀气体，刻蚀气体的流量为10～2000sccm，气压为0.01～50mTorr，功率为50～10000w。
形成所述第一凹槽14后，结合参考图7，继续以所述第一掩模层11和第二掩模层131为掩模，采用湿法刻蚀工艺继续刻蚀所述半导体衬底10，以拓宽所述第一凹槽14，因为所述湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺中，使得第一凹槽14延伸至所述鳍部12的下方，形成所述绝缘层凹槽15。
可选地，所述湿法刻蚀工艺具体包括：以稀释的氢氟酸溶液作为湿法刻蚀剂，稀释的氢氟酸溶液中氢氟酸与水的体积比为1:300～1:1000。
接着，向所述绝缘层凹槽15内填充介电材料，形成介电层16。所述介电层16露出所述鳍部12。
本实施例中，所述介电材料为氧化硅，所述介电层16为氧化硅层。
可选方案中，作为介电层16的氧化物层为富氧的氧化物层，其中，氧原子的个数与硅原子的个数比大于2:1。
本实施例中，所述氧化硅层的形成方法为化学气相沉积(Chemical VaporDeposition，简称CVD)。其中，在所述CVD工艺中，通入硅源气体和氧源气体时，可增加氧源气体的量，从而增加氧化物层内氧原子与硅原子的个数比例。
之后，通过氧化工艺氧化所述鳍部12下方的半导体衬底10，从而在所述鳍部12下方形成氧化物层，所述氧化物层和介电层16作为绝缘层。
本实施例中，在所述半导体衬底10上的多个鳍部12周边形成有多个所述介电层16，进行所述氧化工艺后，位于各鳍部12下方的氧化物层连接相邻的介电层17。
本实施例中，所述半导体衬底10为硅衬底，所述氧化物层为氧化硅层。
本实施例中，进行所述氧化工艺，从而在所述鳍部12下方形成氧化硅层的步骤包括：
先结合参考图8和图9，形成所述介电层16后，以所述第一掩模层11和第二掩模层131为掩模，向所述介电层16内掺杂氧原子，以增加所述介电层16内的氧原子含量，形成掺杂氧原子后的介电层17。
可选方案中，向所述介电层16内掺杂氧原子的步骤包括：
进行氧等离子体气体处理，从而向所述介电层16内掺杂氧原子。具体工艺包括：
将O2或N2O通入等离子体气体发生器内形成等离子体气体，控制O2或N2O的流量为20～2000sccm，气压为0.01～50Torr，功率为50～10000w。
或是，将所述半导体衬底浸入水中，水中的氧进入所述介电层16内，从而向所述介电层16内掺杂氧原子。具体工艺包括：控制水温为0～100℃。
接着参考图10，进行退火工艺，使掺杂于所述介电层17内的氧原子与所述绝缘层凹槽的侧壁反应，即与所述鳍部12下方的半导体衬底10反应，从而在所述鳍部12下方形成所述氧化硅层18，所述氧化硅层18与所述介电层17形成绝缘层19。
可选地，所述退火工艺的步骤包括：通入氧气作为反应气体，控制温度100～1000℃。
本实施例中，在退火工艺前，先向所述介电层16内注入氧原子，更利于后续氧原子与半导体衬底反应。当然，在本发明的另一个实施例中，也可在退火工艺中同时通入氧气，以氧化所述鳍部下方的半导体衬底，以形成所述氧化物层。
形成所述绝缘层19后，去除所述鳍部12侧壁上的第二掩模层131。
本实施例中，所述第二掩模层131的材料为碳化硅。去除所述第二掩模层131的步骤包括：先进行氧化工艺，氧化所述第二掩模层131，之后以稀释的氢氟酸溶液为湿法刻蚀剂去除氧化后的所述第二掩模层131。
相比于氮化硅等材料的掩模层，以碳化硅为第二掩模层的材料，可降低去除所述第二掩模层时对于半导体器件的损伤。
在进行上述各步骤后，形成的半导体器件包括：半导体衬底10，位于所述半导体衬底10表面的绝缘层19，以及位于所述绝缘层19上的鳍部12。
所述鳍部12与半导体衬底10一体成型。
在去除所述第二掩模层131后，本实施例半导体器件的形成方法包括：在所述半导体衬底10上形成栅极结构，且所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
之后，再向所述栅极结构两侧露出的鳍部内注入源离子和漏离子，以形成源极和漏极，从而形成鳍式场效应晶体管。
可选地，所述绝缘层19的厚度为
上述栅极结构，以及源极和漏极的形成方法为现有技术，在此不再赘述。
本实施例提供的半导体器件的形成方法中，在刻蚀半导体衬底上形成鳍部后，再于鳍部周侧的半导体衬底内开设绝缘层凹槽，并向绝缘层凹槽内填充介电材料以形成介电层；并通过氧化所述鳍部下方的半导体衬底形成氧化物层，所述氧化物层和介电层组成绝缘层；之后再于所述半导体衬底上形成横跨所述鳍部且覆盖所述鳍部侧壁和顶部的栅极结构，再向位于所述栅极结构两侧的鳍部注入离子，形成源极和漏极。采用上述半导体器件的形成方法应用在鳍式场效应晶体管的形成方法中，保持鳍部和半导体衬底的一体成型的同时，在形成的鳍式场效应晶体管的栅极和沟道区下方形成绝缘层，从而在使用过程中，所述绝缘层可以阻挡沟道以及源极和漏极中的电子进入鳍部下方的半导体衬底中的阱区内，从而抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
在本发明半导体器件的形成方法另一个实施例中，结合参考图7、图11和图12。
在形成所述绝缘层凹槽15(图7所示)后，参考图11，先进行氧化工艺，通过氧化工艺氧化所述绝缘层凹槽15的侧壁，在所述鳍部12下方形成氧化物层18’；
所述氧化工艺包括，以氧气作为反应气体，控制温度为100～1000℃。
再参考图12，在形成所述氧化层18’后，再进行向所述绝缘层凹槽15内填充介电材料，以形成介电层16’的步骤。
以所述氧化层18’和介电层16’作为所述绝缘层。上述简单的改变均在本发明的保护范围内。
相应地，本发明还提供了一种鳍式场效应晶体管。
结合参考图13和图14，图13为本实施例提供的鳍式场效应晶体管的结构示意图，图14为图13中沿A-A’向的剖面结构示意图。
本实施例中，所述鳍式场效应晶体管包括：
半导体衬底20。
位于所述半导体衬底20上的绝缘层21；
位于所述绝缘层21上的鳍部22；
位于所述半导体衬底20上的栅极结构23，所述栅极结构23横跨至少一个所述鳍部22，并覆盖所述鳍部22的侧壁与顶部；
位于所述鳍部22内，且位于所述栅极结构两侧的源极和漏极221。
可选地，所述绝缘层21为氧化硅层。且所述氧化硅层的厚度为
所述鳍部22内，位于所述源极和漏极221之间，且被所述栅极结构23所覆盖的部分鳍部形成鳍式场效应晶体管的沟道。
与现有的鳍式场效应晶体管的结构相比，在本发明鳍式场效应晶体管中，在栅极和鳍部的下方形成绝缘层，从而在使用过程中，抑制器件短沟道效应，减少源极和漏极的漏电流，提高鳍式场效应晶体管的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (13)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底；
刻蚀半导体衬底形成凸起于所述半导体衬底表面的鳍部；
形成覆盖所述鳍部侧壁的掩模层；
以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽，所述绝缘层凹槽延伸至所述鳍部的下方；
向所述绝缘层凹槽内填充介电材料，以形成介电层，所述介电层露出所述鳍部，所述介电层为富氧的氧化硅层；
向富氧的氧化硅层内掺杂氧原子，增加富氧的氧化硅层内的氧原子含量，形成掺杂氧原子后的介电层；
进行退火工艺，使掺杂氧原子后的介电层内的氧原子与所述绝缘层凹槽的侧壁反应，从而在所述鳍部下方形成氧化硅层，所述氧化硅层和掺杂氧原子后的介电层作为绝缘层。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述半导体衬底形成绝缘层凹槽的步骤包括：
以所述掩模层为掩模，进行干法刻蚀工艺，在所述半导体衬底内形成第一凹槽；
之后，继续以所述掩模层为掩模，进行湿法刻蚀工艺，拓展所述第一凹槽，使所述第一凹槽延伸至所述鳍部的下方，形成所述绝缘层凹槽。
3.如权利要求2所述的半导体器件的形成方法，其特征在于，所述干法刻蚀工艺包括：以含有CF4或NF3的气体作为刻蚀气体，刻蚀气体的流量为10～2000sccm，气压为0.01～50mTorr，功率为50～10000w。
4.如权利要求2所述的半导体器件的形成方法，其特征在于，所述湿法刻蚀工艺包括：以稀释的氢氟酸溶液作为湿法刻蚀剂，稀释的氢氟酸溶液中氢氟酸与水的体积比为1:300～1:1000。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，向所述介电层内掺杂氧原子的步骤包括：进行氧等离子体气体处理，向所述介电层内掺杂氧原子；或将所述半导体衬底浸入水中，从而向所述介电层内掺杂氧原子。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，进行氧等离子体气体处理的步骤包括：将O2或N2O通入等离子体气体发生器内形成等离子体气体，控制O2或N2O的流量为20～2000sccm，气压为0.01～50Torr，功率为50～10000w。
7.如权利要求5所述的半导体器件的形成方法，其特征在于，将所述半导体衬底浸入水中的步骤包括：控制水温为0～100℃。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述退火工艺的步骤包括：控制温度100～1000℃。
9.如权利要求1所述的半导体器件的形成方法，其特征在于，向所述绝缘层凹槽内填充介电材料的步骤包括：使所述富氧的氧化硅层内的氧原子的个数与硅原子的个数比大于2:1。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述半导体衬底为硅衬底。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，在形成所述绝缘层后，所述半导体器件的形成方法还包括：去除所述掩模层；
所述掩模层材料为碳化硅，去除所述掩模层的步骤包括：
先进行氧化工艺，以氧化所述掩模层，之后以稀释的氢氟酸溶液为湿法刻蚀剂去除氧化后的所述掩模层。
12.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀半导体衬底形成凸起于所述半导体衬底表面的鳍部的步骤包括：在所述半导体衬底表面形成多个鳍部；
在所述半导体衬底上形成掩模层的步骤包括：所述掩模层露出相邻鳍部之间的半导体衬底表面；
以所述掩模层为掩模刻蚀半导体衬底形成绝缘层凹槽的步骤包括：刻蚀相邻鳍部之间的半导体衬底，以形成多个所述绝缘层凹槽。
13.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
如权利要求1～12任一项所述的半导体器件的形成方法，
在所述半导体器件的半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
向位于所述栅极结构两侧露出的鳍部内注入离子，形成源极和漏极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290564.8A CN106298919B (zh) | 2015-05-29 | 2015-05-29 | 半导体器件、鳍式场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510290564.8A CN106298919B (zh) | 2015-05-29 | 2015-05-29 | 半导体器件、鳍式场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298919A CN106298919A (zh) | 2017-01-04 |
| CN106298919B true CN106298919B (zh) | 2019-08-27 |
Family
ID=57655664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510290564.8A Active CN106298919B (zh) | 2015-05-29 | 2015-05-29 | 半导体器件、鳍式场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298919B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107591331B (zh) * | 2016-07-08 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108630523B (zh) * | 2017-03-22 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US10636880B2 (en) * | 2018-01-31 | 2020-04-28 | Hrl Laboratories, Llc | Method of fabricating electrically isolated diamond nanowires and its application for nanowire MOSFET |
| KR20200066157A (ko) * | 2018-11-29 | 2020-06-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
| CN112151596B (zh) * | 2019-06-28 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112670180A (zh) * | 2019-10-16 | 2021-04-16 | 长鑫存储技术有限公司 | 存储器、半导体器件及其制造方法 |
| CN112349590B (zh) * | 2020-10-27 | 2022-12-30 | 中国科学院微电子研究所 | 改善寄生沟道效应的ns-fet及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103168363A (zh) * | 2010-10-21 | 2013-06-19 | 国际商业机器公司 | 半导体结构及制造方法 |
| CN104425346A (zh) * | 2013-09-10 | 2015-03-18 | 中国科学院微电子研究所 | 绝缘体上鳍片的制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9035430B2 (en) * | 2012-08-29 | 2015-05-19 | International Business Machines Corporation | Semiconductor fin on local oxide |
-
2015
- 2015-05-29 CN CN201510290564.8A patent/CN106298919B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103168363A (zh) * | 2010-10-21 | 2013-06-19 | 国际商业机器公司 | 半导体结构及制造方法 |
| CN104425346A (zh) * | 2013-09-10 | 2015-03-18 | 中国科学院微电子研究所 | 绝缘体上鳍片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298919A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106298921B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| US10037943B2 (en) | Metal gate transistor and fabrication method thereof | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| CN104821277A (zh) | 晶体管的形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| CN107706112B (zh) | 半导体器件的形成方法 | |
| US20160133723A1 (en) | Tunneling Field Effect Transistor (TFET) With Ultra Shallow Pockets Formed By Asymmetric Ion Implantation and Method of Making Same | |
| CN106847893A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN107731738A (zh) | 半导体结构的形成方法 | |
| US20210234035A1 (en) | Transistor manufacturing method and gate-all-around device structure | |
| WO2012171323A1 (zh) | 一种半导体结构及其制造方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| TW201448049A (zh) | 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN107785265B (zh) | 半导体器件的形成方法 | |
| CN110164767A (zh) | 半导体器件及其形成方法 | |
| CN105097518A (zh) | 鳍式场效应管的形成方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| CN108022881B (zh) | 晶体管及其形成方法 | |
| CN109003899B (zh) | 半导体结构及其形成方法、鳍式场效应晶体管的形成方法 | |
| CN113113308B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |