TW201448049A - 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 - Google Patents

用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻 Download PDF

Info

Publication number
TW201448049A
TW201448049A TW102149238A TW102149238A TW201448049A TW 201448049 A TW201448049 A TW 201448049A TW 102149238 A TW102149238 A TW 102149238A TW 102149238 A TW102149238 A TW 102149238A TW 201448049 A TW201448049 A TW 201448049A
Authority
TW
Taiwan
Prior art keywords
fin
germanium
etchant
dielectric layer
gate
Prior art date
Application number
TW102149238A
Other languages
English (en)
Other versions
TWI560780B (en
Inventor
Hong Yu
Hyucksoo Yang
Puneet Khanna
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201448049A publication Critical patent/TW201448049A/zh
Application granted granted Critical
Publication of TWI560780B publication Critical patent/TWI560780B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本發明涉及用於嵌入式矽鍺(SiGe)改良的鰭式場效電晶體間隔體蝕刻，提供一種藉由在傳統間隔體ME步驟之後直接地插入矽凹陷步驟的蝕刻鰭式場效電晶體(FinFET)間隔體的方法，並提供由此獲得的裝置。實施例包含形成閘極在具有矽鰭片的基板上，該閘極具有氮化物帽蓋在其上表面以及氧化物帽蓋在該氮化物帽蓋的上表面；形成介電層在該矽鰭片和該閘極上面；從該氧化物帽蓋的上表面和該矽鰭片的上表面移除該介電層；使該矽鰭片凹陷；以及從該矽鰭片的側表面和殘餘的該矽鰭片移除該介電層。

Description

用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻
本揭露是關於鰭式場效電晶體(FinFET)間隔體蝕刻。本揭露特別是適用於14奈米以及以下技術節點。
間隔體蝕刻(spacer etching)對製造FinFET裝置提出了挑戰。特別是，該鰭片間隔體需要被完全移除。無法移除該間隔體可能導致嵌入式矽鍺(embedded silicon germanium,eSiGe)缺陷，且還可能造成電性效能劣化。以大的氮化物蝕刻來移除間隔體可能造成大量的氮化物帽蓋損失，其可導致重疊的氮化物凸塊(overlap nitride bump)或潛在的過量閘極間隔體薄化。高度重疊的氮化物凸塊可以給下游的多晶矽開放製程(poly open process)帶來大量的負擔，且閘極間隔體薄化可能導致在eSiGe或嵌入式磷化矽(embedded silicon phosphire,eSiP)製程期間不想要的磊晶生長。
用於FinFET間隔體蝕刻的現有方法包含四個步驟：1)間隔體沉積；2)間隔體主蝕刻(main etch,ME)；3)間隔體過蝕刻(over etch,OE)；以及4)矽(silicon,Si)凹 陷，分別如第1A至1D圖所示。在該間隔體沉積步驟(第1A圖)期間，閘極101首先被形成在具有矽鰭片的基板103上，該閘極101具有氮化物帽蓋105在其上表面以及氧化物帽蓋107在該氮化物帽蓋105的上表面。特別是，該矽鰭片可以是該基板101的一部分或可以不同於基板101的被形成。之後，在該基板103的矽鰭片和該閘極101上面形成介電層109，例如氮化矽(Si3N4)、二氧化矽(SiO2)、陶瓷塗層(SiOCN)、硼碳氮(SiBCN)、或是在半導體產業中任何常用的介電材料。接著，如第1B圖所示，在間隔體ME步驟期間，從所有的水準表面(例如，該氧化物帽蓋107的上表面、該基板103的矽鰭片的上表面、以及該基板103)移除該介電層109。在間隔體OE步驟期間(第1C圖)，部分的該介電層109和該氧化物帽蓋107一起從該閘極101和該基板103的矽鰭片的側表面被移除。此外，部分的該氮化物帽蓋105和部分的該基板103的矽鰭片也被移除。最後，在Si凹陷步驟期間，該介電層109的其他部分是從該基板103的矽鰭片的側表面和該矽鰭片的殘餘部分一起被移除，如第1D圖所示。也使得在該矽鰭片101下方的部分的基板105凹陷。然而，一些該介電層109會殘留臨近該基板103中的凹口。進一步的處理來移除該殘留的介電層109也會移除部分的該氮化物帽蓋105及/或薄化該閘極間隔體。
因此，存在對於比在使該鰭片凹陷之後更快速地從該鰭片的側表面移除全部介電間隔體且沒有大的 氮化物帽蓋損失的方法，以及由此獲得的裝置的需求。
本揭露的一個方面是一種包含在傳統間隔體ME步驟之後直接Si凹陷步驟的FinFET間隔體蝕刻的方法。
本揭露的另一方面是一種FinFET裝置，包含在該矽晶圓中鄰近該閘極的凹口，該凹口在該凹口的相反側的該矽晶圓上不具有介電間隔體。
本揭露的額外方面和其他特徵將在隨後的說明書中進行闡述，並且在某種程度上，基於對下文的考察研究對本領域技術人員而言將是顯而易見的，或者可以從本發明的實踐中得到教導。本揭露的優點可以如權利要求書中所指出的來實現和獲得。
依據本揭露，可以由一種半導體裝置的製造方法來達到某種程度的技術效果，該方法包括：形成閘極在具有矽鰭片的基板上，該閘極具有氮化物帽蓋在其上表面以及氧化物帽蓋在該氮化物帽蓋的上表面；形成介電層在該矽鰭片和該閘極上面；從該氧化物帽蓋的上表面和該矽鰭片的上表面移除該介電層；使該矽鰭片凹陷；以及從該矽鰭片的側表面和殘餘的該矽鰭片移除該介電層。
本揭露的多方面包含使該矽鰭片凹陷0埃(Å)到700Å的深度。其他方面包含以對氧化物和氮化物具有選擇性的蝕刻劑使該矽鰭片凹陷。進一步的方面包含使用譬如，但不限於溴化氫(HBr)、六氟化硫(SF6)、三氟化氮 (NF3)、四氟化碳(CF4)、或其他氟基化學的乾蝕刻劑，或是譬如，但不限於四甲基氫氧化銨(TMAH)、四乙基氫氧化銨(TEAH)、氫氧化鉀(KOH)、或氫氧化銨(NH4OH)等等的濕蝕刻劑。另一方面包含藉由蝕刻從該矽鰭片的側表面移除該介電層。其他方面包含以對氧化物和矽具有選擇性的蝕刻劑從該矽鰭片的側表面蝕刻該介電層。進一步的方面包含使用譬如，但不限於三氟甲烷(CHF3)、氟甲烷(CH3F)、二氟甲烷(CH2F2)、CF4、或其他烴的乾蝕刻劑，或是譬如，但不限於磷酸(H3PO4)的濕蝕刻劑。額外的方面包含使該鰭片下方的該基板凹陷。另一方面包含使該鰭片下方的該基板凹陷0Å到700Å的深度。其他方面包含藉由蝕刻來使該基板凹陷。進一步的方面包含以對氮化物具有選擇性的蝕刻劑來蝕刻該基板，其中，該蝕刻劑由包含譬如，但不限於HBr、SF6、NF3、CF4、或其他氟基化學的乾蝕刻劑，或是譬如，但不限於TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑。額外的方面包含藉由蝕刻來從該氧化物帽蓋的上表面和該矽鰭片的上表面移除該介電層。另一方面包含藉由毯覆式沉積(blanket deposition)到50Å到250Å的厚度來形成該介電層。其他方面包含形成氮化矽或包含有譬如，但不限於SiOCN或SiBCN的低k電介質的其他電介質的介電層。
本揭露的另一方面是一種裝置，包括：矽晶圓；閘極，在該矽晶圓上，該閘極具有氮化物帽蓋在其上表面上；介電間隔體，在該閘極和該氮化物帽蓋的側表 面上；以及凹口，在該矽晶圓中鄰近該閘極，該凹口在該凹口的相反側的該矽晶圓上不具有介電間隔體。該裝置的方面包含該凹口具有0Å到700Å的深度。
本揭露的另一方面是一種方法，包括：形成矽鰭片並鄰近該矽鰭片地形成矽閘極在矽晶圓上，該矽閘極具有氮化物帽蓋在其上表面以及氧化物帽蓋在該氮化物帽蓋的上表面；毯覆式沉積矽介電層在該矽鰭片、該矽閘極、和該晶圓上面；以譬如，但不限於CHF3、CH3F、CH2F2、CF4、或其他烴的乾蝕刻劑，或是譬如H3PO4的濕蝕刻劑從該氧化物帽蓋的上表面、該矽鰭片的上表面、和該矽晶圓的上表面蝕刻該矽介電層；使該矽鰭片凹陷到50Å到700Å的深度；以及以譬如，但不限於含HBr、SF6、NF3、CF4、或其他氟基化學的乾蝕刻劑，或是譬如，但不限於TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑從該矽鰭片的側表面蝕刻該矽介電層並移除殘餘的該矽鰭片。其他方面包含以譬如，但不限於HBr、SF6、NF3、CF4、或其他氟基化學的乾蝕刻劑，或是譬如，但不限於TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑來使該矽鰭片的第一部分凹陷。進一步的方面包含使該鰭片下方的該矽基板凹陷0Å到700Å的深度。額外的方面包含該矽閘極具有氧化物帽蓋在該氮化物帽蓋的上表面。
本領域技術人員藉由下面的詳細描述可以更容易理解本發明的其他方面和技術效果，其中簡單地藉由實施本揭露的較佳方式的示例形式顯示和描述了本揭露 的實施例。如將被瞭解的，本揭露能夠實施為其他不同的實施例，並且其細節在各個顯見方面中可以被修改，但完全不背離本揭露。因此，附圖和說明均本質上應被認為是示例性的而非限制性的。
101‧‧‧閘極
103‧‧‧基板
105‧‧‧氮化物帽蓋
107‧‧‧氧化物帽蓋
109‧‧‧介電層
201‧‧‧閘極
203‧‧‧基板
205‧‧‧氮化物帽蓋
207‧‧‧氧化物帽蓋
209‧‧‧介電層
在附加圖式的圖中，本揭露是以實例的方式而非限制的方式來例示，且其中類似的元件以相同的元件符號代表，且其中：第1A至1D圖示意地例示FinFET間隔體蝕刻的背景技術方法的連續步驟；以及第2A至2E圖示意地例示依據本揭露的具體實施例的FinFET間隔體蝕刻方法的連續步驟。
在下面的說明書中，出於解釋說明的目的，闡述了多個特定細節以提供對於具體實施例徹底地理解。然而，應能夠認識到可在沒有這些特定細節的情況下或者在具有等效佈置的情況下實踐具體實施例。在其他實例中，以方塊圖形式示出了眾所周知的結構和裝置以避免對具體實施例產生不必要的混淆。另外，除非另有指明，否則所有以數位記載的數量、比例、以及成分的屬性數值、反應條件、及其它於說明書與申請專利範圍中所使用的數值在所有情況下應理解為「大約」的數值。
本揭露處理並解決目前在FinFET製造過程期間隨鰭片間隔體去除而出現的潛在eSiGe缺陷和大的氮 化物帽蓋損失的問題。而且，大的氮化物帽蓋損失可造成高度重疊的氮化物凸塊，例如，300Å的凸塊，或者是過度的閘極間隔體薄化的可能性。特別是，高度重疊的氮化物凸塊可以給下游的多晶矽開放製程帶來大量的負擔，且閘極間隔體薄化可能導致在eSiGe或eSiP製程期間不想要的磊晶生長。
依據本揭露的實施例的方法包含形成矽鰭片和閘極在基板上，該閘極具有氮化物帽蓋在其上表面以及氧化物帽蓋在該氮化物帽蓋的上表面。形成介電層在該矽鰭片和該閘極上面。從該氧化物帽蓋的上表面和該矽鰭片的上表面移除該介電層。使該矽鰭片凹陷。從該矽鰭片的側表面和殘餘的該矽鰭片移除該介電層。
本領域技術人員藉由下面的詳細描述可以更容易理解本發明的其他方面、特徵和技術效果，其中簡單地藉由實施本揭露的較佳方式的示例形式顯示和描述了較佳實施例。本揭露能夠實施為其他不同的實施例，並且其細節在各個顯見方面中可以被修改。因此，附圖和說明本質上均應被認為是示例性的而非限制性的。
請注意第2A圖，在間隔體沉積步驟期間，閘極201首先被形成在具有矽鰭片的基板203上，該閘極201具有氮化物帽蓋205在其上表面以及氧化物帽蓋207在該氮化物帽蓋205的上表面。更詳細地說，該基板203的矽鰭片可以不同於基板203的被形成或是可以是該基板203的一部分。之後，在該基板203的矽鰭片和該閘極201 上面毯覆式沉積50Å到250Å厚度的介電層209，例如氮化矽或譬如SiOCN、SiBCN的低k材料。接著，在間隔體ME步驟期間，藉由蝕刻從包含該氧化物帽蓋207的上表面、該矽鰭片的上表面、以及該基板203的水準表面上移除該介電層209，如第2B圖所示。接著，在插入的第一Si凹陷的步驟期間，如第2C圖所示，以對氧化物和氮化物具有選擇性的蝕刻劑使該基板203的矽鰭片凹陷50Å到700Å的深度，該蝕刻劑是譬如，但不限於HBr、SF6、NF3、CF4、或其他氟基化學的乾蝕刻劑，或是譬如，但不限於TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑。
一旦該基板203的矽鰭片被凹陷後，該間隔體OE步驟如第2D圖所示。特別是，以對氧化物和矽具有選擇性的蝕刻劑藉由蝕刻從該基板203的矽鰭片的側表面和該矽鰭片移除該介電層209，該蝕刻劑是譬如，但不限於CHF3、CH3F、CH2F2、CF4、或其他烴的乾蝕刻劑，或是譬如，但不限於H3PO4的濕蝕刻劑。該矽鰭片下方的該基板203也被凹陷到0Å至700Å的深度。選擇性地，可如第2E圖所示的實行額外的Si凹陷步驟。在此額外的Si凹陷步驟期間，該氧化物帽蓋207也被移除。
本揭露的具體實施例可以達成數種技術效果，包含降低在間隔體OE步驟期間從該矽鰭片的側面清除全部的間隔體電介質所需要的時間，其繼而造成較小的重疊凸塊高度。舉例而言，可以比未先進行該鰭片凹陷步驟的可能製程更快的移除該矽鰭片上的電介質側壁。再 者，清除全部的間隔體電介質可以增進製程邊界(process margin)。本揭露的具體實施例在各種產業應用中享有效用，例如，微處理器、智慧型手機、手機、蜂窩手機(cellular handset)、機上盒、DVD錄放影機、汽車導航、印表機和週邊、網路和電信設備、遊戲系統、以及數位相機。本揭露的具體實施例因此在包含FinFET的各種種類的高度集成半導體裝置中享有產業應用性。
在前述的說明書中，本揭露是參考其特定具體實施例來描述。然而，顯然，在不背離如申請專利範圍所闡述的本揭露的較廣精神和範疇下，可以對本發明作出各種修改和改變。因此，說明書和附圖應認為是說明性的而非限制性的。應瞭解到的是，本發明能夠使用各種其他組合和實施例，且能夠如在此表現的發明概念範圍內做任何改變或改良。
201‧‧‧閘極
203‧‧‧基板
205‧‧‧氮化物帽蓋
209‧‧‧介電層

Claims (20)

  1. 一種方法，包括：形成閘極在具有矽鰭片的基板上，該閘極具有氮化物帽蓋在其上表面以及氧化物帽蓋在該氮化物帽蓋的上表面；形成介電層在該矽鰭片和該閘極上方；從該氧化物帽蓋的上表面和該矽鰭片的上表面移除該介電層；使該矽鰭片凹陷；以及從該矽鰭片的側表面和殘餘的該矽鰭片移除該介電層。
  2. 如申請專利範圍第1項所述的方法，包括使該矽鰭片凹陷50埃(Å)到700Å的深度。
  3. 如申請專利範圍第1項所述的方法，包括以對氧化物和氮化物具有選擇性的蝕刻劑使該矽鰭片凹陷。
  4. 如申請專利範圍第3項所述的方法，其中，該蝕刻劑由包含溴化氫(HBr)、六氟化硫(SF6)、三氟化氮(NF3)、四氟化碳(CF4)、或其他氟基化學的乾蝕刻劑，或是包含四甲基氫氧化銨(TMAH)、四乙基氫氧化銨(TEAH)、氫氧化鉀(KOH)、或氫氧化銨(NH4OH)的濕蝕刻劑組成。
  5. 如申請專利範圍第1項所述的方法，包括藉由蝕刻從該矽鰭片的側表面移除該介電層。
  6. 如申請專利範圍第5項所述的方法，包括以對氧化物和矽具有選擇性的蝕刻劑從該矽鰭片的側表面蝕刻該 介電層。
  7. 如申請專利範圍第6項所述的方法，其中，該蝕刻劑由包含三氟甲烷(CHF3)、氟甲烷(CH3F)、二氟甲烷(CH2F2)、CF4、或其他烴的乾蝕刻劑，或是包含磷酸(H3PO4)的濕蝕刻劑組成。
  8. 如申請專利範圍第1項所述的方法，包括使該鰭片下方的該基板凹陷。
  9. 如申請專利範圍第8項所述的方法，包括使該鰭片下方的該基板凹陷0Å到700Å的深度。
  10. 如申請專利範圍第8項所述的方法，包含藉由蝕刻使該基板凹陷。
  11. 如申請專利範圍第10項所述的方法，包括以對氮化物具有選擇性的蝕刻劑蝕刻該基板，其中，該蝕刻劑由包含HBr、SF6、NF3、HBr、CF4、或其他氟基化學的乾蝕刻劑，或是包含TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑組成。
  12. 如申請專利範圍第1項所述的方法，包含藉由蝕刻從該氧化物帽蓋的該上表面和該矽鰭片的該上表面移除該介電層。
  13. 如申請專利範圍第1項所述的方法，包含藉由毯覆式沉積到50Å到250Å的厚度形成該介電層。
  14. 如申請專利範圍第1項所述的方法，其中，該介電層包含氮化矽或包含有低k電介質SiOCN或SiBCN的其他電介質。
  15. 一種裝置，包括：矽晶圓；閘極，在該矽晶圓上，該閘極具有氮化物帽蓋在其上表面上；介電間隔體，在該閘極和該氮化物帽蓋的側表面上；以及凹口，在該矽晶圓中鄰近該閘極，該凹口在該凹口的相反側的該矽晶圓上不具有介電間隔體。
  16. 如申請專利範圍第15項所述的裝置，其中，該凹口具有0Å到700Å的深度。
  17. 一種方法，包括：鄰近矽鰭片形成矽閘極在矽晶圓上，該矽閘極具有氮化物帽蓋在其上表面上；毯覆式沉積矽介電層在該矽鰭片、該矽閘極、和該晶圓上方；以包含CHF3、CH3F、CH2F2、CF4、或其他烴的乾蝕刻劑，或是包含H3PO4的濕蝕刻劑從該氧化物帽蓋的上表面、該矽鰭片的上表面、和該矽晶圓的上表面蝕刻該矽介電層；使該矽鰭片凹陷到50Å到700Å的深度；以及以包含HBr、SF6、NF3、HBr、CF4、或其他氟基化學的乾蝕刻劑，或是包含TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑從該矽鰭片的側表面蝕刻該矽介電層並移除殘餘的該矽鰭片。
  18. 如申請專利範圍第17項所述的方法，包含以包含HBr、SF6、NF3、HBr、CF4、或其他氟基化學的乾蝕刻劑，或是包含TMAH、TEAH、KOH、或NH4OH的濕蝕刻劑使該矽鰭片的第一部分凹陷。
  19. 如申請專利範圍第1項所述的方法，包括使該鰭片下方的該基板凹陷0Å到700Å的深度。
  20. 如申請專利範圍第17項所述的方法，其中，該矽閘極包含氧化物帽蓋在該氮化物帽蓋的上表面上。
TW102149238A 2013-06-14 2013-12-31 Finfet spacer etch for esige improvement TWI560780B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/918,622 US9356147B2 (en) 2013-06-14 2013-06-14 FinFET spacer etch for eSiGe improvement

Publications (2)

Publication Number Publication Date
TW201448049A true TW201448049A (zh) 2014-12-16
TWI560780B TWI560780B (en) 2016-12-01

Family

ID=52018482

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102149238A TWI560780B (en) 2013-06-14 2013-12-31 Finfet spacer etch for esige improvement

Country Status (3)

Country Link
US (1) US9356147B2 (zh)
CN (1) CN104241136B (zh)
TW (1) TWI560780B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631627B (zh) * 2015-05-14 2018-08-01 美商格羅方德半導體公司 製造具有不同鰭片高度且無形貌之鰭片的方法與結構

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660057B2 (en) * 2014-06-17 2017-05-23 Stmicroelectronics, Inc. Method of forming a reduced resistance fin structure
US10504797B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device and resulting device
DE102020112695A1 (de) 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
US11489062B2 (en) 2019-05-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Optimized proximity profile for strained source/drain feature and method of fabricating thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991979B2 (en) * 2003-09-22 2006-01-31 International Business Machines Corporation Method for avoiding oxide undercut during pre-silicide clean for thin spacer FETs
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
KR101314931B1 (ko) * 2006-10-30 2013-10-04 삼성전자주식회사 유기 고분자 반도체, 이의 제조방법 및 이를 이용한 양극성 유기 박막 트랜지스터
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
US9070710B2 (en) * 2013-06-07 2015-06-30 United Microelectronics Corp. Semiconductor process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI631627B (zh) * 2015-05-14 2018-08-01 美商格羅方德半導體公司 製造具有不同鰭片高度且無形貌之鰭片的方法與結構

Also Published As

Publication number Publication date
US20140367751A1 (en) 2014-12-18
US9356147B2 (en) 2016-05-31
CN104241136B (zh) 2017-09-26
TWI560780B (en) 2016-12-01
CN104241136A (zh) 2014-12-24

Similar Documents

Publication Publication Date Title
US9698055B2 (en) Semiconductor fin structures and methods for forming the same
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
US8895446B2 (en) Fin deformation modulation
US9123773B1 (en) T-shaped single diffusion barrier with single mask approach process flow
CN106920771B (zh) 金属栅晶体管源漏区接触塞的制作方法
US8936986B2 (en) Methods of forming finfet devices with a shared gate structure
US9054212B2 (en) Fin etch and Fin replacement for FinFET integration
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN107785315B (zh) 半导体结构的形成方法
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
TW201448049A (zh) 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻
US10522365B2 (en) Methods for reducing scratch defects in chemical mechanical planarization
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
CN106952816B (zh) 鳍式晶体管的形成方法
CN108878292B (zh) Finfet装置及其形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN107785318B (zh) 半导体结构的制造方法
CN107785265B (zh) 半导体器件的形成方法
CN110581101A (zh) 半导体器件及其形成方法
US20170287723A1 (en) Semiconductor device and method for fabricating the same
CN106856189B (zh) 浅沟槽隔离结构及其形成方法
US20130217221A1 (en) Dry etch polysilicon removal for replacement gates
CN104103589B (zh) 一种晶体管制造方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN107706111B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees