CN106847683B - 提高鳍式场效应管性能的方法 - Google Patents
提高鳍式场效应管性能的方法 Download PDFInfo
- Publication number
- CN106847683B CN106847683B CN201510894467.XA CN201510894467A CN106847683B CN 106847683 B CN106847683 B CN 106847683B CN 201510894467 A CN201510894467 A CN 201510894467A CN 106847683 B CN106847683 B CN 106847683B
- Authority
- CN
- China
- Prior art keywords
- layer
- fin
- amorphization
- ion implantation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 114
- 230000005669 field effect Effects 0.000 title claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 84
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 84
- 238000005468 ion implantation Methods 0.000 claims abstract description 72
- 238000005280 amorphization Methods 0.000 claims abstract description 71
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims description 325
- 230000008569 process Effects 0.000 claims description 75
- -1 germanium ions Chemical class 0.000 claims description 38
- 238000002513 implantation Methods 0.000 claims description 30
- 229910052731 fluorine Inorganic materials 0.000 claims description 26
- 239000011737 fluorine Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000036961 partial effect Effects 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 10
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000012495 reaction gas Substances 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000035484 reaction time Effects 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 5
- 230000000694 effects Effects 0.000 description 14
- 238000000059 patterning Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- DYCJFJRCWPVDHY-LSCFUAHRSA-N NBMPR Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1N1C2=NC=NC(SCC=3C=CC(=CC=3)[N+]([O-])=O)=C2N=C1 DYCJFJRCWPVDHY-LSCFUAHRSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910007245 Si2Cl6 Inorganic materials 0.000 description 1
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Thin Film Transistor (AREA)
Abstract
一种提高鳍式场效应管性能的方法，包括：提供表面具有鳍部的衬底，衬底表面还形成有隔离层，隔离层覆盖鳍部部分侧壁表面，高于隔离层顶部的鳍部包括第一部分鳍部以及第二部分鳍部；对第一部分鳍部和第二部分鳍部进行非晶化离子注入，在第一部分鳍部侧壁表面形成第一非晶化层，在第二部分鳍部顶部表面和侧壁表面形成第二非晶化层，第二非晶化层的厚度大于第一非晶化层的厚度；对第一部分鳍部和第二部分鳍部进行氧化处理，在第二部分鳍部的顶部表面和侧壁表面、以及第一部分鳍部侧壁表面形成氧化层。本发明提高形成的氧化层厚度均匀性，特别是鳍部顶部拐角区域的氧化层性能得到提高，进而提高鳍式场效应管的可靠性和电学性能。
Description
技术领域
本发明涉及半导体制作技术领域，特别涉及一种提高鳍式场效应管性能的方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能有待提高。
发明内容
本发明解决的问题是提供一种提高鳍式场效应管性能的方法，提高形成的氧化层厚度均匀性，改善鳍式场效应管的可靠性和电学性能。
为解决上述问题，本发明提供一种提高鳍式场效应管的方法，包括：提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部，其中，高于所述隔离层顶部的鳍部包括第一部分鳍部以及位于第一部分鳍部顶部表面的第二部分鳍部；对所述第一部分鳍部和第二部分鳍部进行非晶化离子注入，在所述第一部分鳍部侧壁表面形成第一非晶化层，在所述第二部分鳍部顶部表面和侧壁表面形成第二非晶化层，且第二非晶化层的厚度大于第一非晶化层的厚度；在进行所述非晶化离子注入之后，对所述第一部分鳍部和第二部分鳍部进行氧化处理，在所述第二部分鳍部的顶部表面和侧壁表面、以及第一部分鳍部侧壁表面形成氧化层。
可选的，所述第二部分鳍部的厚度为1纳米至5纳米。
可选的，所述第一非晶化层的材料为非晶硅；所述第二非晶化层的材料为非晶硅。
可选的，采用锗离子、碳离子、硅离子或氟离子中的一种或多种，进行所述非晶化离子注入。
可选的，所述非晶化离子注入包括第一次非晶化离子注入和第二次非晶化离子注入，其中，所述第一非晶化离子注入和第二非晶化离子注入分别对鳍部两相对的侧壁进行离子注入。
可选的，所述非晶化离子注入的注入角度为3度至20度。
可选的，采用硅离子进行所述非晶化离子注入，其中，注入能量为1kev至4kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
可选的，采用氟离子进行所述非晶化离子注入，其中，注入至第二部分鳍部顶部表面和侧壁表面的氟离子浓度大于注入至第一部分鳍部侧壁表面的氟离子浓度。
可选的，采用氟离子进行所述非晶化离子注入，其中，注入能量为1kev至6kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
可选的，在进行所述非晶化离子注入之前，形成覆盖所述鳍部顶部表面和侧壁表面的屏蔽层；在进行所述非晶化离子注入之后，去除所述屏蔽层。
可选的，所述屏蔽层的材料为氧化硅或氮氧化硅。
可选的，所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。
可选的，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
可选的，所述氧化层的材料为氧化硅。
可选的，还包括步骤：在所述氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
可选的，所述衬底包括核心器件区和输入输出器件区，其中，核心器件区衬底表面形成有鳍部，输入输出器件区衬底表面形成有鳍部；在形成所述氧化层之后，还包括步骤：去除所述核心器件区的氧化层；在所述核心器件区的鳍部表面形成伪氧化层，所述伪氧化层的厚度小于氧化层的厚度；在所述氧化层表面以及伪氧化层表面形成伪栅层；在所述伪栅层两侧的鳍部内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层还覆盖伪栅层侧壁表面；刻蚀去除所述伪栅层；刻蚀去除所述伪氧化层，暴露出核心器件区鳍部表面；在所述核心器件区鳍部表面形成界面层，所述界面层厚度小于氧化层厚度。
可选的，还包括：在所述界面层表面以及氧化层表面形成栅电极层。
可选的，还包括：在所述界面层表面以及氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的提高鳍式场效应管性能的方法的技术方案中，对第一部分鳍部和第二部分鳍部进行非晶化离子注入，在第一部分鳍部侧壁表面形成第一非晶化层，在第二部分鳍部顶部和侧壁表面形成第二非晶化层，且第二非晶化层的厚度大于第一非晶化层的厚度；接着，对第一部分鳍部和第二部分鳍部进行氧化处理，在所述第二部分鳍部的顶部表面和侧壁表面、以及第一部分鳍部侧壁表面形成氧化层。由于第二部分鳍部中拐角区域聚集有一定应力，所述应力会使氧化处理的氧化速率低；而本发明中，第二非晶化层的厚度大于第一非晶化层的厚度，氧化处理对非晶态材料的氧化速率大于对单晶态材料的氧化速率，因此，从材料特性上考虑，氧化处理对第二部分鳍部顶部表面和侧壁表面的氧化速率大于第一部分鳍部侧壁的氧化速率，从而抵消应力作用对氧化速率造成的不良影响，使得位于第二部分鳍部顶部表面和侧壁表面的氧化层的厚度与位于第一部分鳍部侧壁表面的氧化层厚度相同或相差很小，从而提高形成的氧化层厚度均匀性，改善形成的鳍式场效应管的可靠性和电学性能。
进一步，所述非晶化离子注入的注入角度为3度至20度，使得形成的第一非晶化层和第二非晶化层的厚度之差适中，从而防止由于所述厚度之差过大而对形成的氧化层厚度均匀性造成不良影响。
进一步，非晶化离子注入包括第一次非晶化离子注入和第二次非晶化离子注入，使得第二部分鳍部顶部受到的非晶化离子注入程度大于第二部分侧壁受到的非晶化离子注入程度，因此在氧化处理过程中，位于第二部分鳍部顶部的硅原子消耗的量大于位于第二鳍部侧壁的硅原子消耗的量，使得最终形成的氧化层与鳍部之间具有圆滑拐角界面形貌，避免尖角造成的尖端放电问题，进一步改善形成的鳍式场效应管的性能。
更进一步，采用氟离子进行所述非晶化离子注入，不仅能够获得第一非晶化层和第二非晶化层，且后续形成的氧化层中也将含有氟离子，位于氧化层中的氟离子有利于钝化氧化层中的悬挂键，进而改善氧化层的质量。
附图说明
图1至图9为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。
鳍式场效应管的栅介质层包括覆盖鳍部顶部表面和侧壁表面的氧化层，所述氧化层的质量对鳍式场效应管的性能有着重要的影响。经研究发现，鳍部顶部具有拐角区域(corner)，所述拐角区域为鳍部顶部表面与侧壁表面的交界区域，所述拐角区域存在一定的应力(stress)。通常的，采用氧化工艺对鳍部顶部表面和侧壁表面进行氧化处理，形成所述氧化层。然而，由于受到所述拐角区域应力的影响，氧化处理对所述拐角区域的鳍部氧化速率较小，从而导致拐角区域形成的氧化层的厚度较薄。
由于拐角区域形成的氧化层厚度较薄，对鳍式场效应管的可靠性提出较大挑战，例如，栅极氧化层完整性(GOI，Gate Oxide Integrity)、电介质与时间相关击穿性能(TDDB，Time Dependent Dielectric Breakdown)、正温度-不稳定特性(PBTI，PositiveBias Temperature Instability)或负温度-不稳定特性(NBTI，Negative BiasTemperature Instability)中的一种或多种造成不良影响。这一问题，对于输入输出(IO，Input or Output)器件而言更为显著。
一般的，为了解决上述拐角区域形成的氧化层厚度较薄的问题，采用拐角圆化(Corner Rounding)的方法，将鳍部的拐角区域进行圆化化。然而，采用Corner Rounding的方法，仍难以有效的提高形成的氧化层厚度均匀性，鳍式场效应管的电学性能仍较差。特别对于输入输出器件而言，采用Corner Rounding的方法形成的氧化层仍难以满足其性能需求。
为此，本发明提供一种鳍式场效应管的形成方法，提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部，其中，高于所述隔离层顶部的鳍部包括第一部分鳍部以及位于第一部分鳍部顶部表面的第二部分鳍部；对所述第一部分鳍部和第二部分鳍部进行非晶化离子注入，在所述第一部分鳍部侧壁表面形成第一非晶化层，在所述第二部分鳍部顶部表面和侧壁表面形成第二非晶化层，且第二非晶化层的厚度大于第一非晶化层的厚度；在进行所述非晶化离子注入之后，对所述第一部分鳍部和第二部分鳍部进行氧化处理，在所述第二部分鳍部的顶部表面和侧壁表面、以及第一部分鳍部侧壁表面形成氧化层。由于第二非晶化层的厚度大于第一非晶化层的厚度，使得氧化处理时鳍部顶部拐角区域应力对氧化速率的不良影响被抵消，从而提高形成的氧化层的厚度均匀性，改善形成的鳍式场效应管的可靠性和电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图9为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1，提供衬底101，所述衬底101表面形成有分立的鳍部102。
本实施例中，以形成的鳍式场效应管包括输入输出器件和核心器件(CoreDevice)为例。所述衬底101包括核心器件区I和输入输出器件区II，其中，核心器件区I为后续形成核心器件提供工艺平台，输入输出器件区II为后续形成输入输出器件提供工艺平台，其中，输入输出器件为输入器件或输出器件中的一种或两种。本实施例中，所述核心器件区I与输入输出器件区II相邻，在其他实施例中，所述核心器件区还能够与输入输出器件区相隔。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底；所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述衬底101为硅衬底，所述鳍部102的材料为硅。
本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层103；以所述硬掩膜层103为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。
在一个实施例中，形成所述硬掩膜层103的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层103；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-alignedDouble Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
本实施例中，在形成所述鳍部102之后，保留位于鳍部102顶部表面的硬掩膜层103。所述硬掩膜层103的材料为氮化硅，后续在进行平坦化工艺时，所述硬掩膜层103顶部表面能够作为平坦化工艺的停止位置，起到保护鳍部102顶部的作用。
本实施例中，所述鳍部102的顶部尺寸小于底部尺寸。在其他实施例中，所述鳍部的侧壁还能够与衬底表面相垂直，即鳍部的顶部尺寸等于底部尺寸。
参考图2，对所述鳍部102表面进行氧化处理，在所述鳍部102表面形成线性氧化层104。
由于鳍部102为通过刻蚀初始衬底后形成，所述鳍部102通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部102进行氧化处理形成线性氧化层104，在氧化处理过程中，由于鳍部102凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述线性氧化层104之后，不仅鳍部102表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部102的表面光滑，晶格质量得到改善，避免鳍部102尖端放电问题。并且，形成的线性氧化层104还有利于提高后续形成的隔离层与鳍部102之间的界面性能。
所述氧化处理可以采用氧等离子体氧化工艺、或者硫酸和过氧化氢的混合溶液氧化工艺。所述氧化处理还会对衬底101表面进行氧化，使得形成的线性氧化层104还位于衬底101表面。
本实施例中，采用ISSG(原位水汽生成，In-situ Stream Generation)氧化工艺对鳍部102进行氧化处理，形成所述线性氧化层104，由于鳍部102的材料为硅，相应形成的线性氧化层104的材料为氧化硅。
所述氧化处理为拐角圆化处理，然而，在进行所述氧化处理之后，所述鳍部102的拐角区域仍具有一定的应力。
参考图3，在所述线性氧化层104表面形成隔离膜105，所述隔离膜105顶部与硬掩膜层103顶部齐平。
所述隔离膜105为后续形成隔离层提供工艺基础；所述隔离膜105的材料为绝缘材料，例如为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离膜105的材料为氧化硅。
为了提高形成隔离膜105工艺的填孔(gap-filling)能力，采用流动性化学气相沉积(FCVD，Flowable CVD)或高纵宽比化学气相沉积工艺(HARP CVD)，形成所述隔离膜105。
在一个具体实施例中，形成所述隔离膜105的工艺步骤包括：在所述线性氧化层104表面形成隔离膜105，所述隔离膜105顶部高于硬掩膜层103顶部；研磨去除高于硬掩膜层103顶部的隔离膜105。
参考图4，去除部分厚度的隔离膜105(参考图3)形成隔离层115，所述隔离层115位于衬底101表面且覆盖鳍部102部分侧壁表面，所述隔离层115顶部低于鳍部102顶部。
所述隔离层115的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层115的材料为氧化硅。
在去除部分厚度的隔离膜105过程中，还刻蚀去除部分厚度的线性氧化层104，使得剩余线性氧化层104顶部与隔离层115顶部齐平。在一个实施例中，采用干法刻蚀工艺，刻蚀去除部分厚度的隔离膜105。在另一实施例中，采用湿法刻蚀工艺，刻蚀去除部分厚度的隔离膜105。
还包括步骤：刻蚀去除所述硬掩膜层103(参考图3)。本实施例中，先去除部分厚度的隔离膜105，后刻蚀去除所述硬掩膜层103。在其他实施例中，还能够先去除硬掩膜层，后去除部分厚度的隔离膜形成隔离层。
在形成所述隔离层115之后，定义高于隔离层115的鳍部102包括第一部分鳍部102、以及位于第一部分鳍部102表面的第二部分鳍部102，其中，鳍部102顶部的拐角区域位于第二部分鳍部102内。
本实施例中，所述第二部分鳍部102的厚度为1纳米至5纳米，使得后续对所述第二部分鳍部102进行氧化处理时能够抵消第二部分鳍部102内应力对氧化处理的不良影响。
参考图5，在所述高于隔离层115的鳍部102顶部表面和侧壁表面形成屏蔽层106。
本实施例中，所述屏蔽层106还位于隔离层115表面。所述屏蔽层106的作用包括：在后续对鳍部102进行非晶化离子注入时，所述屏蔽层106起到离子注入缓冲层的作用，避免非晶化离子注入工艺对鳍部102造成注入损伤，减少或避免鳍部102内的晶格损伤。
由于后续会去除所述屏蔽层106，要求去除所述屏蔽层106的工艺不会对鳍部102造成不良影响，因此所述屏蔽层106的材料应该为易于被去除的材料，且去除屏蔽层106的工艺对屏蔽层106与鳍部102之间具有较大的刻蚀选择比。本实施例中，所述屏蔽层106的材料为氧化硅。
为了使屏蔽层106在后续的非晶化离子注入中起到足够的缓冲作用，且保证注入至鳍部102内的注入离子能量和剂量适中，同时，后续刻蚀去除屏蔽层106的刻蚀工艺时间较短，避免刻蚀去除屏蔽层106的工艺对隔离层115造成刻蚀损伤，所述屏蔽层106的厚度为5埃至50埃。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述屏蔽层106。本实施例中，为了提高形成的屏蔽层106的厚度均匀性，使得形成屏蔽层106的工艺具有很好的台阶覆盖(step-coverage)能力，采用原子层沉积工艺形成所述屏蔽层106。
在一个具体实施例中，采用原子层沉积工艺形成所述屏蔽层106的工艺参数包括：反应气体包括硅源气体和氧源气体，反应气体还包括载流气体，其中，硅源气体为SiH4、SiH2Cl2、SiHCl3或Si2Cl6，氧源气体为O2或O3，载流气体为N2或Ar，硅源气体流量为100sccm至5000sccm，氧源气体流量为100sccm至2000sccm，载流气体流量为100sccm至5000sccm，反应腔室温度为50度至450度，反应腔室压强为1托至200托。
继续参考图5，对所述第一部分鳍部102和第二部分鳍部102进行非晶化离子注入，在所述第一部分鳍部102侧壁表面形成第一非晶化层107，在所述第二部分鳍部102顶部表面和侧壁表面形成第二非晶化层108，且所述第二非晶化层108的厚度大于第一非晶化层107的厚度。
形成所述第一非晶化层107的过程为：对第一部分鳍部102侧壁进行非晶化离子注入，第一部分鳍部102侧壁表面部分厚度的材料由单晶态转化为非晶态，从而在第一部分鳍部102侧壁表面形成第一非晶化层107。本实施例中，所述第一非晶化层107的材料为非晶硅。
形成所述第二非晶化层108的过程为：对第二部分鳍部102顶部和侧壁进行非晶化离子注入，第二部分鳍部102顶部和侧壁表面部分厚度的材料由单晶态转化为非晶态，从而在第二部分鳍部102顶部和侧壁表面形成第二非晶化层108。本实施例中，所述第二非晶化层108的材料为非晶硅。
本实施例中，所述非晶化离子注入包括第一次非晶化离子注入11以及第二次非晶化离子注入12，其中，所述第一次非晶化离子注入11和第二次非晶化离子注入12分别对鳍部102相对的两个侧壁进行离子注入，所述第一次非晶化离子注入11的注入离子前进方向与法线方向之间具有第一夹角A1，所述第二次非晶化离子注入12的注入离子前进方向与法线方向之间具有第二夹角A2，所述法线方向指的是垂直于衬底101表面的方向，所述第一夹角A1与第二夹角A2相等，所述第一夹角A1或第二夹角A2为非晶化离子注入工艺参数中的注入角度。
由于非晶化离子注入工艺受到阴影效应(shadow effect)的影响，第一部分鳍部102相对的两侧壁仅会受到第一非晶化离子注入11或第二非晶化离子注入12中的一次离子注入，而第二部分鳍部102顶部表面和侧壁表面既会受到第一非晶化离子注入11的离子注入，还会受到第二次非晶化离子注入12的离子注入，因此，相较于第一部分鳍部102而言，所述第二部分鳍部102受到的非晶化离子注入的程度更深，非晶化离子注入对第二部分鳍部102顶部表面和侧壁表面的材料性质的影响越大，相应的，形成的第二非晶化层108的厚度大于第一非晶化层107的厚度。
所述第二非晶化层108的厚度大于第一非晶化层107的厚度，后续在对高于隔离层115的鳍部102进行氧化处理时，所述氧化处理对非晶硅的氧化速率大于对单晶硅的氧化速率，因此从被氧化材料的性质方面考虑，氧化处理对第二部分鳍部102顶部和侧壁的氧化速率大于对第一部分鳍部102侧壁的氧化速率，从而抵消由于第二部分鳍部102中拐角区域应力而造成的氧化速率小的问题，使得第二部分鳍部102顶部和侧壁形成的氧化层厚度与第一部分鳍部102侧壁形成的氧化层厚度相差小，从而提高形成的氧化层的厚度均匀性。
通过控制非晶化离子注入中的注入能量、注入剂量以及注入角度等工艺参数，获得厚度适中的第一非晶化层107和第二非晶化层108。其中，注入能量不宜过低，否则形成的第二非晶化层108的厚度较薄，使得第二非晶化层108起到的提高氧化处理氧化速率的效果不明显；为了避免形成的第二非晶化层108的厚度过厚，所述注入能量也不宜过高。并且，注入角度也不宜过大，防止非晶化离子注入难以对第一部分鳍部102侧壁进行离子注入，从而避免形成的第二非晶化层108与第一非晶化层107的厚度差过大。为此，本实施例中，所述非晶化离子注入的注入角度为3度至20度，使得形成的第一晶化层107和第二非晶化层108的厚度之差适中，从而使得后续形成的氧化层的厚度均匀性好。
采用锗离子、碳离子、硅离子或氟离子中的一种或多种，进行所述非晶化离子注入。
本实施例中，采用氟离子进行所述非晶化离子注入，使得后续形成的氧化层中也含有氟离子，氧化层中的氟离子能够起到钝化悬挂键的作用，从而提高形成的氧化层的质量，改善鳍式场效应管的NBTI问题和PBTI问题，其中，注入至第二部分鳍部102顶部表面和侧壁表面的氟离子浓度大于注入至第一部分鳍部102侧壁表面的氟离子浓度。
在一个具体实施例中，采用氟离子进行所述非晶化离子注入，工艺参数包括：注入能量为1kev至6kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
在另一个实施例中，采用硅离子进行所述非晶化离子注入，其中，注入能量为1kev至4kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
参考图6，去除所述屏蔽层106(参考图5)。
采用湿法刻蚀工艺或SiCoNi刻蚀系统，刻蚀去除所述屏蔽层106。
本实施例中，采用湿法刻蚀工艺刻蚀去除所述屏蔽层106，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
在其他实施例中，还能够无需形成所述屏蔽层，直接对所述第一部分鳍部和第二部分鳍部进行非晶化离子注入。
参考图7，对所述第一部分鳍部102和第二部分鳍部102进行氧化处理，在所述第二部分鳍部102的顶部表面和侧壁表面、以及第一部分鳍部102侧壁表面形成氧化层109。
相较于单晶硅而言，所述氧化处理对非晶硅的氧化速率更大。由于第二部分鳍部102顶部表面和侧壁表面形成有第二非晶化层108(参考图6)，第一部分鳍部102侧壁表面形成有第一非晶化层107(参考图6)，且所述第二非晶化层108的厚度大于第一非晶化层107的厚度，所述第二非晶化层108与第一非晶化层107之间具有厚度差，从而使得氧化处理对第二部分鳍部102的氧化速率大于对第一部分鳍部102的氧化速率。而由于第二部分鳍部102受到拐角应力的作用，所述拐角应力使得氧化处理对第二部分鳍部102的氧化速率小于对第一部分鳍部102的氧化速率。
因此，本实施例中，所述第二非晶化层108与第一非晶化层107之间的厚度差，能够抵消拐角应力对第二部分鳍部102氧化速率造成的不良影响，使得从整体上而言，所述氧化处理对第一部分鳍部102的氧化速率与对第二部分鳍部102的氧化速率相同或相差很小，从而使得形成的氧化层109的厚度均匀性好，避免了现有技术中鳍部拐角区域氧化层厚度薄的问题，进而提高栅极氧化层完整性、改善TDDB效应、NBTI效应或PBTI效应，提高形成的鳍式场效应管的可靠性和电学性能。
并且，第二部分鳍部102顶部受到的非晶化离子注入程度比第二部分鳍部102侧壁受到的非晶化离子注入程度大，使得在氧化处理将第二非晶化层108进行氧化的过程中，氧化处理对第二部分鳍部102顶部的氧化速率大于对第二部分鳍部102侧壁的氧化速率，第二部分鳍部102顶部消耗的硅原子数量大于第二部分鳍部102侧壁消耗的硅原子数量，最终在鳍部102与氧化层109之间获得圆滑拐角界面形貌，避免因为拐角尖锐而造成的尖端漏电问题。
本实施例中，所述氧化层109的材料为氧化硅，所述氧化层109的厚度为10埃至30埃。并且，本实施例中前述非晶化离子注入的注入离子为氟离子，使得形成的氧化层109中也相应含有氟离子，在后续的退火处理过程中，所述氟离子能够起到钝化氧化层109中悬挂键的作用，改善氧化层109的质量，且氟离子还能够扩散至后续形成的高k栅介质层内，起到钝化高k栅介质层内悬挂键的作用，进而改善高k栅介质层的质量。
所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。本实施例中，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
本实施例中，形成的鳍式场效应管包括输入输出器件和核心器件，所述氧化层109作为输入输出器件中栅介质层的一部分，后续会去除核心器件区I的氧化层109、保留输入输出器件区II的氧化层109，在核心器件区I重新形成厚度比氧化层109薄的界面层。
参考图8，刻蚀去除位于核心器件区I的氧化层109；接着，在所述核心器件区I的鳍部102表面形成伪氧化层110。
本实施例中，采用SiCoNi刻蚀系统刻蚀去除位于核心器件区I的氧化层109。
所述伪氧化层110的材料为氧化硅，在后续刻蚀去除伪栅层的过程中，所述伪氧化层110起到保护核心器件区I鳍部102的作用。本实施例中，采用氧化工艺形成所述伪氧化层110。
参考图9，在所述输入输出器件区II的氧化层109表面以及核心器件区I的伪氧化层110表面形成伪栅膜；在所述伪栅膜表面形成第二图形层(未图示)；以所述第二图形层为掩膜，图形化所述伪栅膜形成伪栅层112。
本实施例中，采用后形成高k栅介质层后形成栅电极层(high k last metal gatelast)的工艺。所述伪栅层112的材料为多晶硅、非晶碳或非晶硅；所述伪栅层112为鳍式场效应管的实际栅极结构占据空间位置。
本实施例中，所述伪栅层112的材料为多晶硅。
后续的工艺步骤包括：对所述伪栅层112两侧的鳍部102进行掺杂处理，在所述鳍部102内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层覆盖伪栅层112侧壁表面；刻蚀去除所述伪栅层112；刻蚀去除所述伪氧化层110；在所述核心器件区I的鳍部102表面形成界面层，所述界面层的厚度小于氧化层109的厚度；形成覆盖所述界面层表面以及氧化层109表面的高k栅介质层；在所述高k栅介质层表面形成栅电极层。在另一实施例中，还能够直接在界面层表面以及氧化层表面形成栅电极层。
其中，形成的核心器件的栅介质层包括界面层以及位于界面层表面的高k栅介质层，形成的输入输出器件的栅介质层包括氧化层109以及位于氧化层109表面的高k栅介质层。由前述分析可知，本实施例中形成的氧化层109具有较高的厚度均匀性，且所述氧化层109与鳍部102之间具有圆滑的拐角形貌界面，从而使得形成的输入输出器件的栅介质层厚度均匀性好，避免拐角尖锐而造成的尖端放电问题，改善GOI问题、TDDB问题、NBTI问题以及PBTI问题，提高输入输出器件的可靠性和电学性能，进而改善形成的鳍式场效应管的可靠性和电学性能。
并且，位于氧化层109内的氟离子还能够起到钝化氧化层109内悬挂键的作用，提高氧化层109的质量，且在退火处理过程中氟离子会扩散至高k栅介质层内，进而进一步改善高k栅介质层的质量，进一步改善输入输出器件的栅介质层的性能。
在其他实施例中，还能够采用先形成高k栅介质层后形成栅电极层的工艺(high kfirst metal gate last)，即，在形成伪栅膜之前在界面层以及氧化层表面形成高k栅介质层；或者采用先形成高k栅介质层先形成栅电极层的工艺(high k first metal gatefirst)的工艺，即，无需形成伪栅膜，直接在界面层以及氧化层表面形成高k栅介质层，然后在高k栅介质层表面形成栅电极层，接着图形化所述栅电极层以及高k栅介质层，形成栅极结构。
在其他实施例中，鳍式场效应管的栅极结构还能够为多晶硅栅极结构，具体的，在形成所述界面层之后，在界面层表面以及氧化层表面形成多晶硅膜；图形化所述多晶硅膜形成多晶硅层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种提高鳍式场效应管性能的方法，其特征在于，包括：
提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部，其中，高于所述隔离层顶部的鳍部包括第一部分鳍部以及位于第一部分鳍部顶部表面的第二部分鳍部；
对所述第一部分鳍部和第二部分鳍部进行非晶化离子注入，在所述第一部分鳍部侧壁表面形成第一非晶化层，在所述第二部分鳍部顶部表面和侧壁表面形成第二非晶化层，且第二非晶化层的厚度大于第一非晶化层的厚度；
在进行所述非晶化离子注入之后，对所述第一部分鳍部和第二部分鳍部进行氧化处理，在所述第二部分鳍部的顶部表面和侧壁表面、以及第一部分鳍部侧壁表面形成氧化层，所述第二非晶化层与第一非晶化层之间的厚度差适于抵消拐角应力对第二部分鳍部氧化速率造成的影响。
2.如权利要求1所述的方法，其特征在于，所述第二部分鳍部的厚度为1纳米至5纳米。
3.如权利要求1所述的方法，其特征在于，所述第一非晶化层的材料为非晶硅；所述第二非晶化层的材料为非晶硅。
4.如权利要求1所述的方法，其特征在于，采用锗离子、碳离子、硅离子或氟离子中的一种或多种，进行所述非晶化离子注入。
5.如权利要求1所述的方法，其特征在于，所述非晶化离子注入包括第一次非晶化离子注入和第二次非晶化离子注入，其中，所述第一非晶化离子注入和第二非晶化离子注入分别对鳍部两相对的侧壁进行离子注入。
6.如权利要求1或5所述的方法，其特征在于，所述非晶化离子注入的注入角度为3度至20度。
7.如权利要求1所述的方法，其特征在于，采用硅离子进行所述非晶化离子注入，其中，注入能量为1kev至4kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
8.如权利要求1所述的方法，其特征在于，采用氟离子进行所述非晶化离子注入，其中，注入至第二部分鳍部顶部表面和侧壁表面的氟离子浓度大于注入至第一部分鳍部侧壁表面的氟离子浓度。
9.如权利要求1或8所述的方法，其特征在于，采用氟离子进行所述非晶化离子注入，其中，注入能量为1kev至6kev，注入剂量为1E14atom/cm2至1E16atom/cm2，注入角度为3度至20度。
10.如权利要求1所述的方法，其特征在于，在进行所述非晶化离子注入之前，形成覆盖所述鳍部顶部表面和侧壁表面的屏蔽层；在进行所述非晶化离子注入之后，去除所述屏蔽层。
11.如权利要求10所述的方法，其特征在于，所述屏蔽层的材料为氧化硅或氮氧化硅。
12.如权利要求1所述的方法，其特征在于，所述氧化处理为干氧氧化、水汽氧化或湿氧氧化。
13.如权利要求1所述的方法，其特征在于，采用原位水汽生成氧化工艺进行所述氧化处理，工艺参数包括：反应气体包括O2、H2和H2O，其中，O2流量为0.1slm至20slm，H2流量为0.1slm至20slm，H2O流量为0.1slm至50slm，反应腔室温度为650度至1000度，反应腔室压强为0.1托至760托，反应时长为5秒至10分。
14.如权利要求1所述的方法，其特征在于，所述氧化层的材料为氧化硅。
15.如权利要求1所述的方法，其特征在于，还包括步骤：在所述氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
16.如权利要求1所述的方法，其特征在于，所述衬底包括核心器件区和输入输出器件区，其中，核心器件区衬底表面形成有鳍部，输入输出器件区衬底表面形成有鳍部；在形成所述氧化层之后，还包括步骤：去除所述核心器件区的氧化层；在所述核心器件区的鳍部表面形成伪氧化层，所述伪氧化层的厚度小于氧化层的厚度；在所述氧化层表面以及伪氧化层表面形成伪栅层；在所述伪栅层两侧的鳍部内形成源漏极；在所述源漏极表面形成层间介质层，所述层间介质层还覆盖伪栅层侧壁表面；刻蚀去除所述伪栅层；刻蚀去除所述伪氧化层，暴露出核心器件区鳍部表面；在所述核心器件区鳍部表面形成界面层，所述界面层厚度小于氧化层厚度。
17.如权利要求16所述的方法，其特征在于，还包括：在所述界面层表面以及氧化层表面形成栅电极层。
18.如权利要求16所述的方法，其特征在于，还包括：在所述界面层表面以及氧化层表面形成高k栅介质层；在所述高k栅介质层表面形成栅电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510894467.XA CN106847683B (zh) | 2015-12-07 | 2015-12-07 | 提高鳍式场效应管性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510894467.XA CN106847683B (zh) | 2015-12-07 | 2015-12-07 | 提高鳍式场效应管性能的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106847683A CN106847683A (zh) | 2017-06-13 |
| CN106847683B true CN106847683B (zh) | 2020-03-10 |
Family
ID=59151639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510894467.XA Active CN106847683B (zh) | 2015-12-07 | 2015-12-07 | 提高鳍式场效应管性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106847683B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309005B (zh) * | 2017-07-27 | 2022-03-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109841525B (zh) * | 2017-11-27 | 2021-12-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112951896B (zh) * | 2019-11-26 | 2024-03-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法、晶体管 |
| US11380548B2 (en) * | 2019-12-30 | 2022-07-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing semiconductor structure through multi-implantation to fin structures |
| CN114121673A (zh) * | 2021-11-23 | 2022-03-01 | 上海华力集成电路制造有限公司 | 鳍结构表面氧化层均匀化的方法 |
| CN114122119B (zh) * | 2021-11-23 | 2024-09-10 | 上海华力集成电路制造有限公司 | 一种鳍顶处理方法、场效应管及离子注入装置 |
| CN117410184B (zh) * | 2023-12-12 | 2024-04-09 | 合肥晶合集成电路股份有限公司 | Nmos晶体管制备方法及nmos晶体管 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7074656B2 (en) * | 2003-04-29 | 2006-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doping of semiconductor fin devices |
| KR100728957B1 (ko) * | 2005-06-30 | 2007-06-15 | 주식회사 하이닉스반도체 | 돌기형 트랜지스터 제조방법 |
| CN101159237A (zh) * | 2006-10-08 | 2008-04-09 | 上海华虹Nec电子有限公司 | 改善高压栅氧均匀性的预非晶化离子注入工艺 |
| US8883597B2 (en) * | 2007-07-31 | 2014-11-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabrication of a FinFET element |
| KR101511933B1 (ko) * | 2008-10-31 | 2015-04-16 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터의 제조방법 |
| US8394684B2 (en) * | 2010-07-22 | 2013-03-12 | International Business Machines Corporation | Structure and method for stress latching in non-planar semiconductor devices |
| CN102347349B (zh) * | 2010-07-28 | 2014-07-23 | 中国科学院微电子研究所 | 半导体结构及其制作方法 |
| KR101802371B1 (ko) * | 2011-05-12 | 2017-11-29 | 에스케이하이닉스 주식회사 | 반도체 셀 및 그 형성 방법 |
| CN103187445B (zh) * | 2011-12-30 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
| CN104795332B (zh) * | 2014-01-21 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
-
2015
- 2015-12-07 CN CN201510894467.XA patent/CN106847683B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106847683A (zh) | 2017-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| CN107591362B (zh) | 半导体结构及其形成方法 | |
| CN107785422B (zh) | 半导体结构及其制造方法 | |
| CN106952810B (zh) | 半导体结构的制造方法 | |
| CN106571339B (zh) | 鳍式场效应管的形成方法 | |
| CN106935635B (zh) | 半导体结构的形成方法 | |
| CN105280498A (zh) | 半导体结构的形成方法 | |
| US10325818B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108695254B (zh) | 半导体结构及其形成方法 | |
| CN107785266B (zh) | 半导体结构的制造方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN105261566B (zh) | 半导体结构的形成方法 | |
| CN109962014B (zh) | 半导体结构及其形成方法 | |
| CN106952816B (zh) | 鳍式晶体管的形成方法 | |
| CN107039272B (zh) | 鳍式晶体管的形成方法 | |
| CN110164767B (zh) | 半导体器件及其形成方法 | |
| CN110957220A (zh) | 半导体结构及其形成方法 | |
| CN107919283A (zh) | 鳍式场效应管的形成方法 | |
| CN107978514B (zh) | 晶体管及其形成方法 | |
| CN110890279B (zh) | 半导体结构及其形成方法 | |
| CN109309088B (zh) | 半导体结构及其形成方法 | |
| CN107293489A (zh) | 改善鳍式场效应管性能的方法 | |
| CN109980003B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |