CN105261566B - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105261566B CN105261566B CN201410339403.9A CN201410339403A CN105261566B CN 105261566 B CN105261566 B CN 105261566B CN 201410339403 A CN201410339403 A CN 201410339403A CN 105261566 B CN105261566 B CN 105261566B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- forming method
- semiconductor structure
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成鳍部；在所述衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面，且所述隔离层覆盖部分鳍部的侧壁表面；在形成所述隔离层之后，对所述鳍部进行非晶化处理，使所述鳍部内位于侧壁表面和顶部表面的区域形成非晶化区；在所述非晶化处理之后，采用氧化工艺对所述非晶化区进行氧化，在所述鳍部的侧壁和顶部表面形成氧化层。所形成的氧化层的厚度均匀，因此所形成的半导体结构稳定性提高、性能改善。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)。鳍式场效应晶体管是一种常见的多栅器件。
如图1所示，是一种鳍式场效应晶体管的立体结构示意图，包括：半导体衬底100；位于半导体衬底100表面的鳍部101；位于半导体衬底100表面的隔离层102，所述隔离层102覆盖部分所述鳍部101的侧壁，且隔离层102表面低于鳍部101顶部；位于隔离层102表面、以及鳍部101的顶部和侧壁表面的栅极结构103；位于所述栅极结构103两侧的鳍部101内的源区104a和漏区104b。
然而，现有技术所形成的鳍式场效应晶体管性能不稳定、可靠性较差。
发明内容
本发明解决的问题是提供一种半导体结构的形成方法，所形成的半导体结构形貌良好、性能改善。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成鳍部；在所述衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面，且所述隔离层覆盖部分鳍部的侧壁表面；在形成所述隔离层之后，对所述鳍部进行非晶化处理，使所述鳍部内位于侧壁表面和顶部表面的区域形成非晶化区；在所述非晶化处理之后，采用氧化工艺对所述非晶化区进行氧化，在所述鳍部的侧壁和顶部表面形成氧化层。
可选的，所述非晶化处理工艺为等离子体处理工艺，所述等离子处理工艺的处理气体为氮气、氩气或氮气和氩气的混合气体。
可选的，所述等离子处理工艺的参数包括：氩气的流量为1000sccm～10000sccm，氮气流量为1000sccm～10000sccm，气压为1torr～10torr，功率为50W～500W。
可选的，所述处理气体为氮气和氩气的混合气体时，所述氮气和氩气的气体比例为1:1～1:10。
可选的，所述非晶化处理工艺为采用通入臭氧的水溶液对鳍部的侧壁和顶部表面进行处理。
可选的，所述通入臭氧的水溶液中，臭氧在水中的浓度为5ppm～50ppm。
可选的，采用通入臭氧的水溶液对鳍部表面进行处理的方法为喷淋、冲洗或浸渍。
可选的，所述非晶化处理工艺为钝化注入处理，所述钝化注入处理所注入的离子为锗离子、硅离子或锗离子和硅离子的混合。
可选的，所述钝化注入处理注入离子的能量小于或等于1KeV，剂量为1E14atoms/cm2～1E17atoms/cm2。
可选的，所述钝化注入处理注入离子的能量小于或等于0.5KeV。
可选的，所述非晶化区的厚度为5埃～15埃。
可选的，所述衬底包括核心区和外围区，所述核心区和外围区的衬底表面均形成有鳍部。
可选的，在核心区的鳍部表面所形成的氧化层厚度为5埃～15埃；在外围区的鳍部表面形成的氧化层厚度为10埃～40埃。
可选的，还包括：在对所述鳍部进行非晶化处理之前，对所述鳍部进行阱区注入。
可选的，还包括：在对所述鳍部进行非晶化处理之前，对所述鳍部进行阈值调节注入。
可选的，还包括：在形成所述氧化层之后，在所述氧化层和隔离层表面形成横跨于所述鳍部上的栅极结构，所述栅极结构包括：位于氧化层表面的栅介质层、以及位于栅介质层表面的栅极层。
可选的，所述栅介质层的材料为高K介质材料；所述栅极层的材料为金属。
可选的，还包括：在形成所述隔离层之后，对所述鳍部进行非晶化处理之前，在所述隔离层和鳍部的侧壁和顶部表面形成横跨于所述鳍部上的伪栅极结构，所述伪栅极结构包括伪栅极层，所述伪栅极层的材料为多晶硅；在所述伪栅极结构两侧的鳍部内形成源漏区；在形成所述源漏区之后，在隔离层表面和鳍部表面形成介质层，所述介质层的表面与伪栅极结构的表面齐平；去除所述伪栅极结构，在所述介质层内形成开口，所述开口底部暴露出部分隔离层表面、以及鳍部的侧壁和顶部表面。
可选的，所述伪栅极结构还包括伪栅介质层，所述伪栅极层位于所述伪栅介质层表面，所述伪栅介质层的材料为氧化硅。
可选的，在对所述鳍部进行非晶化处理之前，所述鳍部顶部表面的晶向为<100>，所述鳍部侧壁表面的晶向为<110>。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在形成隔离层和鳍部之后，对所述鳍部进行非晶化处理，在鳍部内位于表面的区域形成非晶化区，而所述非晶化区表面不具有固定的晶向，因此所述非晶化区的表面原子分布密度均匀。在所述非晶化处理之后，采用氧化工艺对所述非晶化区进行氧化，在所述鳍部的侧壁和顶部表面形成氧化层，由于所述非晶化区表面不具有固定的晶向，因此对所述非晶化区表面的氧化速率相同，从而能够保证形成于鳍部侧壁和顶部表面的氧化层厚度均匀。因此，后续在所述氧化层表面形成栅极结构之后，所形成的鳍式场效应管的性能稳定、可靠性提高。
进一步，所述非晶化处理工艺为等离子体处理工艺，所述等离子体处理工艺通过将处理气体等离子体化，并将所产生的等离子体向鳍部的侧壁和顶部表面轰击，以所述等离子体打乱鳍部的侧壁和顶部表面的晶格结构，从而能够在鳍部内位于侧壁表面和顶部表面的区域形成非晶化区，由于所述非晶化区的晶格结构被破坏，并呈非晶化状态，因此所述非晶化区的表面不具有固定晶向，能够使后续形成的氧化层厚度均匀。
进一步，所述非晶化处理工艺为采用通入臭氧的水溶液对鳍部表面进行处理。在所述通入臭氧的水溶液中，臭氧成为离子状态，在对所述鳍部的顶部和侧壁表面进行处理时，所述臭氧的离子能够进入鳍部内，并破坏鳍部内位于表面的部分区域的晶格结构，从而在鳍部内位于侧壁表面和顶部表面的区域形成非晶化区，所述非晶化区呈非晶化状态，进而，后续能够采用氧化工艺在鳍部的侧壁和顶部表面形成厚度均匀的氧化层。
进一步，所述非晶化处理工艺为钝化注入处理，所述钝化注入处理所注入的离子为锗离子、硅离子或锗离子和硅离子的混合。所述钝化注入处理通过将离子注入鳍部内位于表面的区域，所述离子进入鳍部内位于表面的部分区域的晶格结构内，从而能够将鳍部内位于侧壁和顶部的部分区域的晶格结构打乱并呈非晶化状态，从而能够在鳍部内位于侧壁表面和顶部表面的区域形成非晶化区，后续能够以氧化工艺在鳍部的侧壁和顶部表面形成厚度均匀的氧化层。
附图说明
图1是一种鳍式场效应晶体管的立体结构示意图；
图2是在形成栅极结构之前，在鳍部表面形成氧化层的剖面结构示意图；
图3至图11是本发明实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所述，现有技术所形成的鳍式场效应晶体管性能不稳定、可靠性较差。
为了能够进一步缩小半导体器件的尺寸、提高半导体器件的集成度，在晶体管中引入了一种高K金属栅极(High-K Metal Gate，简称HKMG)结构。请继续参考图1，所述栅极结构103包括：位于鳍部101侧壁和顶部表面的栅介质层、以及位于栅介质层表面的栅极层。而所述栅极结构103为高K金属栅极结构时，所述栅介质层的材料为高K介质材料，所述栅极层的材料为金属。
但是，由于所述高K介质材料与鳍部101的材料的晶格常数差异较大，使得栅介质层与鳍部101之间的晶格匹配性较低，因此需要采用氧化工艺在所述鳍部101表面形成氧化层，在所述氧化层表面形成高K介质材料，以提高栅介质层与鳍部101之间的结合能力，避免在栅介质层和鳍部101之间的缺陷引起漏电流等问题。
请参考图2，图2是在形成栅极结构之前，在鳍部表面形成氧化层的剖面结构示意图，图2与图1中AA’方向的剖面一致，包括：衬底100；位于衬底100表面的鳍部101；位于衬底100表面且覆盖鳍部101部分侧壁的隔离层102；氧化层105，所述氧化层105位于高于隔离层102的鳍部101侧壁和顶部表面。
其中，所述鳍部101的材料为单晶硅，在形成隔离层102之后，采用热氧化工艺能够在鳍部101的侧壁和顶部表面形成氧化层105。然而，由于所述鳍部101侧壁表面的晶向与鳍部101顶部表面的晶向不同，导致在鳍部101侧壁表面和顶部表面所形成的氧化层105的厚度不同。具体的，如图2所示，所述鳍部101顶部表面的晶向为<100>，而鳍部101侧壁表面的晶向为<110>，由于晶向的差异，导致所述鳍部101顶部表面的硅原子数量较少，而所述鳍部101侧壁表面的硅原子数量较多。因此，在热氧化工艺中，所述鳍部101侧壁表面的硅原子能够与氧气反应形成更厚的氧化层105，而鳍部101顶部的表面能够与氧气发生反应的硅原子较少，所形成的氧化层105较薄。后续在所述氧化层105表面形成栅极结构之后，位于鳍部101顶部表面的氧化层105相较于鳍部101侧壁表面的氧化层105更容易被击穿，导致所形成的鳍式场效应晶体管的性能变差。
为了解决上述问题，本发明提出一种半导体结构的形成方法。其中，在形成隔离层和鳍部之后，对所述鳍部进行非晶化处理，在鳍部内位于表面的区域形成非晶化区，而所述非晶化区表面不具有固定的晶向，因此所述非晶化区的表面原子分布密度均匀。在所述非晶化处理之后，采用氧化工艺在所述鳍部的表面形成氧化层，由于所述非晶化区表面不具有固定的晶向，因此对所述非晶化区的表面进行氧化的速率均匀，从而能够保证形成于鳍部侧壁和顶部表面的氧化层厚度均匀。因此，后续在所述氧化层表面形成栅极结构之后，所形成的鳍式场效应管的性能稳定、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明实施例的半导体结构的形成过程的结构示意图。
请参考图3，提供衬底200；在所述衬底200表面形成鳍部210。
在本实施例中，所述衬底200和鳍部210均为半导体基底的一部分，所述鳍部210通过刻蚀所述半导体基底形成，而位于鳍部210底部未被刻蚀的部分半导体基底形成衬底200。
所述半导体基底为体衬底或绝缘体上半导体衬底，所述体衬底为硅衬底、锗衬底和硅锗衬底，所述绝缘体上半导体衬底为绝缘体上硅衬底或绝缘体上锗衬底。在本实施例中，所述半导体基底为单晶硅衬底，而且所述半导体基底表面的晶向为<100>。在另一实施例中，所述半导体基底的晶向还能够为<110>。
由于所述鳍部210通过刻蚀所述半导体基底形成，即所形成的鳍部210顶部表面为所述半导体衬底的表面，而所述鳍部210的侧壁垂直于所述半导体基底的表面。在本实施例中，由于所述半导体基底表面的晶向为<100>，所述鳍部210顶部表面的晶向为<100>，所述鳍部210侧壁表面的晶向为<110>。由于所述鳍部210顶部表面和侧壁表面的晶向存在差异，当后续直接采用氧化工艺在所述鳍部210的顶部表面和侧壁表面形成氧化层时，容易导致形成于鳍部210侧壁表面和顶部表面的氧化层厚度不一致，进而导致所形成的鳍式场效应晶体管的性能不稳定。因此，本实施例中，需要在后续形成氧化层之前，对所述鳍部210的侧壁和顶部表面进行非晶化处理，以消除鳍部210顶部表面和侧壁表面的晶向差异。
本实施例中，所述鳍部210通过刻蚀所述半导体基底形成，所述鳍部210的形成工艺包括：在所述半导体基底表面形成掩膜层，所述掩膜层覆盖了需要形成鳍部210的对应区域；以所述掩膜层为掩膜，刻蚀所述半导体基底，在所述半导体基底内形成若干开口，相邻开口之间的半导体基底形成所述鳍部210，位于鳍部210底部剩余的半导体基底形成衬底200。
为了缩小所形成的鳍部210尺寸以及相邻鳍部210之间的距离，所述掩膜层能够采用多重图形化掩膜工艺形成，所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned TriplePatterned)工艺、或自对准四重图形化(Self-aligned Double Double Patterned，SaDDP)工艺。
在一实施例中，所述掩膜层的形成工艺为自对准双重图形化工艺，包括：在半导体基底表面沉积牺牲膜；在所述牺牲膜表面形成图形化的光刻胶层；以所述光刻胶层为掩膜，刻蚀所述牺牲膜直至暴露出半导体基底表面为止，形成牺牲层，并去除光刻胶层；在半导体基底和牺牲层表面沉积掩膜材料膜；回刻蚀所述掩膜材料膜直至暴露出牺牲层和半导体基底表面为止，在牺牲层两侧的半导体基底表面形成掩膜层；在所述回刻蚀工艺之后，去除所述牺牲层。
在另一实施例中，所述半导体基底还能够为绝缘体上半导体衬底，所述绝缘体上半导体衬底包括：基底、位于基底表面的绝缘层、位于绝缘层表面的半导体层，所述鳍部210的形成工艺包括：在半导体层表面形成掩膜层；以所述掩膜层为掩膜刻蚀半导体层直至暴露出绝缘层表面为止，形成位于绝缘层上的鳍部210，所述基底形成衬底200，而所述绝缘层为隔离鳍部210的隔离层。
在其他实施例中，所述鳍部210通过刻蚀形成于半导体基底表面的半导体层形成，所述半导体层采用选择性外延沉积工艺形成于所述半导体基底表面。所述半导体基底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等，所述半导体基底的选择不受限制，能够选取适于工艺需求或易于集成的半导体基底。所述半导体层的材料为硅、锗、碳化硅或硅锗，所述半导体层的形成工艺为选择性外延沉积工艺，后续通过刻蚀所述半导体层以形成鳍部，所形成的鳍部的材料不受限制，能够满足特定的工艺需求，且所述半导体层的厚度能够控制，从而控制所形成的鳍部的高度。
本实施例中，所述衬底200包括核心区201和外围区202，后续在所述核心区201和外围区202的衬底200表面均形成鳍部。所述核心区201所形成的鳍式场效应晶体管用于构成集成电路的核心器件，所述外围区202所形成的鳍式场效应晶体管用于形成输入输出电路；所述核心区201所形成的鳍部210密度较大，且核心区201所形成的鳍式场效应晶体管的工作电压较小；所述外围区202所形成的鳍部210密度较大，且外围区202所形成的鳍式场效应晶体管的工作电压较大。
请参考图4，在所述衬底200表面形成隔离层211，所述隔离层211的表面低于鳍部210的顶部表面，且所述隔离层211覆盖部分鳍部210的侧壁表面。
所述隔离层211用于隔离相邻的鳍部210，即使得鳍部210内形成的有源区相互隔离。所述隔离层211的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种组合；本实施例中，所述隔离层211的材料为氧化硅；所述隔离层211的形成工艺包括：在所述衬底200和鳍部210的表面沉积隔离膜；平坦化所述隔离膜，直至暴露出所述鳍部210的顶部表面为止；在平坦化所述隔离膜之后，回刻蚀所述隔离膜，并暴露出鳍部210的部分侧壁表面，形成所述隔离层211。
其中，所述隔离膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如流体化学气相沉积(FCVD，Flowable Chemical Vapor Deposition)工艺、等离子体增强化学气相沉积工艺；所述平坦化工艺为化学机械抛光工艺；本实施例中，所述隔离膜的形成工艺为流体化学气相沉积工艺，采用所述流体化学气相沉积工艺形成的隔离膜易于填充入鳍部210之间的沟槽内，能够使所形成的隔离膜均匀致密，所形成的隔离层211隔离性能良好。
在一实施例中，为了避免所述化学机械抛光对鳍部顶部造成损伤，还能够在形成隔离膜之前，在衬底200和鳍部210表面形成抛光停止层，所述抛光停止层的材料与隔离膜的材料不同，当所述化学机械抛光工艺暴露出所述抛光停止层之后，对所述抛光停止层进行过抛光或湿法刻蚀工艺，以暴露出鳍部210的顶部表面。
所述回刻蚀工艺为各向异性的干法刻蚀工艺，由于所述平坦化工艺使隔离膜的表面平坦，因此经过所述回刻蚀之后，所述隔离层211的表面平坦。
在形成所述隔离层211之后，在形成后续的伪栅极结构之前，去除用于形成鳍部210的掩膜层，并对鳍部201的离子注入工艺。在一实施例中，所述离子注入工艺用于对所述鳍部210进行阱区注入，以便在鳍部210内形成阱区；在另一实施例中，还能够在所述阱区注入之后，对所述鳍部211进行阈值调节注入，以对所形成的鳍式场效应晶体管的阈值电压进行调整。
请参考图5和图6，图5是图6的立体结构示意图，图6是图5沿BB’方向的剖面结构示意图，在形成所述隔离层211之后，在所述隔离层211和鳍部210的侧壁和顶部表面形成横跨于所述鳍部210上的伪栅极结构220，所述伪栅极结构220包括伪栅极层221；在所述伪栅极结构220两侧的鳍部210内形成源漏区222。
本实施例中，所形成的鳍式场效应晶体管的栅极结构为高K金属栅极结构，因此需要采用后栅工艺形成所述栅极结构，即首先在所述鳍部210的侧壁和顶部表面形成横跨于所述鳍部210的伪栅极结构220，后续再以高K金属栅极结构替代所述伪栅极结构220。
所述伪栅极结构220包括伪栅极层221，所述伪栅极层221的材料为多晶硅，由于所述多晶硅易于形成且易于去除，因此所形成的伪栅极层221形貌良好，且去除伪栅极层221之后不易产生过多的副产物。在本实施例中，所述伪栅极结构220还包括位于鳍部210和伪栅极层221之间的伪栅介质层223，所述伪栅极层221位于所述伪栅介质层223表面，所述伪栅介质层223的材料为氧化硅。所述伪栅介质层223用于增强伪栅极层221与鳍部210之间的结合能力，而且在后续去除伪栅极层221时，所述伪栅介质层223能够保护鳍部210表面，而所述伪栅介质层223与鳍部210之间的刻蚀选择性较大，在去除伪栅介质层223时，对鳍部210表面的损伤较小。在另一实施例中，所述伪栅极结构还能够仅具有所述伪栅极层，即伪栅极层直接形成于所述鳍部210表面。
所述伪栅极结构220的形成工艺包括：在鳍部210的表面沉积伪栅介质膜；在所述伪栅介质膜表面沉积伪栅极膜；在所述伪栅极膜表面形成掩膜层，所述掩膜层覆盖需要形成伪栅极结构220的对应区域位置；以所述掩膜层为掩膜，刻蚀所述伪栅极膜和伪栅介质膜，直至暴露出鳍部210的顶部表面和侧壁表面、以及隔离层表面为止。
在形成所述伪栅极结构220之后，在所述伪栅极结构220的侧壁表面形成侧墙；在形成所述侧墙之后，在所述伪栅极结构220和侧墙两侧的鳍部210内形成源漏区222。在一实施例中，所述源漏区222的形成工艺为离子注入工艺，所注入的离子为P型离子或N型离子。在另一实施例中，还能够刻蚀部分伪栅极结构220和侧墙两侧的鳍部210，在鳍部210内形成开口，在所述开口内采用选择性外延沉积工艺形成源漏区，采用原位掺杂工艺在所述源漏区内掺杂P型离子或N型离子，所述源漏区的材料为硅、硅锗或碳化硅。
需要说明的是，后续所示的图7至图11均为基于图6所示的剖面结构进行工艺制程的示意图。
请参考图7，在形成所述源漏区222之后，在隔离层211表面和鳍部210表面形成介质层230，所述介质层230的表面与伪栅极结构220的表面齐平。
所述介质层230用于隔离相邻的伪栅极结构220，并且用于保留所述伪栅极结构220的形貌。所述介质层230的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料、超低K介质材料中的一种或多种组合。
所述介质层230的形成工艺包括：在隔离层211表面、鳍部210的侧壁和顶部表面、以及伪栅极结构220的侧壁和顶部表面形成介质膜；平坦化所述介质膜直至暴露出伪栅极结构220的顶部表面为止，形成介质层230。本实施例中，所述平坦化工艺为化学机械抛光工艺。
请参考图8，去除所述伪栅极结构220(如图7所示)，在所述介质层230内形成开口231，所述开口231底部暴露出部分隔离层211表面、以及鳍部210的侧壁和顶部表面。
去除所述伪栅极结构220的工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，采用湿法刻蚀工艺去除所述伪栅极结构220，所述湿法刻蚀工艺对鳍部210表面的损伤较小，而且产生的副产物较少。
在本实施例中，所述伪栅极结构220包括伪栅极层221和伪栅介质层223，去除所述伪栅极层221的湿法刻蚀的刻蚀液为硝酸溶液或亚硝酸钠溶液，去除伪栅介质层223的湿法刻蚀的刻蚀液为氢氟酸溶液。
在本实施例中，由于去除伪栅极层221的工艺会对所述伪栅介质层223造成损伤，为了保证后续形成于栅介质层和鳍部210之间的氧化层厚度精确，需要去除所述伪栅介质层223，之后再于鳍部210的侧壁和顶部表面形成氧化层。
而后续形成氧化层的工艺为氧化工艺，而采用氧化工艺形成的氧化层相较于采用化学气相沉积工艺形成的氧化层更为致密，因此所形成的氧化层具有较好的隔离效果，有利于减少后续形成的栅极层与鳍部210之间发生隧穿。
请参考图9，在去除所述伪栅极结构220之后，对所述鳍部210进行非晶化处理，使所述鳍部210内位于侧壁表面和顶部表面的区域形成非晶化区212。
在去除所述伪栅极结构220之后，所述介质层230内所形成的开口231用于形成栅极结构，本实施例中，所述栅极结构为高K金属栅极结构，其中的栅介质层为高K介质材料，栅极层为金属材料。由于所述高K介质材料的晶格常数与鳍部210表面的晶格常数的差异较大，因此，所述栅介质层容易与鳍部210之间发生晶格失配，为了提高栅介质层和鳍部210之间的结合能力，需要在鳍部210表面形成氧化层，在所述氧化层表面再形成栅介质层，以避免所述栅介质层和鳍部210之间发生分层或引起漏电流。
而所述氧化层需要采用氧化工艺形成，采用氧化工艺形成的氧化层致密均匀，具有较好的电隔离效果，能够防止栅极层和鳍部210之前发生隧穿，而且所形成的氧化层厚度无需过厚。又由于氧化工艺的氧化速率较慢，能够使所形成的氧化层厚度较薄且厚度尺寸容易控制，则所形成的氧化层不会增加器件尺寸。
然而，由于所述鳍部210通过刻蚀半导体基底或位于半导体基底表面的外延层形成，而所述半导体基底或外延层的表面具有固定晶向，因此，刻蚀形成的鳍部210侧壁表面的晶向与鳍部210顶部表面的晶向不同，则鳍部210顶部表面的原子密度与鳍部210侧壁表面的原子密度不同。而后续形成氧化层的氧化工艺通过氧气与鳍部210表面的原子发生反应而形成，所述原子密度不同，会引起鳍部210侧壁表面和顶部表面形成氧化层的速率不同，造成形成于鳍部210侧壁表面的氧化层厚度与顶部表面的氧化层厚度存在差异，造成所形成的鳍式场效应晶体管的性能不稳定。
本实施例中，所述鳍部210由硅衬底刻蚀形成，所述硅衬底表面的晶向为<100>，因此，所述鳍部210的顶部表面的晶向为<100>，侧壁表面的晶向为<110>，若后续直接采用氧化工艺在鳍部210表面形成氧化层，则位于鳍部210侧壁表面的氧化层厚度大于位于顶部表面的氧化层厚度，使得位于鳍部210顶部表面的氧化层更容易被击穿，致使所形成的鳍式场效应晶体管的可靠性下降。
为了解决上述问题，本实施例中，在后续以氧化工艺形成氧化层之前，对所述鳍部210的侧壁和顶部表面进行非晶化处理，用于破坏所述鳍部210的侧壁和顶部表面的晶格结构，以此消除鳍部210的顶部和侧壁表面的固定晶向，从而使鳍部210的侧壁和顶部表面的原子密度相同，能够使后续以氧化工艺在所述鳍部210的顶部和侧壁表面形成氧化层厚度相同。
而所形成的非晶化区212的厚度较薄，从而能够在保证所述鳍部210侧壁和顶部表面的晶向被破坏的同时，保证鳍部210内部的晶格结构不受影响，从而使得形成于鳍部210内的源漏区222(如图5所示)的性能造成损害。而且，本实施例中，在形成伪栅极结构220(如图5所示)之间，在所述鳍部210内进行了阱区注入和阈值调整注入，而所形成的非晶化区212的厚度较薄，则不会对已注入的离子造成影响。本实施例中，所述非晶化区212的厚度为5埃～15埃。
在一实施例中，所述非晶化处理工艺为等离子体处理工艺，所述等离子处理工艺的处理气体为氮气、氩气或氮气和氩气的混合气体。其中，当所述处理气体为氮气和氩气的混合气体时，所述氮气和氩气的气体比例为1:1～1:10。
所述等离子处理工艺的参数包括：氩气的流量为1000sccm～10000sccm，氮气流量为1000sccm～10000sccm，气压为1torr～10torr，功率为50W～500W。
在所述等离子体处理工艺中，使所述处理气体等离子体化，以形成等离子体，使所述等离子体以一定能量和速度向鳍部210轰击，使得所述等离子体能够破坏鳍部210的侧壁和顶部表面的晶格结构，以形成非晶化区212，所述非晶化区212呈非晶化状态。而且，通过调节工艺参数，尤其是气体比例或功率能够对等离子体轰击入鳍部210的深度进行控制，从而使所形成的非晶化区212的厚度较薄，能够使鳍部210的表面形成非晶化区212的同时，避免对鳍部210内部的晶格结构造成破坏。
而且，所述等离子体向鳍部210轰击的方向能够垂直于衬底200表面、或相对于衬底200表面倾斜；所述垂直于衬底200表面方向的轰击能够在鳍部210的顶部表面形成非晶化区212；所述倾斜于衬底200表面方向的轰击的等离子体，其轰击方向朝向所述鳍部210暴露出的侧壁表面，能够在鳍部210的侧壁表面形成非晶化区212。
在一实施例中，所述非晶化处理工艺为采用通入臭氧的水溶液对鳍部的侧壁和顶部表面进行处理；所述通入臭氧的水溶液中，臭氧在水中的浓度为5ppm～50ppm；采用通入臭氧的水溶液对鳍部表面进行处理的方法为喷淋、冲洗或浸渍。
所述臭氧能够在水中呈离子状态，采用通入臭氧的水溶液对鳍部210的表面进行处理时，所述臭氧的离子能够进入所述鳍部210内，并进入鳍部210材料的晶格结构中，从而能够打断原子之间的化学键，使得鳍部210内位于顶部和侧壁表面的区域呈非晶化状态，形成非晶化区212。而且，由于所述臭氧在水中的浓度较低，所述臭氧的水溶液氧化性较低，因此不易使所形成的非晶化区212被氧化。
在一实施例中，所述非晶化处理工艺为钝化注入处理，所述钝化注入处理所注入的离子为锗离子、硅离子或锗离子和硅离子的混合；所述钝化注入处理注入离子的能量小于或等于1KeV，剂量为1E14atoms/cm2～1E17atoms/cm2；所述钝化注入处理注入离子的能量小于或等于0.5KeV。
所述钝化注入处理将离子注入鳍部210内位于表面的区域，所述离子进入鳍部210材料的晶格结构内，以此破坏鳍部210内位于侧壁和顶部表面的部分区域的晶格结构，使的鳍部210内位于侧壁和顶部表面的区域呈非晶化状态，从而形成非晶化区212。
而且，所述钝化注入处理的注入能量和剂量较小，因此，所注入的离子进入鳍部210内的深度有限，不会对鳍部210内部的晶格结构造成破坏，使得所形成的非晶化区212的厚度较薄。
请参考图10，在所述非晶化处理之后，采用氧化工艺对所述非晶化区212(如图9所示)进行氧化，在所述鳍部210的侧壁和顶部表面形成氧化层240。
由于所述鳍部210的表面形成了非晶化区212，而所述非晶化区212的晶格结构被破坏，因此所述非晶化区212表面的原子密度均匀，采用氧化工艺对所述非晶化区212表面进行氧化时，能够使氧化层240的生长速率均匀，因此能够使形成于鳍部210侧壁和顶部表面的氧化层240厚度均一。
所述氧化工艺为热氧化工艺或化学氧化工艺；所述热氧化工艺的气体为氧气(O2)、水汽(H2O)中的一种或两种混合，温度大于或等于200摄氏度；所述化学氧化工艺采用通入臭氧的水溶液进行氧化。所述氧化工艺通过消耗所述非晶化区212形成氧化层240，则形成所述氧化层之后，所述非晶化区212完全被消耗，且所述氧化层240形成于鳍部210的侧壁和顶部表面。在所述氧化工艺中，氧离子在所述非晶化区212的表面、或扩散进入非晶化区212内进行氧化反应，由于所述非晶化区212内呈非晶化状态，所述非晶化区212内的原子密度均匀，因此在鳍部210的侧壁和顶部表面形成氧化层240的速率均一，在鳍部210的侧壁和顶部表面形成的氧化层240厚度均一。
本实施例中，所述核心区201用于形成核心器件，所述核心器件的密度较高，因此所形成的氧化层240的厚度较薄；本实施例中，在核心区201的鳍部210表面所形成的氧化层240厚度为5埃～15埃。所述外围区202用于形成外围器件，例如输入输出晶体管，所述外围器件的密度较低，且外围器件所需的工作电压较高，因此在外围区202的鳍部210表面形成的氧化层240厚度较厚；本实施例中，在外围区202的鳍部210表面形成的氧化层240厚度为10埃～40埃。
本实施例中，在核心区201和外围区202形成氧化层240的工艺包括：在外围区202的非晶化区212和隔离层211表面形成第一掩膜层；以所述第一掩膜层和介质层230为掩膜，对核心区201的鳍部210表面的非晶化区212进行氧化，在核心区201形成氧化层240；在核心区形成氧化层240之后，去除第一掩膜层，在核心区201的氧化层240和隔离层211表面形成第二掩膜层；以所述第二掩膜层和介质层230为掩膜，对外围区202的鳍部表面的非晶化区212进行氧化，在外围区202形成氧化层240；在外围区202形成氧化层240，去除所述第二掩膜层。
请参考图11，在形成所述氧化层240之后，在所述氧化层240和隔离层211表面形成横跨于所述鳍部210上的栅极结构250，所述栅极结构250包括：位于氧化层240表面的栅介质层251、以及位于栅介质层251表面的栅极层252。
本实施例中，所述栅介质层251的材料为高K介质材料，所述栅极层252的材料为金属，所形成的栅极结构250为高K金属栅极结构；所述高K介质材料包括Hf基介质材料，所述Hf基介质材料包括HfO2或HfSiO4；所述金属材料包括铜、钨、铝、钛、氮化钛、钽、氮化钽中的一种或多种组合。
所述栅极结构250的形成工艺包括：在介质层230表面、隔离层211表面和氧化层240表面沉积栅介质膜；在所述栅介质膜表面沉积栅极膜；平坦化所述栅极膜和栅介质膜，直至暴露出介质层230表面为止，在核心区201和外围区202的开口231(如图10所示)内形成栅介质层251和栅极层252。本实施例中，所述平坦化工艺为化学机械抛光工艺。
所述栅极层252和栅介质层251之间还能够形成功函数层，所述功函数层用于调节所形成的鳍式场效应晶体管的阈值电压。具体的，所述功函数层的形成工艺包括：在沉积栅介质膜之后，在所述栅介质膜表面沉积功函数膜；在所述功函数膜表面沉积栅极膜；在上述平坦化工艺中，平坦化所述功函数膜，以形成功函数层。
本实施例中，在形成隔离层和鳍部之后，对所述鳍部进行非晶化处理，在鳍部内位于表面区域形成非晶化区，而所述非晶化区表面不具有固定的晶向，因此所述非晶化区的表面原子分布密度均匀。在所述非晶化处理之后，采用氧化工艺对所述非晶化区进行氧化，在所述鳍部的侧壁和顶部表面形成氧化层，由于所述非晶化区表面不具有固定的晶向，因此对所述非晶化区的表面进行氧化的速率相同，从而能够保证形成于鳍部侧壁和顶部表面的氧化层厚度均匀。因此，后续在所述氧化层表面形成栅极结构之后，所形成的鳍式场效应管的性能稳定、可靠性提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成鳍部；
在所述衬底表面形成隔离层，所述隔离层的表面低于鳍部的顶部表面，且所述隔离层覆盖部分鳍部的侧壁表面；
在形成所述隔离层之后，对所述鳍部进行非晶化处理，使所述鳍部内位于侧壁表面和顶部表面的区域形成非晶化区，所述非晶化区的厚度为5埃～15埃；
在所述非晶化处理之后，采用氧化工艺对所述非晶化区进行氧化，在所述鳍部的侧壁和顶部表面形成氧化层，在所述鳍部的顶部和侧壁表面形成的氧化层厚度相同；
在所述氧化层和隔离层表面形成横跨于所述鳍部上的栅极结构，所述栅极结构包括：位于所述氧化层表面的栅介质层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述非晶化处理为等离子体处理工艺，所述等离子体处理工艺的处理气体为氮气、氩气或氮气和氩气的混合气体。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述等离子体处理工艺的参数包括：氩气的流量为1000sccm～10000sccm，氮气流量为1000sccm～10000sccm，气压为1torr～10torr，功率为50W～500W。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，所述处理气体为氮气和氩气的混合气体时，所述氮气和氩气的气体比例为1:1～1:10。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述非晶化处理为采用通入臭氧的水溶液对鳍部的侧壁和顶部表面进行处理。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述通入臭氧的水溶液中，臭氧在水中的浓度为5ppm～50ppm。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，采用通入臭氧的水溶液对鳍部表面进行处理的方法为冲洗或浸渍；所述冲洗包括喷淋。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述非晶化处理为钝化注入处理，所述钝化注入处理所注入的离子为锗离子、硅离子或锗离子和硅离子的混合。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述钝化注入处理注入离子的能量小于或等于1KeV，剂量为1E14atoms/cm2～1E17atoms/cm2。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述钝化注入处理注入离子的能量小于或等于0.5KeV。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括核心区和外围区，所述核心区和外围区的衬底表面均形成有鳍部。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在核心区的鳍部表面所形成的氧化层厚度为5埃～15埃；在外围区的鳍部表面形成的氧化层厚度为10埃～40埃。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述鳍部进行非晶化处理之前，对所述鳍部进行阱区注入。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在对所述鳍部进行非晶化处理之前，对所述鳍部进行阈值调节注入。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构还包括：位于所述栅介质层表面的栅极层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述栅介质层的材料为高K介质材料；所述栅极层的材料为金属。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：在形成所述隔离层之后，对所述鳍部进行非晶化处理之前，在所述隔离层表面和鳍部的侧壁和顶部表面形成横跨于所述鳍部上的伪栅极结构，所述伪栅极结构包括伪栅极层，所述伪栅极层的材料为多晶硅；在所述伪栅极结构两侧的鳍部内形成源漏区；在形成所述源漏区之后，在隔离层表面和鳍部表面形成介质层，所述介质层的表面与伪栅极结构的表面齐平；去除所述伪栅极结构，在所述介质层内形成开口，所述开口底部暴露出部分隔离层表面、以及鳍部的侧壁和顶部表面。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述伪栅极结构还包括伪栅介质层，所述伪栅极层位于所述伪栅介质层表面，所述伪栅介质层的材料为氧化硅。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，在对所述鳍部进行非晶化处理之前，所述鳍部顶部表面的晶向为<100>，所述鳍部侧壁表面的晶向为<110>。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339403.9A CN105261566B (zh) | 2014-07-16 | 2014-07-16 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410339403.9A CN105261566B (zh) | 2014-07-16 | 2014-07-16 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105261566A CN105261566A (zh) | 2016-01-20 |
| CN105261566B true CN105261566B (zh) | 2019-03-12 |
Family
ID=55101195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410339403.9A Active CN105261566B (zh) | 2014-07-16 | 2014-07-16 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105261566B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309005A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107919324B (zh) * | 2016-10-10 | 2020-05-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN109087863B (zh) * | 2017-06-14 | 2022-02-15 | 中芯国际集成电路制造(北京)有限公司 | 半导体结构及其形成方法 |
| CN112951718B (zh) * | 2019-11-26 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113130298A (zh) * | 2021-04-12 | 2021-07-16 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
| CN114121673A (zh) * | 2021-11-23 | 2022-03-01 | 上海华力集成电路制造有限公司 | 鳍结构表面氧化层均匀化的方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200409279A (en) * | 2002-11-27 | 2004-06-01 | Promos Technologies Inc | Method for forming trench isolation |
| US7230287B2 (en) * | 2005-08-10 | 2007-06-12 | International Business Machines Corporation | Chevron CMOS trigate structure |
| US7678630B2 (en) * | 2006-02-15 | 2010-03-16 | Infineon Technologies Ag | Strained semiconductor device and method of making same |
| KR101511933B1 (ko) * | 2008-10-31 | 2015-04-16 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터의 제조방법 |
| CN103594342B (zh) * | 2012-08-13 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 形成鳍部的方法和形成鳍式场效应晶体管的方法 |
-
2014
- 2014-07-16 CN CN201410339403.9A patent/CN105261566B/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109309005A (zh) * | 2017-07-27 | 2019-02-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109309005B (zh) * | 2017-07-27 | 2022-03-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105261566A (zh) | 2016-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105470132B (zh) | 鳍式场效应管的形成方法 | |
| US11908862B2 (en) | FinFET and fabrication method thereof | |
| CN105280498B (zh) | 半导体结构的形成方法 | |
| CN105261566B (zh) | 半导体结构的形成方法 | |
| CN106684144B (zh) | 半导体结构的制造方法 | |
| CN105719969B (zh) | 鳍式场效应管的形成方法 | |
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| CN106847683B (zh) | 提高鳍式场效应管性能的方法 | |
| JP2009060104A (ja) | ピン電界効果トランジスタ及びその製造方法 | |
| CN106486350B (zh) | 半导体结构的形成方法 | |
| CN105448730B (zh) | 半导体结构及其形成方法 | |
| CN106952806A (zh) | 改善鳍式场效应管性能的方法 | |
| KR102184593B1 (ko) | 반도체 디바이스를 위한 게이트 구조물 | |
| CN106558556A (zh) | 鳍式场效应管的形成方法 | |
| CN104425264B (zh) | 半导体结构的形成方法 | |
| CN106952816A (zh) | 鳍式晶体管的形成方法 | |
| CN106328694B (zh) | 半导体结构的形成方法 | |
| CN106876273B (zh) | 半导体结构的制造方法 | |
| CN106328503B (zh) | 半导体结构的形成方法 | |
| CN109148296A (zh) | 半导体结构及其形成方法 | |
| CN109980003B (zh) | 半导体器件及其形成方法 | |
| CN105097537B (zh) | 鳍式场效应管的形成方法 | |
| CN107591327B (zh) | 鳍式场效应管的形成方法 | |
| TWI699829B (zh) | 形成半導體結構的方法及形成鰭狀場效電晶體結構的方法 | |
| CN106847695A (zh) | 鳍式场效应管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200312 Address after: 201203 5th floor, building 3, No. 18, Zhangjiang Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Patentee after: Zhongxin Nanfang integrated circuit manufacturing Co., Ltd Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corp. |
|
| TR01 | Transfer of patent right |