CN106952806A - 改善鳍式场效应管性能的方法 - Google Patents

改善鳍式场效应管性能的方法 Download PDF

Info

Publication number
CN106952806A
CN106952806A CN201610008943.8A CN201610008943A CN106952806A CN 106952806 A CN106952806 A CN 106952806A CN 201610008943 A CN201610008943 A CN 201610008943A CN 106952806 A CN106952806 A CN 106952806A
Authority
CN
China
Prior art keywords
layer
oxide
doped
fin
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610008943.8A
Other languages
English (en)
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610008943.8A priority Critical patent/CN106952806A/zh
Publication of CN106952806A publication Critical patent/CN106952806A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种改善鳍式场效应管性能的方法，包括：提供衬底，衬底表面形成有分立的鳍部，衬底表面还形成有隔离层，隔离层覆盖鳍部部分侧壁表面，且隔离层顶部低于鳍部顶部；在隔离层表面形成横跨鳍部的栅极结构，栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在非晶材料层表面形成氧化物掺杂层；对氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；去除氧化物掺杂层。在去除氧化物掺杂层的过程中，非晶材料层对隔离层起到保护作用，避免去除氧化物掺杂层的工艺对隔离层造成刻蚀损失，使得隔离层厚度保持不变，进而改善形成的鳍式场效应管的电学性能。

Description

改善鳍式场效应管性能的方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种改善鳍式场效应管性能的方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能有待提高。
发明内容
本发明解决的问题是提供一种改善鳍式场效应管性能的方法，在采用固态源掺杂形成掺杂区的同时，减小或避免隔离层的刻蚀损失，从而使得形成的鳍式场效应管的电学性能得到提高。
为解决上述问题，本发明提供一种改善鳍式场效应管性能的方法，包括：提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；在所述隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶材料层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述氧化物掺杂层。
可选的，所述非晶材料层为非晶碳层或非晶硅层。可选的，在去除所述氧化物掺杂层之后，去除所述非晶材料层。可选的，所述非晶材料层为非晶硅层；采用四甲基氢氧化铵溶液、氢氧化铵溶液、氢氧化钾溶液或者氢氧化钠溶液中的一种或多种，去除所述非晶材料层。可选的，在去除所述氧化物掺杂层之后，对所述非晶材料层进行氧化处理形成氧化层。可选的，所述非晶材料层为非晶硅层；采用原位水汽生成氧化工艺、快速热氧化工艺或炉内热氧化工艺，对所述非晶材料层进行氧化处理形成氧化层。可选的，所述非晶材料层的厚度为1纳米至20纳米。
可选的，所述氧化物掺杂层的材料为具有掺杂离子的氧化硅、氮氧化硅或碳氧化硅。可选的，所述氧化物掺杂层的材料为氧化硅；所述掺杂离子为N型掺杂离子或P型掺杂离子。可选的，所述退火处理为快速热退火，退火温度为1000摄氏度至1100摄氏度，退火时长为1秒至10秒。
可选的，在进行所述退火处理之前，还在所述氧化物掺杂层表面形成盖帽层，所述盖帽层的材料致密度大于氧化物掺杂层的材料致密度；且在去除所述氧化物掺杂层之前，还去除盖帽层。
可选的，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第一氧化物掺杂层；刻蚀去除位于NMOS区域的第一氧化物掺杂层；在所述NMOS区域的非晶材料层表面以及PMOS区域的第一氧化物掺杂层表面形成第二氧化物掺杂层；刻蚀去除位于PMOS区域的第二氧化物掺杂层。
可选的，还包括：在所述第一氧化物掺杂层表面形成第一盖帽层，所述第一盖帽层的材料致密度大于第一氧化物掺杂层的材料致密度，且在刻蚀去除NMOS区域的第一氧化物掺杂层之前，刻蚀去除NMOS区域的第一盖帽层；且还在第二氧化物掺杂层表面形成第二盖帽层，所述第二盖帽层的材料致密度大于第二氧化物掺杂层的材料致密度。
可选的，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第二氧化物掺杂层；刻蚀去除位于PMOS区域的第二氧化物掺杂层；在所述PMOS区域的非晶材料层表面以及NMOS区域的第二氧化物掺杂层表面形成第一氧化物掺杂层；刻蚀去除位于NMOS区域的第一氧化物掺杂层。
可选的，在同一道退火工艺过程中，使第一氧化物掺杂层内的P型掺杂离子扩散至PMOS区域的鳍部内，形成所述P型掺杂区，使第二氧化物掺杂层内的N型掺杂离子扩散至NMOS区域的鳍部内，形成所述N型掺杂区。
可选的，所述掺杂区为轻掺杂区，还包括步骤：刻蚀栅极结构两侧的鳍部，在所述鳍部内形成凹槽；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成重掺杂区。
本发明还提供一种改善鳍式场效应管性能的方法，包括：提供衬底，所述衬底包括第一区域或第二区域，所述第一区域和第二区域的区域类型不同，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；在所述第一区域隔离层表面形成横跨第一区域鳍部的第一栅极结构，所述第一栅极结构覆盖第一区域鳍部的部分顶部和侧壁表面；在所述第二区域隔离层表面形成横跨第二区域鳍部的第二栅极结构，所述第二栅极结构覆盖第二区域鳍部的部分顶部和侧壁表面；形成覆盖所述第一区域和第二区域的鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶材料层表面形成第一氧化物掺杂层，所述第一氧化物掺杂层内具有掺杂离子；刻蚀去除位于第二区域的第一氧化物掺杂层；在所述第一区域的第一氧化物掺杂层表面、以及第二区域的非晶材料层表面形成第二氧化物掺杂层，所述第二氧化物掺杂层内具有掺杂离子，且第二氧化物掺杂层内的掺杂离子与第一氧化物掺杂层内的掺杂离子不同；刻蚀去除位于第一区域的第二氧化物掺杂层；对所述第一氧化物掺杂层和第二氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在第一栅极结构两侧的鳍部内形成掺杂区，还在第二栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述第一氧化物掺杂层和第二氧化物掺杂层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的改善鳍式场效应管性能的方法的技术方案中，在隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶硅层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述氧化物掺杂层。在刻蚀去除氧化物掺杂层的过程中，位于隔离层表面的非晶材料层阻挡刻蚀工艺对隔离层进行刻蚀，从而防止隔离层受到刻蚀损伤，使得隔离层的厚度保持不变，因此高于隔离层表面的鳍部厚度也相应保持不变，从而使得形成的鳍式场效应管的性能得到提高。并且，本发明采用固态源掺杂的方法形成所述掺杂区，使得鳍部保持具有较高晶格质量，避免离子注入引入的晶格损伤，且与离子注入形成掺杂区相比，本发明中鳍部内的掺杂区各处的掺杂离子浓度更均匀，从而进一步改善形成的鳍式场效应管的电学性能。
进一步，本发明中非晶材料层为非晶硅层，刻蚀去除氧化物掺杂层的刻蚀工艺对非晶硅层的刻蚀速率很小，因此非晶材料层对隔离层起到的保护作用较强，并且，非晶硅层对掺杂离子的扩散阻挡能力弱，使得掺杂层内的掺杂离子尽可能多的经由非晶硅层扩散至鳍部内，提高掺杂效率。同时，还能够在不伤及隔离层以及栅极结构的同时，去除所述非晶硅层；也能够将非晶硅层进行氧化处理形成氧化层，因此无需去除所述非晶硅层。
更进一步，本发明中非晶材料层的厚度为1纳米至20纳米，使得非晶材料层对隔离层具有足够的保护作用，同时还使得掺杂离子的扩散路径较短，使得掺杂离子易经由非晶材料层扩散至鳍部内，进一步提高掺杂效率。
本发明还提供一种改善鳍式场效应管形成的方法，在进行退火处理后，去除所述第一氧化物掺杂层和第二氧化物掺杂层的过程中，非晶材料层对隔离层起到保护作用，避免对隔离层造成刻蚀损失。并且，在刻蚀去除第二区域的第一氧化物掺杂层的过程中，第二区域的非晶材料层也对第二区域的隔离层起到保护作用，防止刻蚀去除第二区域的第一氧化物掺杂层的工艺对隔离层造成刻蚀，从而进一步的提高形成的鳍式场效应管的性能。
附图说明
图1至图19为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
研究发现，为了改善鳍式场效应管的电学性能，通常需要对鳍式场效应管的鳍部进行掺杂处理，例如，对鳍部进行掺杂处理以形成轻掺杂区(LDD)，或者，对鳍部进行掺杂处理以形成重掺杂区，所述重掺杂区为源漏区，或者，对鳍部进行掺杂处理以形成阈值电压调节区，调节形成的鳍式场效应管的阈值电压。一般的，采用离子注入工艺(Implant)进行所述掺杂处理，然而，离子注入工艺易对鳍部表面造成注入损伤，导致鳍部的形貌不良且产生晶格损伤，并且，还易导致鳍部内不期望区域注入离子。为此，提出固态源掺杂(SSD，Solid Source Doping)的方法，具体的，在鳍部表面形成掺杂层，所述掺杂层内具有掺杂离子；接着，对所述掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，以改善鳍式场效应管的电学性能；在退火处理之后，刻蚀去除所述掺杂层。
一般的，所述掺杂层的材料为掺杂有N型掺杂离子或P型掺杂离子的氧化物材料，所述掺杂层的材料性质与位于衬底表面的隔离层的材料性质相接近，因此，刻蚀去除所述掺杂层的刻蚀工艺会对隔离层造成一定的刻蚀损失，造成隔离层的厚度减小，从而影响形成的鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种改善鳍式场效应管性能的方法，包括，提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；在所述隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；在所述非晶硅层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；在进行所述退火处理后，去除所述氧化物掺杂层。在刻蚀去除氧化物掺杂层的过程中，位于隔离层表面的非晶材料层阻挡刻蚀工艺对隔离层进行刻蚀，从而防止隔离层受到刻蚀损伤，使得隔离层的厚度保持不变，因此高于隔离层表面的鳍部厚度也相应保持不变，从而使得形成的鳍式场效应管的性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图19为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1及图2，提供衬底101以及位于衬底101表面的分立的鳍部102，所述衬底101表面形成有隔离层103，所述隔离层103覆盖鳍部102部分侧壁表面，且所述隔离层103顶部低于鳍部102顶部。
其中，图1为垂直于鳍部102延伸方向的剖面结构示意图，图2中左侧图为PMOS区域I中平行于鳍部102延伸方向的剖面结构示意图，图2中右侧图为NMOS区域II中平行于鳍部102延伸方向的剖面结示意图。
本实施例以形成的鳍式场效应管为CMOS器件为例，所述衬底101包括PMOS区域I和NMOS区域II，所述PMOS区域I衬底101表面形成有若干分立的鳍部102，所述NMOS区域II衬底101表面形成有若干分立的鳍部102。所述PMOS区域I为待形成PMOS器件的区域，所述NMOS区域II为待形成NMOS器件的区域，所述PMOS区域I和NMOS区域II为相邻的区域。在其他实施例中，所述NMOS区域和PMOS区域也可以相隔。在其他实施例中，所述衬底也可以仅包括NMOS区域或者仅包括PMOS区域，相应形成的鳍式场效应管为NMOS器件或PMOS器件。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底101为硅衬底。
所述鳍部102的材料包括硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。本实施例中，所述鳍部102的材料为硅。
本实施例中，形成所述衬底101、鳍部102的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的硬掩膜层；以所述硬掩膜层为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底101，位于衬底101表面的凸起作为鳍部102。本实施例中，所述鳍部102顶部尺寸小于底部尺寸，在其他实施例中，所述鳍部顶部尺寸还能够与底部尺寸相同。
在一个实施例中，形成所述硬掩膜层的工艺步骤包括：首先形成初始硬掩膜；在所述初始硬掩膜表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜，在初始衬底表面形成硬掩膜层；去除所述图形化的光刻胶层。在其他实施例中，所述硬掩膜层的形成工艺还能够包括：自对准双重图形化(SADP，Self-aligned Double Patterned)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-alignedDouble Double Patterned)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
所述隔离层103起到电绝缘相邻鳍部102的作用，所述隔离层103的材料为氧化硅、氮氧化硅或碳氧化硅。本实施例中，所述隔离层103的材料为氧化硅。
本实施例中，形成所述隔离层103的工艺步骤包括：在所述衬底101表面形成隔离膜，所述隔离膜顶部高于鳍部102顶部；研磨去除高于鳍部102顶部的隔离膜；接着，回刻蚀去除部分厚度的隔离膜，暴露出鳍部102部分侧壁表面，形成所述隔离层103。
还包括步骤：在所述隔离层103表面形成横跨鳍部102的栅极结构，所述栅极结构覆盖鳍部102的部分顶部和侧壁表面。具体的，在所述PMOS区域I隔离层103表面形成第一栅极结构110，所述第一栅极结构110横跨PMOS区域I鳍部102，且覆盖PMOS区域I鳍部102部分顶部和侧壁表面，后续形成的P型掺杂区位于第一栅极结构110两侧的PMOS区域I鳍部102内；在所述NMOS区域II隔离层103表面形成第二栅极结构120，所述第二栅极结构120横跨NMOS区域II鳍部102内，且覆盖NMOS区域II鳍部102部分顶部和侧壁表面，后续形成的N型掺杂区位于第二栅极结构120两侧的NMOS区域II鳍部102内。
在一个实施例中，所述第一栅极结构110为伪栅结构(dummy poly)，所述第一栅极结构110的材料包括多晶硅；或者，所述第一栅极结构110作为PMOS管的实际栅极结构，所述第一栅极结构110包括栅介质层以及位于栅介质层表面的栅电极层。所述第二栅极结构120为伪栅结构，所述第二栅极结构120的材料包括多晶硅；或者，所述第二栅极结构120作为NMOS管的实际栅极结构，所述第二栅极结构120包括栅介质层以及位于栅介质层表面的栅电极层。
本实施例中，还在所述第一栅极结构110侧壁表面形成第一侧墙(未标示)，在所述第二栅极结构120侧壁表面形成第二侧墙(未标示)。
参考图3及图4，图3为在图1基础上的示意图，图4为在图2基础上的示意图，形成覆盖所述鳍部102顶部和侧壁表面、以及隔离层103表面的非晶材料层104。
所述非晶材料层104还覆盖于栅极结构表面。本实施例中，所述非晶材料层104位于PMOS区域I的鳍部102顶部和侧壁表面，所述非晶材料层104还位于NMOS区域II的鳍部102顶部和侧壁表面，所述非晶材料层104还覆盖于第一栅极结构110表面以及第二栅极结构120表面。
所述非晶材料层104的作用在于：在后续刻蚀去除氧化物掺杂层的工艺过程中，所述非晶材料层104起到刻蚀阻挡的作用，避免刻蚀去除氧化物掺杂层的工艺对隔离层103造成刻蚀损伤，使得隔离层103的厚度保持不变，从而使得高于隔离层103的鳍部102厚度保持不变。
所述非晶材料层104的材料与隔离层103的材料不同，且所述非晶材料层104的材料还与第一栅极结构110以及第二栅极结构120的材料不同，使得后续刻蚀去除非晶材料层104的工艺不会对第一栅极结构110以及第二栅极结构120造成刻蚀。并且，由于后续形成的氧化物掺杂层内的掺杂离子会经由非晶材料层104扩散至鳍部102内，因此要求所述非晶材料层104的材料致密度较低、质地疏松，使得非晶材料层104对氧化物掺杂层内的掺杂离子的阻挡能力弱，从而保证氧化物掺杂层内的掺杂离子尽可能多的向鳍部102内扩散，提高掺杂效率。
为此，所述非晶材料层104为非晶碳层或非晶硅层。所述非晶材料层104为非晶碳层时，所述非晶材料层104的材料为非晶碳(amorphous carbon)；所述非晶材料层104为非晶硅层时，所述非晶材料层104的材料为非晶硅(amorphous silicon)。
本实施例中，以所述非晶材料层104为非晶硅层为例，所述非晶材料层104的材料为非晶硅，后续的刻蚀工艺对氧化物掺杂层的材料与非晶硅之间具有高选择比，且非晶硅材料对氧化物掺杂层内的掺杂离子扩散阻挡能力弱，同时，后续容易在不伤及隔离层103的前提下去除非晶材料层104，或者，在不伤及隔离层103的前提下将非晶材料层104进行氧化处理形成氧化层。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述非晶材料层104。本实施例中，采用原子层沉积工艺形成所述非晶材料层104，使得形成的非晶材料层104具有很好的台阶覆盖(step coverage)能力，使得非晶材料层104对与第一栅极结构110交界的隔离层103覆盖能力好，非晶材料层104对与第二栅极结构120交界的隔离层103覆盖能力好，提高非晶材料层104对隔离层103的保护能力。
若非晶材料层104的厚度过薄，则后续刻蚀去除氧化物掺杂层的工艺过程中非晶材料层104对隔离层103起到的保护能力过弱；若所述非晶材料层104的厚度过厚，则后续氧化物掺杂层内的掺杂离子的扩散路径过长，掺杂离子扩散至鳍部102内的扩散能力较差。为此，本实施例中，所述非晶材料层104的厚度为1纳米至20纳米，使得非晶材料层104对隔离层103具有较强的保护能力，且后续氧化物掺杂层内的掺杂离子易经由非晶材料层104扩散至鳍部102内。
后续的工艺步骤包括：在所述非晶材料层104表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子。具体的，所述氧化物掺杂层包括位于PMOS区域I的非晶材料层104表面的第一氧化物掺杂层、以及位于NMOS区域II的非晶材料层104表面的第二氧化物掺杂层，其中，第一氧化物掺杂层内具有P型掺杂离子，所述第二氧化物掺杂层内具有N型掺杂离子。
以下将结合附图进行详细说明。
参考图5及图6，图5为图3基础上的示意图，图6为在图4基础上的示意图，在所述非晶材料层104表面形成第一氧化物掺杂层105，所述第一氧化物掺杂层105内具有P型掺杂离子。
后续会刻蚀去除NMOS区域II的第一氧化物掺杂层105，位于PMOS区域I的第一氧化物掺杂层105内的P型掺杂离子扩散进入PMOS区域I鳍部102内，在PMOS区域I鳍部102内形成P型轻掺杂区，其中，P型掺杂离子为B、Ga或In。
所述第一氧化物掺杂层105的材料为易于被去除的材料，且去除第一氧化物掺杂层105的工艺不会对鳍部102造成损伤。为此，所述第一氧化物掺杂层105的材料为氧化硅、氮氧化硅或碳氧化硅。本实施例中，所述第一氧化物掺杂层105的材料为掺杂有硼离子的氧化硅(BSG，Boron doped SiliconGlass，俗称硼硅玻璃)，所述第一氧化物掺杂层105内硼离子浓度为1E20atom/cm3～1E21atom/cm3。在其他实施例中，根据工艺需求确定第一氧化物掺杂层内的掺杂离子浓度。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第一氧化物掺杂层105。本实施例中，采用原位自掺杂(in-situ doping)的原子层沉积工艺形成所述第一氧化物掺杂层105，使得第一氧化物掺杂层105内的P型掺杂离子浓度分布均匀，且形成的第一氧化物掺杂层105具有较高的台阶覆盖能力，所述第一氧化物掺杂层105的厚度均匀性好，因此扩散至PMOS区域I鳍部102各处的P型掺杂离子浓度均匀性也相对较好。
本实施例中，所述第一氧化物掺杂层105的厚度为2纳米至10纳米。需要说明的是，本发明不对第一氧化物掺杂层的厚度进行限制，在其他实施例中，还能够根据实际工艺需求确定第一氧化物掺杂层的厚度。
继续参考图5及图6，在所述第一氧化物掺杂层105表面形成第一盖帽层106，所述第一盖帽层106的材料致密度大于第一氧化物掺杂层105的材料致密度。
所述第一盖帽层106的材料致密度大于第一氧化物掺杂层105的材料致密度。所述第一盖帽层106的作用在于：一方面，后续在对第一氧化物掺杂层105进行退火处理时，由于第一盖帽层106的阻挡作用，使得第一氧化物掺杂层105内的掺杂离子尽可能多的向PMOS区域I鳍部102内扩散；另一方面，后续会在NMOS区域II形成第二氧化物掺杂层，且所述第二氧化物掺杂层还位于PMOS区域I第一盖帽层106表面，所述第一盖帽层106使得第一氧化物掺杂层105与第二氧化物掺杂层相互隔离开，阻挡第二氧化物掺杂层内的掺杂离子扩散至第一氧化物掺杂层105内，因此在进行退火处理之前，无需刻蚀去除PMOS区域I的第二氧化物掺杂层，从而节约了工艺步骤以及采用的光罩数量。
本实施例中，所述第一盖帽层106的材料为氮化硅。为了使第一盖帽层106对第一氧化物掺杂层105内的掺杂离子提供足够的阻挡作用，且为了使第一盖帽层106对后续形成的第二氧化物掺杂层内的掺杂离子也提供足够的阻挡作用，所述第一盖帽层106的厚度不宜过薄；同时，为了使后续刻蚀去除第一盖帽层106的工艺时长较短，所第一盖帽层106的厚度也不宜过厚。为此，本实施例中，所述第一盖帽层106的厚度为5纳米至20纳米。
参考图7至图8，图7为在图5基础上的示意图，图8为在图6基础上的示意图，刻蚀去除NMOS区域II的第一盖帽层106；刻蚀去除NMOS区域II的第一氧化物掺杂层105。
在一具体实施例中，在所述PMOS区域I的第一盖帽层106表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除NMOS区域II的第一盖帽层106以及第一氧化物掺杂层105；接着，去除所述第一图形层。
采用干法刻蚀工艺、湿法刻蚀工艺或者SiCoNi刻蚀系统中的一种或多种，刻蚀去除所述NMOS区域II的第一盖帽层106以及第一氧化物掺杂层105。
在刻蚀去除第一氧化物掺杂层105过程中，位于NMOS区域II的非晶材料层104对NMOS区域II的隔离层103起到保护作用，防止NMOS区域II的隔离层103暴露在刻蚀去除第一氧化物掺杂层105的刻蚀环境中，从而避免NMOS区域II的隔离层103被刻蚀。
参考图9及图10，图9为在图7基础上的示意图，图10为在图8基础上的示意图，在所述NMOS区域II的非晶材料层104表面以及PMOS区域I的第一氧化物掺杂层105表面形成第二氧化物掺杂层107，所述第二氧化物掺杂层107内具有N型掺杂离子。
本实施例中，由于第一氧化物掺杂层105表面形成有第一盖帽层106，因此所述第二氧化物掺杂层107位于PMOS区域I的第一盖帽层106表面。
所述第二氧化物掺杂层107内具有N型掺杂离子，位于NMOS区域II的第二氧化物掺杂层107内的N型掺杂离子扩散进入NMOS区域II鳍部102内，在NMOS区域II鳍部102内形成N型轻掺杂区，其中，N型离子为磷、砷或锑。
所述第二氧化物掺杂层107的材料还为易于被去除的材料，且去除第二氧化物掺杂层107材料的工艺不会对鳍部102造成损伤。
综合上述因素考虑，所述第二氧化物掺杂层107的材料为掺杂有N型掺杂离子的氧化硅、氮氧化硅或碳氧化硅。本实施例中，所述第二氧化物掺杂层107的材料为掺杂有磷离子的氧化硅(PSG，Phosphorus doped silicon glass，俗称磷硅玻璃)，所述第二氧化物掺杂层107内磷离子浓度为1E21atom/cm3～5E22atom/cm3。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述第二氧化物掺杂层107。本实施例中，采用原位自掺杂的原子层沉积工艺形成所述第二氧化物掺杂层107，使得第二氧化物掺杂层107内的N型掺杂离子浓度分布均匀，且形成的第二氧化物掺杂层107具有较高的台阶覆盖能力，所述第二氧化物掺杂层107的厚度均匀性好，因此扩散至NMOS区域II鳍部102各处的N型掺杂离子浓度均匀性也相对较好。
本实施例中，所述第二氧化物掺杂层107的厚度为2纳米至10纳米。需要说明的是，本发明不对第二氧化物掺杂层的厚度进行限制，在其他实施例中，还能够根据实际工艺需求确定第二氧化物掺杂层的厚度。
继续参考图9及图10，在所述第二氧化物掺杂层107表面形成第二盖帽层108，所述第二盖帽层108的材料致密度大于第二氧化物掺杂层107的材料致密度。
所述第二盖帽层108的材料致密度大于第二氧化物掺杂层107的材料致密度。有关第二盖帽层108的材料以及作用可参考前述对第一盖帽层106的说明，在此不再赘述。
本实施例中，所述第二盖帽层108的材料为氮化硅，所述第二盖帽层108的厚度为5纳米至20纳米。
参考图11及图12，图11为在图9基础上的示意图，图12为在图10基础上的示意图，刻蚀去除位于PMOS区域I的第二盖帽层108；刻蚀去除位于PMOS区域I的第二氧化物掺杂层107。
在一具体实施例中，在所述NMOS区域II的第二盖帽层108表面形成第二图形层；以所述第二图形层为掩膜，刻蚀去除位于PMOS区域I的第二盖帽层108以及第二氧化物掺杂层107；接着，去除所述第二图形层。
采用干法刻蚀工艺、湿法刻蚀工艺或者SiCoNi刻蚀系统中的一种或多种，刻蚀去除所述PMOS区域I的第二盖帽层108以及第二氧化物掺杂层107。
在刻蚀去除第二氧化物掺杂层107过程中，位于PMOS区域I的非晶材料层104对PMOS区域I的隔离层103起到保护作用，防止PMOS区域I的隔离层103暴露在刻蚀去除第二氧化物掺杂层107的刻蚀环境中，从而避免PMOS区域I的隔离层103被刻蚀。
需要说明的是，由于PMOS区域I的第一氧化物掺杂层105与第二氧化物掺杂层107之间形成有第一盖帽层106，当所述第一盖帽层106阻挡第一氧化物掺杂层105与第二氧化物掺杂层107之间掺杂离子相互扩散的能力较强时，则能够省略刻蚀去除位于PMOS区域I的第二氧化物掺杂层108的工艺步骤。
还需要说明的是，本实施例中，以先形成第一氧化物掺杂层105后形成第二氧化物掺杂层107为例。在其他实施例中，还能够先形成第二氧化物掺杂层、后形成第一氧化物掺杂层，具体的，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第二氧化物掺杂层；刻蚀去除位于PMOS区域的第二氧化物掺杂层；在所述PMOS区域的非晶材料层表面以及NMOS区域的第二氧化物掺杂层表面形成第一氧化物掺杂层；刻蚀去除位于NMOS区域的第一氧化物掺杂层。
参考图13及图14，图13为在图11基础上的示意图，图14为在图12基础上的示意图，对所述氧化物掺杂层进行退火处理，使掺杂离子扩散至鳍部102内，在栅极结构两侧的鳍部102内形成掺杂区。
所述掺杂区包括位于PMOS区域I的鳍部102内的P型掺杂区131以及位于NMOS区域II的鳍部102内的N型掺杂区132。本实施例中，所述P型掺杂区131为P型轻掺杂区，所述N型掺杂区132为N型轻掺杂区。
在同一道退火工艺过程中，使第一氧化物掺杂层105内的P型掺杂离子扩散至PMOS区域I的鳍部102内，形成P型掺杂区131，使第二氧化物掺杂层107内的N型掺杂离子扩散至NMOS区域II的鳍部102内，形成N型掺杂区132。
本实施例中，采用快速热退火工艺进行所述退火处理，其中，退火温度为1000摄氏度至1150摄氏度，退火时长为1秒至10秒。
在其他实施例中，形成的掺杂区还能够为重掺杂区。具体的，调节第一氧化物掺杂层内的P型掺杂离子浓度，使得在PMOS区域鳍部内形成的P型掺杂区为P型重掺杂区，调节第二氧化物掺杂层内的N型掺杂离子浓度，使得在NMOS区域鳍部内形成的N型掺杂区为N型重掺杂区。
参考图15及图16，图15为在图13基础上的示意图，图16为在图14基础上的示意图，在进行所述退火处理后，去除所述氧化物掺杂层。
本实施例中，去除所述第一氧化掺杂层105(参考图13及图14)以及第二氧化物掺杂层107(参考图13及图14)，且在去除所述第一氧化物掺杂层105以及第二氧化物掺杂层107之前，还去除第一盖帽层106以及第二盖帽层108。
本实施例中，采用湿法刻蚀工艺，刻蚀去除所述第一盖帽层106以及第二盖帽层108，采用的刻蚀液体为磷酸溶液，其中，磷酸的质量百分百为65％至85％，溶液温度为120摄氏度至200摄氏度。采用湿法刻蚀工艺，刻蚀去除第一氧化物掺杂层105以及第二氧化物掺杂层107，采用的刻蚀液体为氢氟酸溶液，氢氟酸与去离子水的体积比未1:300至1:500。
在其他实施例中，还能够采用干法刻蚀工艺、干法刻蚀与湿法刻蚀相结合的刻蚀工艺、或者SiCoNi刻蚀系统，刻蚀去除第一氧化物掺杂层以及第二氧化物掺杂层。
由于第一氧化物掺杂层105内的P型掺杂离子扩散至PMOS区域I鳍部102内，使得退火处理后第一氧化物掺杂层105内的P型掺杂离子含量变小甚至为零，与退火处理之前相比，退火处理后的第一氧化物掺杂层105与隔离层103的材料性质更接近。同样的，由于第二氧化物掺杂层107内的N型掺杂离子扩散至NMOS区域II鳍部102内，使得退火处理后第二氧化物掺杂层107内的N型掺杂离子含量变小甚至为零，与退火处理之前相比，退火处理后的第二氧化物掺杂层107与隔离层103的材料性质更接近。
而本实施例中，由于第一氧化物掺杂层105与隔离层103之间形成有非晶材料层104，所述第二氧化物掺杂层107与隔离层103之间形成有非晶材料层104，刻蚀去除第一氧化物掺杂层105以及第二氧化物掺杂层107的刻蚀工艺对非晶材料层104的刻蚀速率很小甚至为零，因此所述非晶材料层104起到刻蚀阻挡的作用，避免隔离层103暴露在刻蚀去除第一氧化物掺杂层105以及第二氧化物掺杂层107的刻蚀环境中，使得隔离层103的厚度保持不变，因此高于隔离层103的鳍部102的厚度也相应不会发生变化。
参考图17及图18，图17为在图15基础上的示意图，图18为在图16基础上的示意图，去除所述非晶材料层104(参考图15及图16)。
本实施例中，所述非晶材料层104为非晶硅层，所述非晶材料层104的材料为非晶硅，采用湿法刻蚀工艺刻蚀去除所述非晶材料层104，且所述湿法刻蚀工艺对非晶材料层104与鳍部102具有较高的刻蚀选择性，所述湿法刻蚀工艺对非晶材料层104与隔离层103也具有较高的刻蚀选择性。
采用四甲基氢氧化铵溶液、氢氧化铵溶液、氢氧化钾溶液或者氢氧化钠溶液中的一种或多种，去除所述非晶材料层104。
本实施例以去除非晶材料层104作为示例，在其他实施例中，还能够不去除所述非晶材料层，对所述非晶材料层进行氧化处理形成氧化层，所述氧化层的材料为氧化硅，采用原位水汽生成氧化工艺、快速热氧化工艺或炉内热氧化工艺，对所述非晶材料层进行氧化处理形成氧化层，形成的氧化层能够作为鳍部102的保护层。
本实施例以前述形成的掺杂区为轻掺杂区为例，后续还包括步骤：刻蚀栅极结构两侧的鳍部102，在所述鳍部102内形成凹槽；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成重掺杂区。
具体的，参考图19，图19为在图17基础上的示意图，刻蚀第一栅极结构110两侧的鳍部102，在所述鳍部102内形成第一凹槽；形成填充满所述第一凹槽的第一应力层112；对所述第一应力层112进行掺杂处理，形成P型重掺杂区；刻蚀第二栅极结构120两侧的鳍部102，在所述鳍部102内形成第二凹槽；形成填充满所述第二凹槽的第二应力层122；对所述第二应力层122进行掺杂处理，形成N型重掺杂区。
本实施例以先形成第一应力层112、后形成第二应力层122为例。具体的，在所述PMOS区域I的鳍部102表面、NMOS区域II的鳍部102表面、隔离层103表面、第一栅极结构110表面以及第二栅极结构120表面形成第一阻挡层141；刻蚀位于第一栅极结构110两侧的第一阻挡层141以及鳍部102，形成第一凹槽；在所述第一凹槽内填充满第一应力层112；接着，在所述第一应力层112表面以及第一阻挡层141表面形成第二阻挡层142；刻蚀位于第二栅极结构120两侧的第二阻挡层142、第一阻挡层141以及鳍部102，形成第二凹槽；在所述第二凹槽内填充满第二应力层122。
所述第一阻挡层141的材料为氧化硅或氮化硅；所述第二阻挡层142的材料为氧化硅或氮化硅。本实施例中，所述第一阻挡层141的材料与第二阻挡层142的材料不同。
所述第一凹槽的剖面形貌为sigma形、U形或方形。采用选择性外延工艺形成所述第一应力层112；所述第一应力层112的材料为SiGe或SiGeB，对第一应力层112进行掺杂处理的掺杂离子为B、Ga或In。对所述第一应力层112进行掺杂处理的方法包括：在形成第一应力层112的过程中进行原位自掺杂；或者，在形成所述第一应力层112之后对所述第一应力层112进行离子注入。
所述第二凹槽的剖面形貌为sigma形、U形或方形。采用选择性外延工艺形成所述第二应力层122；所述第二应力层122的材料为SiC或SiCP，对所述第二应力层122进行掺杂处理的掺杂离子为P、As或Sb。对所述第二应力层122进行掺杂处理的方法包括：在形成第二应力层122的过程中进行原位自掺杂；或者，在形成所述第二应力层122之后对所述第二应力层122进行离子注入。
还需要说明的是，在其他实施例中，还能够不形成第一应力层，直接在第一栅极结构两侧的鳍部内形成P型重掺杂区；不形成第二应力层，直接在第二栅极结构两侧的鳍部内形成N型重掺杂区。
本实施例中，采用固态源掺杂的方法形成掺杂区，避免了离子注入问题中的鳍部102内掺杂离子浓度分布不均的问题，使得鳍部102内各处的掺杂离子浓度分布更为均匀；并且还减小了鳍部102受到的晶格损伤，使得鳍部102保持较高性能。并且，本实施例在刻蚀去除第一氧化物掺杂层105和第二氧化物掺杂层107的工艺过程中，还避免了隔离层103受到刻蚀损伤，使得隔离层103的厚度保持不变，因此高于隔离层103的鳍部102的厚度也相应保持不变，进而使得形成的鳍式场效应管的电学性能得到改善。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种改善鳍式场效应管性能的方法，其特征在于，包括：
提供衬底，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；
在所述隔离层表面形成横跨鳍部的栅极结构，所述栅极结构覆盖鳍部的部分顶部和侧壁表面；
形成覆盖所述鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；
在所述非晶材料层表面形成氧化物掺杂层，所述氧化物掺杂层内具有掺杂离子；
对所述氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在栅极结构两侧的鳍部内形成掺杂区；
在进行所述退火处理后，去除所述氧化物掺杂层。
2.如权利要求1所述的方法，其特征在于，所述非晶材料层为非晶碳层或非晶硅层。
3.如权利要求2所述的方法，其特征在于，在去除所述氧化物掺杂层之后，去除所述非晶材料层。
4.如权利要求3所述的方法，其特征在于，所述非晶材料层为非晶硅层；采用四甲基氢氧化铵溶液、氢氧化铵溶液、氢氧化钾溶液或者氢氧化钠溶液中的一种或多种，去除所述非晶材料层。
5.如权利要求2所述的方法，其特征在于，在去除所述氧化物掺杂层之后，对所述非晶材料层进行氧化处理形成氧化层。
6.如权利要求5所述的方法，其特征在于，所述非晶材料层为非晶硅层；采用原位水汽生成氧化工艺、快速热氧化工艺或炉内热氧化工艺，对所述非晶材料层进行氧化处理形成氧化层。
7.如权利要求1所述的方法，其特征在于，所述非晶材料层的厚度为1纳米至20纳米。
8.如权利要求1所述的方法，其特征在于，所述氧化物掺杂层的材料为具有掺杂离子的氧化硅、氮氧化硅或碳氧化硅。
9.如权利要求1所述的方法，其特征在于，所述氧化物掺杂层的材料为氧化硅；所述掺杂离子为N型掺杂离子或P型掺杂离子。
10.如权利要求1所述的方法，其特征在于，所述退火处理为快速热退火，退火温度为1000摄氏度至1100摄氏度，退火时长为1秒至10秒。
11.如权利要求1所述的方法，其特征在于，在进行所述退火处理之前，还在所述氧化物掺杂层表面形成盖帽层，所述盖帽层的材料致密度大于氧化物掺杂层的材料致密度；且在去除所述氧化物掺杂层之前，还去除盖帽层。
12.如权利要求1所述的方法，其特征在于，所述衬底包括PMOS区域和NMOS区域；所述掺杂区包括位于PMOS区域的鳍部内的P型掺杂区、以及位于NMOS区域的鳍部内的N型掺杂区。
13.如权利要求12所述的方法，其特征在于，所述非晶材料层位于PMOS区域鳍部顶部表面和侧壁表面，所述非晶材料层还位于NMOS区域鳍部顶部表面和侧壁表面；所述氧化物掺杂层包括位于PMOS区域的非晶材料层表面的第一氧化物掺杂层、以及位于NMOS区域的非晶材料层表面的第二氧化物掺杂层，其中，所述第一氧化物掺杂层内具有P型掺杂离子，所述第二氧化物掺杂层内具有N型掺杂离子。
14.如权利要求13所述的方法，其特征在于，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第一氧化物掺杂层；刻蚀去除位于NMOS区域的第一氧化物掺杂层；在所述NMOS区域的非晶材料层表面以及PMOS区域的第一氧化物掺杂层表面形成第二氧化物掺杂层；刻蚀去除位于PMOS区域的第二氧化物掺杂层。
15.如权利要求14所述的方法，其特征在于，还包括：在所述第一氧化物掺杂层表面形成第一盖帽层，所述第一盖帽层的材料致密度大于第一氧化物掺杂层的材料致密度，且在刻蚀去除NMOS区域的第一氧化物掺杂层之前，刻蚀去除NMOS区域的第一盖帽层；且还在第二氧化物掺杂层表面形成第二盖帽层，所述第二盖帽层的材料致密度大于第二氧化物掺杂层的材料致密度。
16.如权利要求13所述的方法，其特征在于，形成所述第一氧化物掺杂层、以及第二氧化物掺杂层的工艺步骤包括：在所述非晶材料层表面形成第二氧化物掺杂层；刻蚀去除位于PMOS区域的第二氧化物掺杂层；在所述PMOS区域的非晶材料层表面以及NMOS区域的第二氧化物掺杂层表面形成第一氧化物掺杂层；刻蚀去除位于NMOS区域的第一氧化物掺杂层。
17.如权利要求13所述的方法，其特征在于，在同一道退火工艺过程中，使第一氧化物掺杂层内的P型掺杂离子扩散至PMOS区域的鳍部内，形成所述P型掺杂区，使第二氧化物掺杂层内的N型掺杂离子扩散至NMOS区域的鳍部内，形成所述N型掺杂区。
18.如权利要求1所述的方法，其特征在于，所述掺杂区为轻掺杂区；或者，所述掺杂区为重掺杂区。
19.如权利要求1所述的方法，其特征在于，所述掺杂区为轻掺杂区，还包括步骤：刻蚀栅极结构两侧的鳍部，在所述鳍部内形成凹槽；形成填充满所述凹槽的应力层；对所述应力层进行掺杂处理，形成重掺杂区。
20.一种改善鳍式场效应管性能的方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域或第二区域，所述第一区域和第二区域的区域类型不同，所述衬底表面形成有分立的鳍部，所述衬底表面还形成有隔离层，所述隔离层覆盖鳍部部分侧壁表面，且所述隔离层顶部低于鳍部顶部；
在所述第一区域隔离层表面形成横跨第一区域鳍部的第一栅极结构，所述第一栅极结构覆盖第一区域鳍部的部分顶部和侧壁表面；
在所述第二区域隔离层表面形成横跨第二区域鳍部的第二栅极结构，所述第二栅极结构覆盖第二区域鳍部的部分顶部和侧壁表面；
形成覆盖所述第一区域和第二区域的鳍部顶部和侧壁表面、以及隔离层表面的非晶材料层；
在所述非晶材料层表面形成第一氧化物掺杂层，所述第一氧化物掺杂层内具有掺杂离子；
刻蚀去除位于第二区域的第一氧化物掺杂层；
在所述第一区域的第一氧化物掺杂层表面、以及第二区域的非晶材料层表面形成第二氧化物掺杂层，所述第二氧化物掺杂层内具有掺杂离子，且第二氧化物掺杂层内的掺杂离子与第一氧化物掺杂层内的掺杂离子不同；
刻蚀去除位于第一区域的第二氧化物掺杂层；
对所述第一氧化物掺杂层和第二氧化物掺杂层进行退火处理，使掺杂离子扩散进入鳍部内，在第一栅极结构两侧的鳍部内形成掺杂区，还在第二栅极结构两侧的鳍部内形成掺杂区；
在进行所述退火处理后，去除所述第一氧化物掺杂层和第二氧化物掺杂层。
CN201610008943.8A 2016-01-07 2016-01-07 改善鳍式场效应管性能的方法 Pending CN106952806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610008943.8A CN106952806A (zh) 2016-01-07 2016-01-07 改善鳍式场效应管性能的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610008943.8A CN106952806A (zh) 2016-01-07 2016-01-07 改善鳍式场效应管性能的方法

Publications (1)

Publication Number Publication Date
CN106952806A true CN106952806A (zh) 2017-07-14

Family

ID=59465681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610008943.8A Pending CN106952806A (zh) 2016-01-07 2016-01-07 改善鳍式场效应管性能的方法

Country Status (1)

Country Link
CN (1) CN106952806A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799543A (zh) * 2017-11-03 2018-03-13 德淮半导体有限公司 接触式图像传感器的制造方法
CN110098151A (zh) * 2018-01-31 2019-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110890279A (zh) * 2018-09-11 2020-03-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110957361A (zh) * 2018-09-26 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111785772A (zh) * 2019-04-04 2020-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111837232A (zh) * 2018-03-09 2020-10-27 赛灵思公司 使用深隔离的FinFET技术
CN113327855A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117809A (zh) * 2010-01-06 2011-07-06 海力士半导体有限公司 半导体器件及其制造方法
CN103325831A (zh) * 2012-03-21 2013-09-25 台湾积体电路制造股份有限公司 用于FinFET的源极/漏极轮廓
CN103594341A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其掺杂方法、鳍式场效应管的形成方法
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
WO2014204477A1 (en) * 2013-06-20 2014-12-24 Intel Corporation Non-planar semiconductor device having doped sub-fin region and method to fabricate same
CN104752222A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105097518A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117809A (zh) * 2010-01-06 2011-07-06 海力士半导体有限公司 半导体器件及其制造方法
CN103325831A (zh) * 2012-03-21 2013-09-25 台湾积体电路制造股份有限公司 用于FinFET的源极/漏极轮廓
CN103594341A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其掺杂方法、鳍式场效应管的形成方法
CN104167359A (zh) * 2013-05-17 2014-11-26 中国科学院微电子研究所 半导体器件制造方法
WO2014204477A1 (en) * 2013-06-20 2014-12-24 Intel Corporation Non-planar semiconductor device having doped sub-fin region and method to fabricate same
CN104752222A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN105097518A (zh) * 2014-04-30 2015-11-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799543A (zh) * 2017-11-03 2018-03-13 德淮半导体有限公司 接触式图像传感器的制造方法
CN110098151A (zh) * 2018-01-31 2019-08-06 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110098151B (zh) * 2018-01-31 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111837232A (zh) * 2018-03-09 2020-10-27 赛灵思公司 使用深隔离的FinFET技术
CN110890279A (zh) * 2018-09-11 2020-03-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110890279B (zh) * 2018-09-11 2023-09-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110957361A (zh) * 2018-09-26 2020-04-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110957361B (zh) * 2018-09-26 2023-09-19 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111785772A (zh) * 2019-04-04 2020-10-16 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113327855A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法
CN113327855B (zh) * 2020-02-28 2022-07-26 中芯国际集成电路制造（天津）有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR101822267B1 (ko) Finfet 디바이스들 내의 펀치스루 스토퍼 영역들의 형성
CN106952806A (zh) 改善鳍式场效应管性能的方法
CN108573869B (zh) 鳍式场效应管及其形成方法
CN107785261A (zh) 半导体结构及其制造方法
CN105448679B (zh) 半导体器件的形成方法
CN107785422B (zh) 半导体结构及其制造方法
CN109148578B (zh) 半导体结构及其形成方法
CN107785313B (zh) 半导体结构及其形成方法
CN108666219A (zh) 半导体器件及其形成方法
CN106952822A (zh) 改善鳍式场效应管性能的方法
US11121237B2 (en) Manufacturing method for FinFET device
US9263585B2 (en) Methods of forming enhanced mobility channel regions on 3D semiconductor devices, and devices comprising same
CN106935505B (zh) 鳍式场效应晶体管的形成方法
CN105261566B (zh) 半导体结构的形成方法
CN110047908A (zh) 半导体器件及其制造方法
CN106952818B (zh) 半导体结构的形成方法
CN110047754A (zh) 半导体器件及其制造方法
CN108074973A (zh) 半导体结构及其形成方法
CN110364570A (zh) 半导体器件及其形成方法和半导体结构
CN106856190B (zh) 半导体结构的形成方法
TW201347004A (zh) 使用減少數量間隔件形成以嵌埋半導體材料作為源極／汲極區之半導體設備的方法
US10043718B1 (en) Method of fabricating semiconductor device
CN109285778B (zh) 半导体器件及其形成方法
CN106783742B (zh) 鳍式场效应晶体管的形成方法
CN108122758A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170714

RJ01 Rejection of invention patent application after publication