CN103594341A - 半导体结构及其掺杂方法、鳍式场效应管的形成方法 - Google Patents
半导体结构及其掺杂方法、鳍式场效应管的形成方法 Download PDFInfo
- Publication number
- CN103594341A CN103594341A CN201210289269.7A CN201210289269A CN103594341A CN 103594341 A CN103594341 A CN 103594341A CN 201210289269 A CN201210289269 A CN 201210289269A CN 103594341 A CN103594341 A CN 103594341A
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- amorphous carbon
- semiconductor
- doping method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 90
- 230000005669 field effect Effects 0.000 title claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 78
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000137 annealing Methods 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 239000011248 coating agent Substances 0.000 claims description 24
- 238000000576 coating method Methods 0.000 claims description 24
- 239000000377 silicon dioxide Substances 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 18
- 239000002070 nanowire Substances 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000010521 absorption reaction Methods 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 239000002243 precursor Substances 0.000 claims description 5
- 238000005224 laser annealing Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 150000001721 carbon Chemical group 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 125000004430 oxygen atom Chemical group O* 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- -1 oxonium ion Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 239000003463 adsorbent Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000004754 hydrosilicons Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
Abstract
一种半导体结构及其掺杂方法、鳍式场效应管的形成方法，其中半导体结构的掺杂方法包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述鳍部表面形成杂质层；在所述杂质层表面形成盖帽层，所述盖帽层包括非晶碳层；对已形成杂质层和盖帽层的鳍部进行退火，使所述杂质层扩散进入所述鳍部内；去除所述盖帽层。本发明的半导体结构及鳍式场效应管的掺杂均匀，工艺简单。
Description
技术领域
本发明涉及半导体制造领域，特别涉及半导体结构及其掺杂方法、鳍式场效应管的形成方法。
背景技术
MOS晶体管通过在栅极施加电压，调节通过源漏区的电流来产生开关信号。但当半导体技术进入30纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制变能力弱，造成严重的漏电流。鳍式场效应管（Fin FET）是一种新兴的多栅器件，它一般包括具有高深宽比的半导体鳍部，在鳍部中形成晶体管的沟道区和源/漏区，并在部分鳍部的顶部和侧壁外形成栅极。
图1示出了现有技术的一种鳍式场效应管的立体结构示意图。如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部14，鳍部14一般是通过对半导体衬底10刻蚀后得到的；介质层11，覆盖所述半导体衬底10的表面以及鳍部14的侧壁的一部分；栅极结构12，横跨在所述鳍部14上，覆盖所述鳍部14的顶部和侧壁，栅极结构12包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。
现有技术中，通常会通过离子注入的方法对鳍式场效应管的位于鳍部的源/漏区进行掺杂，但是离子注入的掺杂方法会造成源/漏不同区域的掺杂浓度不均匀。
发明内容
本发明解决的问题是提供一种掺杂均匀并且工艺简单的半导体结构及其掺杂方法、鳍式场效应管的形成方法。
为解决上述问题，本发明的技术方案提供了一种半导体结构的掺杂方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述鳍部表面形成杂质层；在所述杂质层表面形成盖帽层，所述盖帽层包括非晶碳层；对已形成杂质层和盖帽层的鳍部进行退火，使所述杂质层扩散进入所述鳍部内；去除所述盖帽层。
可选的，所述鳍部为鳍式场效应管的鳍部。
可选的，所述鳍部为半导体纳米线。
可选的，所述杂质层的形成方式为自调节式等离子体吸附。
可选的，所述杂质层的形成方式为杂质溶液吸附。
可选的，所述非晶碳层通过化学气相沉积工艺形成，所述化学气相沉积工艺的前驱气体为CH4、C3H8、C6H6和C6H12中的一种或几种，沉积温度为25摄氏度到500摄氏度，沉积气压为100mTorr到1000mTorr。
可选的，所述盖帽层为单一非晶碳层。
可选的，所述单一非晶碳层的厚度为20纳米至100纳米。
可选的，所述盖帽层为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层表面，所述硅氧碳层位于所述非晶碳层表面。
可选的，所述非晶碳层的厚度为20纳米至80纳米。
可选的，所述硅氧碳层的厚度为5纳米至10纳米。
可选的，所述退火工艺为激光退火。
可选的，所述去除盖帽层的工艺为等离子体灰化（Asher）。
可选的，所述去除盖帽层的工艺为等离子体灰化，且所述等离子体灰化工艺采用氧气等离子体。
本发明技术方案还提供了一种半导体结构，包括：半导体衬底；位于所述半导体衬底上的鳍部；位于所述鳍部表面的杂质层；位于所述杂质层表面的盖帽层，所述盖帽层包括非晶碳层。
可选的，所述鳍部为鳍式场效应管的鳍部。
可选的，所述鳍部为半导体纳米线。
可选的，所述盖帽层为单一非晶碳层，且所述单一非晶碳层的厚度为20纳米至100纳米。
可选的，所述盖帽层为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层表面，所述硅氧碳层位于所述非晶碳层表面。
可选的，所述非晶碳层的厚度为20纳米至80纳米，所述硅氧碳层的厚度为5纳米至10纳米。
本发明技术方案还提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述鳍部表面形成栅极结构，所述栅极结构覆盖部分鳍部；用所述半导体结构的掺杂方法对所述鳍部进行掺杂；在所述栅极结构两侧的鳍部内形成源区和漏区。
与现有技术相比，本发明具有以下优点：
本发明中半导体结构的掺杂方法通过在鳍部表面形成杂质层，在所述杂质层表面形成盖帽层，进一步的对形成杂质和盖帽层的鳍部进行退火，使杂质层扩散进入所述鳍部内形成掺杂层，完成对所述鳍部的掺杂。通过本发明技术方案形成的掺杂层保留了半导体结构的表面特征，与离子注入的掺杂方法相比，掺杂浓度更均匀。本发明技术方案中所述盖帽层可以是包括非晶碳层和硅氧碳层的堆叠结构，也可以是单一非晶碳层，而由于碳原子和氧原子容易形成挥发性的产物，因此采用氧气等离子体的等离子体灰化工艺可以很容易的将盖帽层去除，工艺简单。
附图说明
图1是现有技术的鳍式场效应管的立体结构示意图；
图2至图6是本发明实施例的半导体结构的掺杂过程的剖面结构示意图。
具体实施方式
由背景技术可知，在现有技术方案中，通常会通过离子注入的方法对鳍式场效应管的位于鳍部的源/漏区进行掺杂，但是由于鳍式场效应管的源/漏区为立体结构，离子注入的角度不同，源/漏区离子注入的浓度就会不同。所以离子注入的掺杂方法会造成鳍式场效应管源/漏区不同区域的掺杂浓度不均匀，是非共形掺杂（non-conformal doping）。
为解决上述问题，本发明的发明人提供一种半导体结构的掺杂方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述鳍部表面形成杂质层；在所述杂质层表面形成盖帽层，所述盖帽层包括非晶碳层；对已形成杂质层和盖帽层的鳍部进行退火，使所述杂质层扩散进入所述鳍部内；去除所述盖帽层。
下面结合具体实施例对本发明的半导体结构的掺杂方法做详细描述，图2至图6为本发明实施例的对半导体结构进行掺杂的过程的剖面结构示意图。
需要说明的是，提供这些附图的目的是有助于理解本发明的实施例，而不应解释为对本发明的不当的限制。为了更清楚起见，图中所示尺寸并未按比例绘制，可能会做放大、缩小或其他改变。下面的描述中阐述了很多具体细节以便充分理解本发明。但是本发明能够以很多不同于在此描述的其他方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
请参考图2，提供半导体衬底201，所述半导体衬底201上具有鳍部202。
所述半导体衬底201可以是单晶硅、多晶硅或非晶硅；所述半导体衬底201也可以是硅锗、砷化镓或绝缘体上硅衬底（SOI衬底）；所述的半导体衬底201表面还可以具有绝缘层。
所述鳍部202为鳍式场效应管的鳍部。所述鳍式场效应管的鳍部与所述半导体衬底201的连接方式可以是一体的，例如所述鳍式场效应管的鳍部是通过对所述半导体衬底201刻蚀后形成的突出结构。所述半导体衬底201表面还具有位于所述鳍部202两侧的绝缘层210，用于电学隔离，所述绝缘层210的材料为SiO2。
在本发明的其他实施例中，所述鳍部还可以为半导体纳米线。所述半导体纳米线可以为Si纳米线、Ge纳米线、GaN纳米线或InP纳米线，所述半导体纳米线可以通过金属诱导或自组装的方法形成。
请参考图3，在所述鳍部202表面形成杂质层203。
在一个实施例中，所述杂质层的形成方式为自调节式等离子体吸附（Self-Regulation Plasma Doping）。自调节式等离子体吸附通过吸附含掺杂离子的等离子体自由基在所述鳍部202表面形成杂质层203。当所述杂质层203含P离子或As离子时，通过后续的退火工艺使杂质层203扩散进入所述鳍部202内，达到对所述鳍部202进行N型掺杂的目的；当所述杂质层203含B离子或In离子时，通过后续的退火工艺使杂质层203扩散进入所述鳍部202内，达到对所述鳍部202进行P型掺杂的目的。
在另一个实施例中，所述杂质层的形成方式为杂质溶液吸附。杂质溶液掺杂通过吸附溶液中的杂质分子或离子在所述鳍部202表面形成杂质层203。当所述杂质层203含P离子或As离子时，通过后续的退火工艺使杂质层203扩散进入所述鳍部202内，达到对所述鳍部202进行N型掺杂的目的；当所述杂质层203含B离子或In离子时，通过后续的退火工艺使杂质层203扩散进入所述鳍部202内，达到对所述鳍部202进行P型掺杂的目的。
请参考图4，在所述杂质层203表面形成盖帽层204，所述盖帽层204包括非晶碳层。
在一个实施例中，所述盖帽层204为单一非晶碳层。所述单一非晶碳层通过化学气相沉积的方法形成，所述化学气相沉积工艺的前驱气体为CH4，C3H8，C6H6和C6H12中的一种或几种，沉积温度为25摄氏度到500摄氏度，沉积气压为100mTorr到1000mTorr。所述沉积温度低于500摄氏度，以防止杂质层203在高温下的扩散。所述非晶碳层的厚度为20纳米至100纳米，当所述非晶碳层厚度小于20纳米时，在后继的退火工艺中杂质层203中的杂质容易从盖帽层204中向外扩散；当所述非晶碳层厚度大于100纳米时，将会增加后继去除盖帽层204的工艺难度。
在另一个实施例中，所述盖帽层204为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层203表面，所述硅氧碳层位于所述非晶碳层表面。所述非晶碳层通过化学气相沉积工艺形成，所述化学气相沉积工艺的前驱气体为CH4，C3H8，C6H6和C6H12中的一种或几种，沉积温度为25摄氏度到500摄氏度，沉积气压为100mTorr到1000mTorr。所述沉积温度低于500摄氏度，以防止杂质层203在高温下的扩散。所述非晶碳层的厚度为20纳米至80纳米。所述硅氧碳层通过化学气相沉积的方法形成，使用碳氢化合物和硅氢化合物作为前驱气体，沉积温度为25摄氏度到500摄氏度，以防止杂质层203在高温下的扩散，沉积气压为100mTorr到1000mTorr。所述硅氧碳层的厚度为5纳米至10纳米。所述盖帽层204厚度的选择有利于减少在后继退火工艺中杂质层203中的杂质从盖帽层204中向外扩散，又不增加后继去除盖帽层204的工艺难度。
需要说明的是，当所述盖帽层204为单一非晶碳层时，由于碳原子可以与氧原子形成挥发性产物，非晶碳层在后继的等离子体灰化工艺中容易去除；当所述盖帽层204为非晶碳层和硅氧碳层的堆叠结构时，所述硅氧碳层的厚度为5纳米至10纳米，较薄的厚度确保其在后继的等离子体灰化工艺中可以被等离子体轰击去除。
请参考图5，对已形成杂质层203（参考图4）和盖帽层204的鳍部202进行退火，使所述杂质层203扩散进入所述鳍部202内。
所述退火工艺为激光退火，退火温度为800摄氏度至1100摄氏度。在退火工艺中，杂质层203中的杂质扩散加快，且盖帽层204防止了杂质向外扩散，使杂质层203中的杂质扩散进入所述鳍部202内形成掺杂层205。由于杂质层203均匀覆盖所述鳍部202表面，通过退火工艺后，所述杂质层203扩散进入所述鳍部202内形成掺杂层205，所述掺杂层205保留了所述鳍部202的表面特征，与离子注入掺杂方式相比，掺杂浓度更均匀。
在本发明的其他实施例中，所述退火工艺还可以为快速热处理（rapidthermal annealing），退火温度为800摄氏度至1100摄氏度。
请参考图6，去除所述盖帽层204（参考图5）。
具体地，所述去除盖帽层204的工艺为等离子体灰化工艺，所述等离子体灰化工艺采用氧气等离子体。等离子体灰化工艺过程中，样品置于真空腔室中，通入少量氧气，通过高频电压将腔室内氧气电离形成氧离子，氧离子可以迅速将非晶碳层氧化形成可挥发性气体，被真空系统排出腔外。由于盖帽层204为非晶碳层和硅氧碳层的堆叠结构，或为单一非晶碳层，碳原子和氧原子容易形成挥发性的产物，因此采用氧气等离子体的等离子体灰化工艺可以很容易的将盖帽层204去除。所述等离子体灰化工艺采用氧气等离子体，功率为1000W至5000W，腔室压强为1Pa至100Pa。等离子体灰化工艺去除盖帽层204的工艺简单，成本低廉。
本发明还提供一种半导体结构，请参考图4，包括：
半导体衬底201；位于所述半导体衬底201上的鳍部202；位于所述鳍部202表面的杂质层203；位于所述杂质层203表面的盖帽层204，所述盖帽层204包括非晶碳层。
所述半导体衬底201可以是单晶硅、多晶硅或非晶硅；所述半导体衬底201也可以是硅锗、砷化镓或绝缘体上硅衬底（SOI衬底）；所述的半导体衬底201表面还可以具有绝缘层。
所述鳍部202为鳍式场效应管的鳍部。所述鳍式场效应管的鳍部与所述半导体衬底201的连接方式可以是一体的，比如所述鳍式场效应管的鳍部是通过对所述半导体衬底201刻蚀后形成的突出结构。所述半导体衬底201表面还还具有位于所述鳍部202两侧的绝缘层210，用于电学隔离，所述绝缘层210的材料为SiO2。
作为一个实施例，所述半导体衬底201为单晶硅，所述鳍部202为鳍式场效应管的鳍部，所述鳍部202与所述半导体衬底的连接方式是一体的，所述鳍部202的材料为单晶硅，所述半导体衬底201表面还具有位于所述鳍部202两侧的绝缘层210用于电学隔离，所述绝缘层210的材料为SiO2。
在本发明的其他实施例中，所述鳍部202还可以为半导体纳米线。所述半导体纳米线可以为Si纳米线、Ge纳米线、GaN纳米线或InP纳米线。
具体地，所述杂质层203位于所述鳍部202表面，所述杂质层203含有杂质离子，例如用于对所述鳍部202进行N型掺杂的P离子或As离子，或者用于对所述鳍部202进行P型掺杂的B离子或In离子。
具体地，所述杂质层203表面具有盖帽层204，所述盖帽层204包括非晶碳层。
在一实施例中，所述盖帽层204为单一非晶碳层，所述单一非晶碳层的厚度为20纳米至100纳米。
在另一实施例中，所述盖帽层204为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层203表面，所述硅氧碳层位于所述非晶碳层表面。所述非晶碳层的厚度为20纳米至80纳米，所述硅氧碳层的厚度为5纳米至10纳米。
本发明还提供一种鳍式场效应管的形成方法，包括：提供半导体衬底，所述半导体衬底上具有鳍部；在所述鳍部表面形成栅极结构，所述栅极结构覆盖部分鳍部；用上述半导体结构的掺杂方法对所述鳍部进行掺杂；在所述栅极结构两侧的鳍部内形成源区和漏区。形成鳍式场效应管的栅极结构、源区和漏区的方法为本技术领域人员公知技术，在此不做赘述。
综上所述，与现有技术相比，本发明具有以下优点：
本发明中半导体结构的掺杂方法通过在鳍部表面形成杂质层，在所述杂质层表面形成盖帽层，进一步的对形成杂质和盖帽层的鳍部进行退火，使杂质层扩散进入所述鳍部内形成掺杂层，完成对所述鳍部的掺杂。通过本发明技术方案形成的掺杂层保留了半导体结构的表面特征，与离子注入的掺杂方法相比，掺杂浓度更均匀。本发明中所述盖帽层可以是包括非晶碳层和硅氧碳层的堆叠结构，也可以是单一的非晶碳层，而由于碳原子和氧原子容易形成挥发性的产物，因此采用氧气等离子体的等离子体灰化工艺可以很容易的将盖帽层去除，工艺简单。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (21)
1.一种半导体结构的掺杂方法，包括：
提供半导体衬底，所述半导体衬底上具有鳍部；
在所述鳍部表面形成杂质层；
在所述杂质层表面形成盖帽层，所述盖帽层包括非晶碳层；
对已形成杂质层和盖帽层的鳍部进行退火，使所述杂质层扩散进入所述鳍部内；
去除所述盖帽层。
2.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述鳍部为鳍式场效应管的鳍部。
3.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述鳍部为半导体纳米线。
4.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述杂质层的形成方式为自调节式等离子体吸附。
5.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述杂质层的形成方式为杂质溶液吸附。
6.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述非晶碳层通过化学气相沉积工艺形成，所述化学气相沉积工艺的前驱气体为CH4、C3H8、C6H6和C6H12中的一种或几种，沉积温度为25摄氏度到500摄氏度，沉积气压为100mTorr到1000mTorr。
7.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述盖帽层为单一非晶碳层。
8.如权利要求7所述的半导体结构的掺杂方法，其特征在于，所述单一非晶碳层的厚度为20纳米至100纳米。
9.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述盖帽层为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层表面，所述硅氧碳层位于所述非晶碳层表面。
10.如权利要求9所述的半导体结构的掺杂方法，其特征在于，所述非晶碳层的厚度为20纳米至80纳米。
11.如权利要求9所述的半导体结构的掺杂方法，其特征在于，所述硅氧碳层的厚度为5纳米至10纳米。
12.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述退火工艺为激光退火。
13.如权利要求1所述的半导体结构的掺杂方法，其特征在于，所述去除盖帽层的工艺为等离子体灰化工艺。
14.如权利要求13所述的半导体结构的掺杂方法，其特征在于，所述等离子体灰化工艺采用氧气等离子体。
15.一种半导体结构，包括：
半导体衬底；
位于所述半导体衬底上的鳍部；
位于所述鳍部表面的杂质层；
位于所述杂质层表面的盖帽层，所述盖帽层包括非晶碳层。
16.如权利要求15所述的半导体结构，其特征在于，所述鳍部为鳍式场效应管的鳍部。
17.如权利要求15所述的半导体结构，其特征在于，所述鳍部为半导体纳米线。
18.如权利要求15所述的半导体结构，其特征在于，所述盖帽层为单一非晶碳层，且所述单一非晶碳层的厚度为20纳米至100纳米。
19.如权利要求15所述的半导体结构，其特征在于，所述盖帽层为非晶碳层和硅氧碳层的堆叠结构，其中，所述非晶碳层位于所述杂质层表面，所述硅氧碳层位于所述非晶碳层表面。
20.如权利要求19所述的半导体结构，其特征在于，所述非晶碳层的厚度为20纳米至80纳米，所述硅氧碳层的厚度为5纳米至10纳米。
21.一种鳍式场效应管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上具有鳍部；
在所述鳍部表面形成栅极结构，所述栅极结构覆盖部分鳍部；
用权利要求1-13中任一项所述的方法对鳍部进行掺杂；
在所述栅极结构两侧的鳍部内形成源区和漏区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289269.7A CN103594341A (zh) | 2012-08-14 | 2012-08-14 | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210289269.7A CN103594341A (zh) | 2012-08-14 | 2012-08-14 | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103594341A true CN103594341A (zh) | 2014-02-19 |
Family
ID=50084433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210289269.7A Pending CN103594341A (zh) | 2012-08-14 | 2012-08-14 | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594341A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934325A (zh) * | 2014-03-20 | 2015-09-23 | 中国科学院微电子研究所 | 一种半导体器件的掺杂方法 |
| CN105448729A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN106952806A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN106952822A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN109103203A (zh) * | 2018-06-29 | 2018-12-28 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及其制作方法 |
| CN109872971A (zh) * | 2017-12-04 | 2019-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1204698A (zh) * | 1997-06-04 | 1999-01-13 | 国际商业机器公司 | 可调且可去除的等离子体淀积的抗反射涂层 |
| CN101150057A (zh) * | 2006-09-19 | 2008-03-26 | 索尼株式会社 | 薄膜半导体装置和该薄膜半导体装置的制造方法 |
| US20080237719A1 (en) * | 2007-03-28 | 2008-10-02 | Doyle Brian S | Multi-gate structure and method of doping same |
| US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
| CN102237278A (zh) * | 2010-04-28 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的掺杂方法 |
| US20110309333A1 (en) * | 2010-06-21 | 2011-12-22 | International Business Machines Corporation | Semiconductor devices fabricated by doped material layer as dopant source |
-
2012
- 2012-08-14 CN CN201210289269.7A patent/CN103594341A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1204698A (zh) * | 1997-06-04 | 1999-01-13 | 国际商业机器公司 | 可调且可去除的等离子体淀积的抗反射涂层 |
| CN101150057A (zh) * | 2006-09-19 | 2008-03-26 | 索尼株式会社 | 薄膜半导体装置和该薄膜半导体装置的制造方法 |
| US20080237719A1 (en) * | 2007-03-28 | 2008-10-02 | Doyle Brian S | Multi-gate structure and method of doping same |
| US20090203197A1 (en) * | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
| CN102237278A (zh) * | 2010-04-28 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管的掺杂方法 |
| US20110309333A1 (en) * | 2010-06-21 | 2011-12-22 | International Business Machines Corporation | Semiconductor devices fabricated by doped material layer as dopant source |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104934325A (zh) * | 2014-03-20 | 2015-09-23 | 中国科学院微电子研究所 | 一种半导体器件的掺杂方法 |
| CN104934325B (zh) * | 2014-03-20 | 2018-04-06 | 中国科学院微电子研究所 | 一种半导体器件的掺杂方法 |
| CN105448729A (zh) * | 2014-08-29 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105448729B (zh) * | 2014-08-29 | 2018-11-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN108431928A (zh) * | 2015-12-31 | 2018-08-21 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
| WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN106952806A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| CN106952822A (zh) * | 2016-01-07 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 改善鳍式场效应管性能的方法 |
| US11004752B2 (en) | 2016-01-07 | 2021-05-11 | Semiconductor Manufacturing International (Shanghai) Corporation | Fin field-effect transistor |
| CN109872971A (zh) * | 2017-12-04 | 2019-06-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109872971B (zh) * | 2017-12-04 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109103203A (zh) * | 2018-06-29 | 2018-12-28 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及其制作方法 |
| CN109103203B (zh) * | 2018-06-29 | 2021-03-05 | 武汉华星光电技术有限公司 | 一种cmos薄膜晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594341A (zh) | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 | |
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| CN103426765A (zh) | 半导体器件的形成方法、鳍式场效应管的形成方法 | |
| CN103515209A (zh) | 鳍式场效应管及其形成方法 | |
| US20120119295A1 (en) | Semiconductor device and method for fabricating the same | |
| CN102184862A (zh) | 沟槽功率器件的栅极沟槽的刻蚀方法 | |
| CN102956492B (zh) | 半导体结构及其制作方法、mos晶体管及其制作方法 | |
| CN103855096A (zh) | Cmos晶体管的形成方法 | |
| CN108231594B (zh) | 一种FinFET器件的制作方法 | |
| CN103296068B (zh) | Cmos及其形成方法 | |
| CN104183500A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN104465376A (zh) | 晶体管及其形成方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN102709162B (zh) | 形成锗硅沟道以及pmos晶体管的方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN101197324A (zh) | Cmos器件应力膜的形成方法和cmos器件 | |
| CN107579108A (zh) | 半导体结构的形成方法 | |
| CN103632945A (zh) | 鳍式场效应晶体管的形成方法 | |
| JPH04245480A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN104952921B (zh) | 晶体管及其形成方法 | |
| CN103383961A (zh) | FinFET结构及其制造方法 | |
| CN102468162B (zh) | Nmos晶体管的制作方法 | |
| CN110098151B (zh) | 半导体器件及其形成方法 | |
| KR20100089023A (ko) | 플라즈마 탈수소화를 이용한 반도체 장치의 제조 방법 및 이에 의해 형성된 장치 | |
| CN103456632B (zh) | Mos管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140219 |