CN109103203A - 一种cmos薄膜晶体管及其制作方法 - Google Patents
一种cmos薄膜晶体管及其制作方法 Download PDFInfo
- Publication number
- CN109103203A CN109103203A CN201810697306.5A CN201810697306A CN109103203A CN 109103203 A CN109103203 A CN 109103203A CN 201810697306 A CN201810697306 A CN 201810697306A CN 109103203 A CN109103203 A CN 109103203A
- Authority
- CN
- China
- Prior art keywords
- amorphous carbon
- layer
- film
- polysilicon layer
- carbon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000010408 film Substances 0.000 claims abstract description 79
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 51
- 229920005591 polysilicon Polymers 0.000 claims abstract description 47
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000008595 infiltration Effects 0.000 claims abstract description 11
- 238000001764 infiltration Methods 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 21
- 239000012495 reaction gas Substances 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 13
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 10
- 229910002804 graphite Inorganic materials 0.000 claims description 10
- 239000010439 graphite Substances 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 230000009466 transformation Effects 0.000 claims description 4
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 10
- -1 boron ion Chemical class 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 230000008021 deposition Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000010943 off-gassing Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 2
- 229910003978 SiClx Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001721 carbon Chemical group 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052700 potassium Inorganic materials 0.000 description 2
- 239000011591 potassium Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052708 sodium Inorganic materials 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种CMOS薄膜晶体管及其制作方法,所述薄膜晶体管包括:基板,形成于基板上的多晶硅层,形成于多晶硅层上的非晶碳膜层,其中,非晶碳膜层为致密层,以阻隔掺杂离子的渗透。通过上述方式,本申请能够提升TFT元件电性性能,提升产品质量。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种CMOS薄膜晶体管及其制作方法。
背景技术
薄膜晶体管(Thin-Film Transistor,TFT)技术可分为多晶硅(Poly-Si)技术与非晶硅(a-Si)技术,两者的差异在于电晶体特性不同。与传统A-Si技术相比,低温多晶硅(LowTemperature Poly-Silicon,LTPS)技术虽然工艺复杂,但因其具有更高的载流子迁移率,被广泛用于中小尺寸高分辨率的TFT LCD和AMOLED面板的制作。LTPS根据其制作方式,主要分为N型金属氧化物半导体(Negative channel Metal Oxide Semiconductor,NMOS)、P型金属氧化物半导体(Positive channel MetalOxide Semiconductor,PMOS)和互补金属氧化物半导体(Complementary Metal Oxide Semiconductor,CMOS),其中NMOS晶体管和PMOS晶体管的主要区别在于所设置的源漏极接触区分别由N型离子重掺杂和P型离子重掺杂所形成,而NMOS晶体管和PMOS晶体管共同组成CMOS晶体管。
本申请的发明人在长期的研发过程中,发现LTPS制程中离子掺杂(包括硼离子掺杂和磷离子掺杂)是重要的制程之一,对TFT元件电性有着重要的影响。离子掺杂后由于对通道的辐射缺陷增多,需要进行高温退火进行离子的活化,从而保证电性的稳定。在高温退火的过程中,根据分子热运动会有离子的扩散,产生TED(Transient enhanceddiffusion)。TED是由于过饱和的自间隙硅原子和替代位的掺杂原子结合形成间隙态,进而在高温热处理中移动形成的。由于硼离子较小,更容易扩散迁移,具体如图1所示,图1为现有技术热处理过程中硼离子的分布曲线图,进而使植入通道中的硼离子浓度会变少,影响TFT元件电性性能。因此有必要开发减少掺杂离子迁移扩散的方法,以提升TFT元件电性性能,提升产品质量。
发明内容
本申请主要解决的技术问题是提供一种CMOS薄膜晶体管及其制作方法,能够提升TFT元件电性性能,提升产品质量。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种CMOS薄膜晶体管,所述薄膜晶体管包括:基板,形成于基板上的多晶硅层,形成于多晶硅层上的非晶碳膜层,其中,非晶碳膜层为致密层,以阻隔掺杂离子的渗透。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种CMOS薄膜晶体管的制作方法,所述方法包括:提供基板,在基板上形成多晶硅层;在多晶硅层上形成非晶碳膜层;其中,非晶碳膜层为致密层,以阻隔掺杂离子的渗透。
本申请的有益效果是:区别于现有技术的情况,本申请提供一种CMOS薄膜晶体管,该晶体管中设置有一层非晶碳膜层,其中非晶碳膜层为致密层,具有较好的致密性,能够阻隔掺杂离子的渗透,将掺杂离子限制在多晶硅层,进而提升TFT元件电性性能,提升产品质量。
附图说明
图1为现有技术热处理过程中硼离子的分布曲线图;
图2是本申请CMOS薄膜晶体管第一实施方式的结构示意图;
图3是碳原子的不同杂化态的结构示意图;
图4是本申请CMOS薄膜晶体管第二实施方式的结构示意图;
图5是本申请CMOS薄膜晶体管制作方法第一实施方式的流程示意图。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确,以下参照附图并举实施例对本申请进一步详细说明。
本申请提供一种CMOS薄膜晶体管,该CMOS薄膜晶体管的多晶硅层上设置有一层非晶碳膜层,该非晶碳膜层为致密层,具有较好的致密性,能够阻隔掺杂离子的渗透,将掺杂离子限制在多晶硅层,从而改善LTPS TFT元件离子植入后高温退火掺杂离子释气现象,提高离子植入的准确性,提升TFT元件电性性能,提升产品质量。
请参阅图2,图2是本申请CMOS薄膜晶体管第一实施方式的结构示意图。在该实施方式中,CMOS薄膜晶体管20包括:基板201,形成于基板201上的多晶硅层202,形成于多晶硅层202上的非晶碳膜层203,非晶碳膜层203为致密层,以阻隔掺杂离子的渗透。
其中,基板201为透明基板,可以是玻璃基板、石英基板或塑料基板,在其他实施方式中还可以为其他基板,在此不做限定。
请参阅图3,图3是碳原子的不同杂化态的结构示意图。非晶碳膜203为由sp2、sp3杂化碳组成的非晶态和微晶态结构的含氢碳膜。该非晶碳膜203为致密层,具有较好的致密性,能够阻隔掺杂离子的渗透,将掺杂离子限制在多晶硅层,从而改善LTPS TFT元件离子植入后高温退火掺杂离子释气现象,提高离子植入的准确性,提升TFT元件电性性能,提升产品质量。同时非晶碳膜203还具有较低的摩擦系数、光学透光性和热稳定性等特性,不会影响显示元件的功能及寿命。
可选地,在一实施方式中,非晶碳膜203为类石墨型非晶碳膜、类金刚石型非晶碳膜或类聚合物型非晶碳膜。不同类型的非晶碳膜具有不同的sp3杂化碳含量、薄膜硬度、内应力和光学带隙等。
具体地,以乙炔(C2H2)和氢气(H2)的混合气体为反应气体,采用等离子体化学气象沉积法进行非晶碳薄的制作。其中,通过控制反应气体中氢气和乙炔的气体流量比、反应功率等条件,能够制得不同类型的非晶碳膜。如通过控制反应气体流量比(H2/C2H2),能够实现非晶碳膜类石墨型、类金刚石型、类聚合物型三种相的转变,即:随着反应气体流量比增加,非晶碳膜由类石墨型向类金刚石型转变,最后转变为类聚合物型非晶碳膜,其中适量的氢有利于薄膜的沉积,能够提高沉积速率。另外,随着反应功率增大,等离子体的能量增大,反应气体的电离程度增加,等离子体密度提高,使沉积速率不断增加,从而出现大量颗粒在表面沉积而聚集,因此膜层表面表现出平整光滑而又致密均匀。
其中,因不同类型、不同型号的薄膜晶体管中离子掺杂浓度不同,离子活化条件不同,离子迁移程度不同,应根据具体参数,选择不同类型的非晶碳膜,也会对应不同的非晶碳膜的厚度。其中,非晶碳膜的厚度为80~120埃例如 等。
请参阅图4,图4是本申请CMOS薄膜晶体管第二实施方式的结构示意图。在该实施方式中,CMOS薄膜晶体管40具体包括:依次形成在基板401上的遮光层406,缓冲层407,多晶硅层402,非晶碳膜层403,绝缘层404,栅极层405。
其中,遮光层406为非晶硅层和钼层;缓冲层407包括氮化硅(SiNx)层4071和氧化硅(SiOx)层4072两层,其中,氮化硅(SiNx)层主要用于隔绝玻璃基板中的钠和钾等离子,氧化硅(SiOx)层主要是作为保温层,以改善和多晶硅层的接触。
基于上述CMOS薄膜晶体管,本申请还提供一种CMOS薄膜晶体管的制作方法。请参阅图5,图5是本申请CMOS薄膜晶体管制作方法第一实施方式的流程示意图。在该实施方式中,该方法主要包括如下步骤:
S501:提供基板,在基板上形成多晶硅层。
其中,基板为透明基板,可以是玻璃基板、石英基板或塑料基板等。多晶硅层可以通过对非晶硅层进行准分子激光退火处理形成。
S502:在多晶硅层上形成非晶碳膜层,非晶碳膜层为致密层,以阻隔掺杂离子的渗透。
其中,以乙炔和氢气的混合气体为反应气体,利用等离子体化学气象沉积法在多晶硅层上形成非晶碳膜层。
在该实施方式中,通过在CMOS薄膜晶体管的多晶硅层上设置一层非晶碳膜层,其中非晶碳膜层为致密层,具有较好的致密性,能够阻隔掺杂离子的渗透,将掺杂离子限制在多晶硅层,从而改善LTPS TFT元件离子植入后高温退火掺杂离子释气现象,提高离子植入的准确性,提升TFT元件电性性能,提升产品质量。
下面,对本申请CMOS薄膜晶体管的制作方法进行详细描述,在该实施方式中,该方法具体包括如下步骤:
在基板上依次形成遮光层、缓冲层和多晶硅层。
其中,利用化学气相沉积CVD或物理气相沉积PVD法在基板上沉积非晶硅层和钼层,以形成遮光层。利用化学气相沉积CVD或物理气相沉积PVD法在遮光层上沉积形成氮化硅(SiNx)层,在氮化硅(SiNx)层上沉积形成氧化硅(SiOx)层,氮化硅(SiNx)层和氧化硅(SiOx)层构成缓冲层。其中,氮化硅(SiNx)层主要用于隔绝玻璃基板中的钠和钾等离子,氧化硅(SiOx)层主要是作为保温层,以改善和多晶硅层的接触。
在缓冲层上沉积形成非晶硅层,在非晶硅层上沉积形成氧化硅层,氧化硅层分别对应第一非晶硅段和第二非晶硅段,以氧化硅层作为光罩对第一非晶硅段和第二非晶硅段进行准分子激光退火处理形成对应第一型晶体管的第一多晶硅层以及对应第二型晶体管的第二多晶硅层。其中第一型晶体管为N型晶体管,第二型晶体管为P型晶体管。
在第一多晶硅层和第二多晶硅层上形成光阻层;使用光罩对光阻层进行图案化,使第二型晶体管上方的光阻保留,第一型晶体管裸露,利用扩散或离子注入的方式对第一型晶体管进行第一程度掺杂。此时,因第二型晶体管被剩余光阻覆盖,不受掺杂影响。其中,第一程度掺杂为磷离子重掺杂,其掺杂浓度为1x1014~1x1015ions/cm2。
在多晶硅层上形成非晶碳膜层,所得非晶碳膜的厚度为80~120埃其中,以乙炔和氢气的混合气体为反应气体,利用等离子体化学气象沉积法在多晶硅层上形成非晶碳膜层。
具体地,非晶碳膜分为类石墨型非晶碳膜、类金刚石型非晶碳膜或类聚合物型非晶碳膜。通过控制反应气体中氢气和乙炔的气体流量比、反应功率等条件,能够制得不同类型的非晶碳薄。如通过控制反应气体流量比(H2/C2H2),能够实现非晶碳膜类石墨型、类金刚石型、类聚合物型三种相的转变,即:随着反应气体流量比增加,非晶碳膜由类石墨型向类金刚石型转变,最后转变为类聚合物型非晶碳膜,其中适量的氢有利于薄膜的沉积,能够提高沉积速率。另外,随着反应功率增大,等离子体的能量增大,反应气体的电离程度增加,等离子体密度提高,使沉积速率不断增加,从而出现大量颗粒在表面沉积而聚集,因此膜层表面表现出平整光滑而又致密均匀。
在非晶碳膜层上依次形成绝缘层、栅极层和光阻层。利用光罩对光阻层进行图案化,使栅极走线区上方的光阻保留;蚀刻去除裸露的栅极层,形成栅极图案。利用扩散或离子注入的方式对第一型晶体管和第二型晶体管进行第二程度掺杂,第二程度掺杂为磷离子低掺杂。其中,此次掺杂浓度较低,可以改善热载流子效应。
在第一型晶体管和第二型晶体管上形成光阻层,利用光罩对光阻层进行图案化,使第一型晶体管上方的光阻保留,第二型晶体管裸露,此时第二型晶体管上方已形成栅极,栅极遮挡住中间部分使两端的源/漏极暴露,对两端源漏极接触区进行第三程度掺杂,第三程度掺杂为硼离子重掺杂。其中,第一型晶体管被剩余光阻覆盖,不受掺杂影响。硼离子重掺杂的掺杂浓度为1x1014~1x1015ions/cm2。
对薄膜晶体管进行高温退火,以进行离子活化。其中,因本申请在多晶硅层上形成有致密的非晶碳膜,在高温退火时,能够阻挡掺杂离子的迁移扩散,将掺杂离子限制在多晶硅层,从而改善LTPS TFT元件离子植入后高温退火掺杂离子释气现象,提高离子植入的准确性,提升TFT元件电性性能,提升产品质量。
基于上述技术方案,在本申请发明构思下,所引申的阵列基板的制备方法也在本申请的保护范围内。同样的,带有上述CMOS薄膜晶体管结构的阵列基板、显示面板、显示设备等也在本申请的保护范围内。
以上所述仅为本申请的实施方式,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种CMOS薄膜晶体管,其特征在于,所述薄膜晶体管包括:
基板,形成于所述基板上的多晶硅层,形成于所述多晶硅层上的非晶碳膜层,其中,所述非晶碳膜层为致密层,以阻隔掺杂离子的渗透。
2.根据权利要求1所述的CMOS薄膜晶体管,其特征在于,所述非晶碳膜为由sp2、sp3杂化碳组成的非晶态和微晶态结构的含氢碳膜。
3.根据权利要求2所述的CMOS薄膜晶体管,其特征在于,所述非晶碳膜为类石墨型非晶碳膜、类金刚石型非晶碳膜或类聚合物型非晶碳膜。
4.根据权利要求1-3任一项所述的CMOS薄膜晶体管,其特征在于,所述非晶碳膜的厚度为80~120埃。
5.一种CMOS薄膜晶体管的制作方法,其特征在于,所述方法包括:
提供基板,在所述基板上形成多晶硅层;
在所述多晶硅层上形成非晶碳膜层;其中,所述非晶碳膜层为致密层,以阻隔掺杂离子的渗透。
6.根据权利要求5所述的CMOS薄膜晶体管的制作方法,其特征在于,所述在多晶硅层上形成非晶碳膜层包括:
以乙炔和氢气的混合气体为反应气体,利用等离子体化学气象沉积法在所述多晶硅层上形成所述非晶碳膜层。
7.根据权利要求6所述的CMOS薄膜晶体管的制作方法,其特征在于,所述以乙炔和氢气的混合气体为反应气体,利用等离子体化学气象沉积法在所述多晶硅层上形成所述非晶碳膜层包括:
控制所述反应气体中氢气和乙炔的气体流量比,使制得的非晶碳膜层为类石墨型非晶碳膜、类金刚石型非晶碳膜或类聚合物型非晶碳膜。
8.根据权利要求7所述的CMOS薄膜晶体管的制作方法,其特征在于,所述控制反应气体中氢气和乙炔的气体流量比,使制得的非晶碳膜层为类石墨型非晶碳膜、类金刚石型非晶碳膜或类聚合物型非晶碳膜包括:
随着所述反应气体中氢气和乙炔流量比的增大,所述非晶碳膜由类石墨型向类金刚石型转变,再向类聚合物型转变。
9.根据权利要求5所述的CMOS薄膜晶体管的制作方法,其特征在于,所述在基板上形成多晶硅层,在所述多晶硅层上形成非晶碳膜层包括:
在所述基板上依次形成遮光层、缓冲层和多晶硅层,其中所述多晶硅层分为对应第一型晶体管的第一多晶硅层以及对应第二型晶体管的第二多晶硅层;
对所述第一多晶硅层进行第一程度掺杂;
在所述第一多晶硅层和第二多晶硅层上形成非晶碳膜层。
10.根据权利要求9所述的CMOS薄膜晶体管的制作方法,其特征在于,所述在第一多晶硅层和第二多晶硅层上形成非晶碳膜层之后包括:
在所述非晶碳膜层上依次形成绝缘层和栅极层;
对所述第二多晶硅层进行第二程度掺杂;
对所述薄膜晶体管进行高温退火,以进行离子活化。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810697306.5A CN109103203B (zh) | 2018-06-29 | 2018-06-29 | 一种cmos薄膜晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810697306.5A CN109103203B (zh) | 2018-06-29 | 2018-06-29 | 一种cmos薄膜晶体管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109103203A true CN109103203A (zh) | 2018-12-28 |
CN109103203B CN109103203B (zh) | 2021-03-05 |
Family
ID=64845097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810697306.5A Active CN109103203B (zh) | 2018-06-29 | 2018-06-29 | 一种cmos薄膜晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109103203B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331620A (zh) * | 2020-11-04 | 2021-02-05 | 福建华佳彩有限公司 | 一种柔性薄膜封装结构及其制备方法 |
CN114196938A (zh) * | 2021-12-17 | 2022-03-18 | 浙江大学杭州国际科创中心 | 一种双层非晶碳膜及其制备方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030022471A1 (en) * | 1997-12-17 | 2003-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same |
CN1913110A (zh) * | 2005-08-12 | 2007-02-14 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
CN102637581A (zh) * | 2012-04-06 | 2012-08-15 | 上海华力微电子有限公司 | 一种防止硼掺杂层释气的方法 |
CN103594341A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 |
WO2018053707A1 (en) * | 2016-09-21 | 2018-03-29 | Boe Technology Group Co., Ltd. | Thin film transistor, display substrate and display panel having the same, and fabricating method thereof |
-
2018
- 2018-06-29 CN CN201810697306.5A patent/CN109103203B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030022471A1 (en) * | 1997-12-17 | 2003-01-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same |
CN1913110A (zh) * | 2005-08-12 | 2007-02-14 | 中华映管股份有限公司 | 薄膜晶体管的制造方法 |
CN102637581A (zh) * | 2012-04-06 | 2012-08-15 | 上海华力微电子有限公司 | 一种防止硼掺杂层释气的方法 |
CN103594341A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其掺杂方法、鳍式场效应管的形成方法 |
WO2018053707A1 (en) * | 2016-09-21 | 2018-03-29 | Boe Technology Group Co., Ltd. | Thin film transistor, display substrate and display panel having the same, and fabricating method thereof |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331620A (zh) * | 2020-11-04 | 2021-02-05 | 福建华佳彩有限公司 | 一种柔性薄膜封装结构及其制备方法 |
CN114196938A (zh) * | 2021-12-17 | 2022-03-18 | 浙江大学杭州国际科创中心 | 一种双层非晶碳膜及其制备方法 |
CN114196938B (zh) * | 2021-12-17 | 2024-02-20 | 浙江大学杭州国际科创中心 | 一种双层非晶碳膜及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109103203B (zh) | 2021-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016145967A9 (zh) | 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置 | |
KR101451104B1 (ko) | 박막 반도체장치의 제조 방법 | |
US11217697B2 (en) | Thin-film transistor and manufacturing method therefor, array substrate and display device | |
WO2018035902A1 (zh) | 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板 | |
CN105448999B (zh) | 多晶硅薄膜晶体管元件及其制作方法 | |
CN109103203A (zh) | 一种cmos薄膜晶体管及其制作方法 | |
KR20120127318A (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
CN104716092B (zh) | 阵列基板的制造方法及制造装置 | |
CN105161456A (zh) | 一种阵列基板的制作方法 | |
JP2004274012A (ja) | 薄膜トランジスタを製造する方法 | |
CN102842620A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
CN105140130A (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
CN105185838B (zh) | 薄膜晶体管及其制造方法 | |
TW579569B (en) | Multi-level diffusion barrier layer structure of TFT LCD and manufacturing method thereof | |
KR20130022438A (ko) | 나노결정 실리콘을 포함한 실리콘 탄화막의 형성 방법 | |
CN106206745B (zh) | 一种高迁移率金属氧化物tft的制作方法 | |
CN101487114B (zh) | 一种低温多晶硅薄膜器件及其制造方法 | |
CN106711197B (zh) | 一种p型CuNiSnO非晶氧化物半导体薄膜及其制备方法 | |
CN109638067A (zh) | 薄膜晶体管的制作方法以及薄膜晶体管 | |
TWI476935B (zh) | 薄膜電晶體製造方法 | |
CN108878354A (zh) | 一种cmos薄膜晶体管及ltps阵列基板的制作方法 | |
KR950010859B1 (ko) | 박막 트랜지스터의 채널폴리 제조방법 | |
Imokawa et al. | Low-temperature and low-cost excimer laser doping for poly-Si thin-film transistor fabrication | |
JPH02203564A (ja) | 炭化珪素半導体装置 | |
Zhang et al. | P‐1.9: Characterization of Self‐Aligned Top‐Gate Microcrystalline Silicon Thin Film Transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |