JP2004274012A - 薄膜トランジスタを製造する方法 - Google Patents
薄膜トランジスタを製造する方法 Download PDFInfo
- Publication number
- JP2004274012A JP2004274012A JP2003143449A JP2003143449A JP2004274012A JP 2004274012 A JP2004274012 A JP 2004274012A JP 2003143449 A JP2003143449 A JP 2003143449A JP 2003143449 A JP2003143449 A JP 2003143449A JP 2004274012 A JP2004274012 A JP 2004274012A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- thin film
- film transistor
- threshold voltage
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims abstract description 52
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 238000002425 crystallisation Methods 0.000 claims abstract description 7
- 230000008025 crystallization Effects 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000001272 nitrous oxide Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims 3
- 238000005468 ion implantation Methods 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003203 everyday effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】この発明は、イオン注入工程を行わず、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
【解決手段】基板１００を提供することと、前記基板１００の上に非晶質シリコン層１１４を堆積することと、プラズマを前記非晶質シリコン層１１４と接触させることによって、前記薄膜トランジスタ１０１の閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層１１４を多結晶シリコン層１１４に変換することを含む。
【選択図】 図９
【解決手段】基板１００を提供することと、前記基板１００の上に非晶質シリコン層１１４を堆積することと、プラズマを前記非晶質シリコン層１１４と接触させることによって、前記薄膜トランジスタ１０１の閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層１１４を多結晶シリコン層１１４に変換することを含む。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ液晶ディスプレーに関し、特に低温多結晶薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ ＴＦＴ）を製造する方法に関する。
【０００２】
【従来の技術】
現在のフラットディスプレー技術の中では、液晶ディスプレーに関する技術が最も注目される。日常生活の中でよく見られる携帯電話から、デジタルカメラ、ビデオカメラ、ノートパソコン、モニターに至るまでは、すべてこの技術によって製造されるものである。人々はディスプレーの視覚官能に対する要求が高まることと、新しい技術における応用領域が絶え間なく開発されることは、新しいディスプレー技術の発展の原動力になり、高画質、高解析度、高輝度と低価格のフラットディスプレーは、未来のディスプレー技術の発展方向である。フラットディスプレーの中にある低温多結晶シリコン薄膜トランジスタ液晶ディスプレーは、能動デバイスの特徴を具え、上述した目標を達成する。
【０００３】
図１から図８までを参照するに、図１から図８までは、従来技術による低温多結晶薄膜トランジスタを製造する方法を表す説明図である。図１に開示するように、従来技術による低温多結晶薄膜トランジスタ１は、絶縁基板１０の上に製造され、絶縁基板１０は、透明材質から構成され、通常がガラス基板か石英基板或いはプラスチック基板である。まず、絶縁基板１０の表面にバッファー層１２を堆積する。バッファー層１２は窒化珪素膜か酸化珪素膜或いは窒化珪素／酸化珪素膜二重膜である。続いて、バッファー層１２の上に非晶質シリコン膜１４を形成し、更に脱水素工程を行う。
【０００４】
図２に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１４を多結晶シリコン層１４’に再結晶させる。図３に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１４’を複数の多結晶シリコンアイランド１６の能動領域パターンになるように定める。図４に示すように、イオン注入工程を行い、ホウ素イオン或いはリンイオンを多結晶シリコンアイランド１６に注入することによって、薄膜トランジスタの閾値電圧を調整する。従来技術による複数の工程の中で、薄膜トランジスタの閾値電圧を調整するイオン注入工程は、非晶質シリコン膜１４が堆積されてから、行うこともできる。
【０００５】
図５に示すように、続いてレジスト１８でＮＭＯＳドーピング領域を定めて、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図６に示すように、続いてゲート電極絶縁層２２を堆積し、更にゲート電極絶縁層２２の上にレジスト２６でＰＭＯＳドーピング領域を定めて、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【０００６】
図７に示すように、レジスト２６を除去してから、活性化（ａｃｔｉｖａｔｉｏｎ）工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図８に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層２２の上にゲート電極２８を形成する。
【０００７】
上述した従来技術では、イオン注入工程を行うことによって、薄膜トランジスタの閾値電圧を調整することが必要である。しかし、イオン注入設備の値段が高くて、パネルの製造コストが増す。
【０００８】
【発明が解決しようとする課題】
この発明は、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、基板を提供することと、前記基板の上に非晶質シリコン層を堆積することと、プラズマを前記非晶質シリコン層に接触させることによって、前記薄膜トランジスタの閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することとを含む方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【００１０】
【発明の実施の形態】
図９から図１５までを参照するに、図９から図１５までは、本発明による好ましい実施例の断面図である。図９に示すように、本発明による低温多結晶シリコン薄膜トランジスタ１０１は、絶縁基板１００の上に製造され、絶縁基板１００が透明材質から構成され、通常がガラス基板か石英或いはプラスチック基板である。まず、絶縁基板１００の表面にバッファー層１１２を堆積する。バッファー層１１２は窒化珪素膜か酸化珪素膜或いは窒化珪素／酸化珪素膜二重膜である。続いて、バッファー層１１２の上に非晶質シリコン膜１１４を形成する。非晶質シリコン膜１１４はプラズマ化学気相成長装置（ＰＥＣＶＤ）の中で形成され、続いて、プラズマ化学気相成長装置の中で亜酸化窒素プラズマより非晶質シリコン膜１１４の表面とを接触させることによって、薄膜トランジスタの閾値電圧を調整する。本発明による好ましい実施例により、亜酸化窒素プラズマは、亜酸化窒素の気体流量が１０００ｓｃｃｍであり、温度が３８０ｏＣである状態の下で、無線電波パワーが５００ワットより小さく、１００ワット程度好ましい。４０ｃｍ×３２ｃｍのパネルを例として、パワー密度（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）に換算すると、パワー密度が１００ワット／（４０ｃｍ×３２ｃｍ）＝０．０７８ワット／ｃｍ２である。Ｎ型薄膜トランジスタにとって、図１６は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｎ型薄膜トランジスタの閾値電圧が最初の２．５ボルトからそれぞれ１．４ボルトと０．４ボルトに下がる。Ｐ型薄膜トランジスタにとって、図１７は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｐ型薄膜トランジスタの閾値電圧が最初の−２．４ボルトからそれぞれ−４．２ボルトと−５．６ボルトに下がる。その後、脱水素工程を行う。
【００１１】
亜酸化窒素プラズマは半導体工程の中によく使われる気体プラズマであるが、薄膜トランジスタの閾値電圧を調整するのに使われることを見たことがない。比較的に値段の高いイオン注入工程を使わず、閾値電圧の調整をすることができる。即ち、非晶質シリコン膜１１４を堆積してから、同じＣＶＤプロセスチャンバーの中で閾値電圧の調整が行われ、コスト削減と生産性向上ができる。Ｎ型薄膜トランジスタにとって、閾値電圧を上げるために、本発明による好ましい実施例としてアンモニアプラズマを採用する。亜酸化窒素プラズマの他に、酸素プラズマでも同様に薄膜トランジスタの閾値電圧を調整することができる。プラズマで閾値電圧を調整するもう一つの長所は、非晶質シリコン膜１１４の表面に厚さが僅か十数オングストロームの酸化膜を形成することができ、その後の結晶工程により、非晶質シリコンを比較的大きい多結晶構造に変え、薄膜デバイスの効率を上げる。
【００１２】
図１０に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１１４を多結晶シリコン層１１４’に再結晶させる。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）が行われてから行うことができる。図１１に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１１４’を複数の多結晶シリコンアイランド１１６の能動領域パターンになるように定める。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも複数の多結晶シリコンアイランド１１６の形成が完成してから行うことができる。
【００１３】
図１２に示すように、続いてレジスト１１８でＮＭＯＳドーピング領域を定め、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図１３に開示するように、続いてゲート電極絶縁層１２２を堆積し、更にゲート電極絶縁層１２２の上にレジスト１２６でＰＭＯＳドーピング領域を定め、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【００１４】
図１４に示すように、レジスト１２６を除去してから、活性化工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図１５に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層１２８の上にゲート電極１２８を形成する。
【００１５】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【００１６】
【発明の効果】
従来技術と比べて、本発明は、プラズマにより閾値電圧を調整する目的を達成する。アンモニアプラズマでＩ−Ｖ曲線をプラス方向に偏移することができ、亜酸化窒素プラズマでＩ−Ｖ曲線をマイナス方向に偏移することができる。ＲＦパワーとプラズマ処理時間を調整することにより、閾値電圧の偏移量を決めることができる。
【図面の簡単な説明】
【図１】従来技術による低温多結晶薄膜トランジスタを製造する方法の第一段階を表す説明図である
【図２】従来技術による低温多結晶薄膜トランジスタを製造する方法の第二段階を表す説明図である
【図３】従来技術による低温多結晶薄膜トランジスタを製造する方法の第三段階を表す説明図である
【図４】従来技術による低温多結晶薄膜トランジスタを製造する方法の第四段階を表す説明図である
【図５】従来技術による低温多結晶薄膜トランジスタを製造する方法の第五段階を表す説明図である
【図６】従来技術による低温多結晶薄膜トランジスタを製造する方法の第六段階を表す説明図である
【図７】従来技術による低温多結晶薄膜トランジスタを製造する方法の第七段階を表す説明図である
【図８】従来技術による低温多結晶薄膜トランジスタを製造する方法の第八段階を表す説明図である
【図９】本発明による好ましい実施例の第一段階の断面図である。
【図１０】本発明による好ましい実施例の第二段階の断面図である。
【図１１】本発明による好ましい実施例の第三段階の断面図である。
【図１２】本発明による好ましい実施例の第四段階の断面図である。
【図１３】本発明による好ましい実施例の第五段階の断面図である。
【図１４】本発明による好ましい実施例の第六段階の断面図である。
【図１５】本発明による好ましい実施例の第七段階の断面図である。
【図１６】Ｎ型薄膜トランジスタが、パワー密度が０．０７８ワット／ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【図１７】Ｐ型薄膜トランジスタが、パワー密度が０．０７８ワット／ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【符号の説明】
１、１００ 絶縁基板
１０、１０１ 低温多結晶薄膜トランジスタ
１２、１１２ バッファー層
１４、１１４ 非晶質シリコン層
１４’、１１４’ 多結晶シリコン層
１６、１１６ 多結晶シリコンアイランド
１８、２６、１１８、１２６ レジスト
２２、１２２ ゲート電極絶縁層
２８、１２８ 金属ゲート電極
【発明の属する技術分野】
本発明は、薄膜トランジスタ液晶ディスプレーに関し、特に低温多結晶薄膜トランジスタ液晶ディスプレー（ＬＴＰＳ ＴＦＴ）を製造する方法に関する。
【０００２】
【従来の技術】
現在のフラットディスプレー技術の中では、液晶ディスプレーに関する技術が最も注目される。日常生活の中でよく見られる携帯電話から、デジタルカメラ、ビデオカメラ、ノートパソコン、モニターに至るまでは、すべてこの技術によって製造されるものである。人々はディスプレーの視覚官能に対する要求が高まることと、新しい技術における応用領域が絶え間なく開発されることは、新しいディスプレー技術の発展の原動力になり、高画質、高解析度、高輝度と低価格のフラットディスプレーは、未来のディスプレー技術の発展方向である。フラットディスプレーの中にある低温多結晶シリコン薄膜トランジスタ液晶ディスプレーは、能動デバイスの特徴を具え、上述した目標を達成する。
【０００３】
図１から図８までを参照するに、図１から図８までは、従来技術による低温多結晶薄膜トランジスタを製造する方法を表す説明図である。図１に開示するように、従来技術による低温多結晶薄膜トランジスタ１は、絶縁基板１０の上に製造され、絶縁基板１０は、透明材質から構成され、通常がガラス基板か石英基板或いはプラスチック基板である。まず、絶縁基板１０の表面にバッファー層１２を堆積する。バッファー層１２は窒化珪素膜か酸化珪素膜或いは窒化珪素／酸化珪素膜二重膜である。続いて、バッファー層１２の上に非晶質シリコン膜１４を形成し、更に脱水素工程を行う。
【０００４】
図２に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１４を多結晶シリコン層１４’に再結晶させる。図３に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１４’を複数の多結晶シリコンアイランド１６の能動領域パターンになるように定める。図４に示すように、イオン注入工程を行い、ホウ素イオン或いはリンイオンを多結晶シリコンアイランド１６に注入することによって、薄膜トランジスタの閾値電圧を調整する。従来技術による複数の工程の中で、薄膜トランジスタの閾値電圧を調整するイオン注入工程は、非晶質シリコン膜１４が堆積されてから、行うこともできる。
【０００５】
図５に示すように、続いてレジスト１８でＮＭＯＳドーピング領域を定めて、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図６に示すように、続いてゲート電極絶縁層２２を堆積し、更にゲート電極絶縁層２２の上にレジスト２６でＰＭＯＳドーピング領域を定めて、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【０００６】
図７に示すように、レジスト２６を除去してから、活性化（ａｃｔｉｖａｔｉｏｎ）工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図８に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層２２の上にゲート電極２８を形成する。
【０００７】
上述した従来技術では、イオン注入工程を行うことによって、薄膜トランジスタの閾値電圧を調整することが必要である。しかし、イオン注入設備の値段が高くて、パネルの製造コストが増す。
【０００８】
【発明が解決しようとする課題】
この発明は、プラズマにより簡単に薄膜トランジスタの閾値電圧を調整する方法を提供することを課題とする。
【０００９】
【課題を解決するための手段】
そこで、本発明者は従来の技術に見られる欠点に鑑み鋭意研究を重ねた結果、基板を提供することと、前記基板の上に非晶質シリコン層を堆積することと、プラズマを前記非晶質シリコン層に接触させることによって、前記薄膜トランジスタの閾値電圧を調整することと、結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することとを含む方法によって課題を解決できる点に着眼し、かかる知見に基づいて本発明を完成させた。
【００１０】
【発明の実施の形態】
図９から図１５までを参照するに、図９から図１５までは、本発明による好ましい実施例の断面図である。図９に示すように、本発明による低温多結晶シリコン薄膜トランジスタ１０１は、絶縁基板１００の上に製造され、絶縁基板１００が透明材質から構成され、通常がガラス基板か石英或いはプラスチック基板である。まず、絶縁基板１００の表面にバッファー層１１２を堆積する。バッファー層１１２は窒化珪素膜か酸化珪素膜或いは窒化珪素／酸化珪素膜二重膜である。続いて、バッファー層１１２の上に非晶質シリコン膜１１４を形成する。非晶質シリコン膜１１４はプラズマ化学気相成長装置（ＰＥＣＶＤ）の中で形成され、続いて、プラズマ化学気相成長装置の中で亜酸化窒素プラズマより非晶質シリコン膜１１４の表面とを接触させることによって、薄膜トランジスタの閾値電圧を調整する。本発明による好ましい実施例により、亜酸化窒素プラズマは、亜酸化窒素の気体流量が１０００ｓｃｃｍであり、温度が３８０ｏＣである状態の下で、無線電波パワーが５００ワットより小さく、１００ワット程度好ましい。４０ｃｍ×３２ｃｍのパネルを例として、パワー密度（ｐｏｗｅｒ ｄｅｎｓｉｔｙ）に換算すると、パワー密度が１００ワット／（４０ｃｍ×３２ｃｍ）＝０．０７８ワット／ｃｍ２である。Ｎ型薄膜トランジスタにとって、図１６は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｎ型薄膜トランジスタの閾値電圧が最初の２．５ボルトからそれぞれ１．４ボルトと０．４ボルトに下がる。Ｐ型薄膜トランジスタにとって、図１７は、上述した条件の下で行われる閾値電圧の調整曲線を表す説明図である。１０秒から５０秒までの異なる工程時間に、Ｐ型薄膜トランジスタの閾値電圧が最初の−２．４ボルトからそれぞれ−４．２ボルトと−５．６ボルトに下がる。その後、脱水素工程を行う。
【００１１】
亜酸化窒素プラズマは半導体工程の中によく使われる気体プラズマであるが、薄膜トランジスタの閾値電圧を調整するのに使われることを見たことがない。比較的に値段の高いイオン注入工程を使わず、閾値電圧の調整をすることができる。即ち、非晶質シリコン膜１１４を堆積してから、同じＣＶＤプロセスチャンバーの中で閾値電圧の調整が行われ、コスト削減と生産性向上ができる。Ｎ型薄膜トランジスタにとって、閾値電圧を上げるために、本発明による好ましい実施例としてアンモニアプラズマを採用する。亜酸化窒素プラズマの他に、酸素プラズマでも同様に薄膜トランジスタの閾値電圧を調整することができる。プラズマで閾値電圧を調整するもう一つの長所は、非晶質シリコン膜１１４の表面に厚さが僅か十数オングストロームの酸化膜を形成することができ、その後の結晶工程により、非晶質シリコンを比較的大きい多結晶構造に変え、薄膜デバイスの効率を上げる。
【００１２】
図１０に示すように、続いて結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）を行い、非晶質シリコン膜１１４を多結晶シリコン層１１４’に再結晶させる。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも結晶工程（例えば、エキシマレーザーアニーリング或いは露光工程）が行われてから行うことができる。図１１に示すように、フォトリソグラフィ工程を行い、多結晶シリコン層１１４’を複数の多結晶シリコンアイランド１１６の能動領域パターンになるように定める。本発明によるもう一つの好ましい実施例により、上述したプラズマで薄膜トランジスタの閾値電圧を調整するステップも複数の多結晶シリコンアイランド１１６の形成が完成してから行うことができる。
【００１３】
図１２に示すように、続いてレジスト１１８でＮＭＯＳドーピング領域を定め、更にＮ型イオン注入を行い、ＮＭＯＳのドレイン電極とソース電極とを形成する。図１３に開示するように、続いてゲート電極絶縁層１２２を堆積し、更にゲート電極絶縁層１２２の上にレジスト１２６でＰＭＯＳドーピング領域を定め、更にＰ型イオン注入を行い、ＰＭＯＳのドレイン電極とソース電極とを形成する。
【００１４】
図１４に示すように、レジスト１２６を除去してから、活性化工程を行って、ソース電極とドレイン電極との中にあるドーピングが高度に活性化される。活性化の過程は、イオンを正確な結晶格子の位置の外に移し、更にイオン注入の時に起こる格子欠陥を修復する。図１５に示すように、続いて金属スパッタリング工程と金属蝕刻工程を行い、ゲート電極絶縁層１２８の上にゲート電極１２８を形成する。
【００１５】
以上は、この発明の好ましい実施例であって、この発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、この発明の精神の下においてなされ、この発明に対して均等の効果を有するものは、いずれもこの発明の特許請求の範囲に属するものとする。
【００１６】
【発明の効果】
従来技術と比べて、本発明は、プラズマにより閾値電圧を調整する目的を達成する。アンモニアプラズマでＩ−Ｖ曲線をプラス方向に偏移することができ、亜酸化窒素プラズマでＩ−Ｖ曲線をマイナス方向に偏移することができる。ＲＦパワーとプラズマ処理時間を調整することにより、閾値電圧の偏移量を決めることができる。
【図面の簡単な説明】
【図１】従来技術による低温多結晶薄膜トランジスタを製造する方法の第一段階を表す説明図である
【図２】従来技術による低温多結晶薄膜トランジスタを製造する方法の第二段階を表す説明図である
【図３】従来技術による低温多結晶薄膜トランジスタを製造する方法の第三段階を表す説明図である
【図４】従来技術による低温多結晶薄膜トランジスタを製造する方法の第四段階を表す説明図である
【図５】従来技術による低温多結晶薄膜トランジスタを製造する方法の第五段階を表す説明図である
【図６】従来技術による低温多結晶薄膜トランジスタを製造する方法の第六段階を表す説明図である
【図７】従来技術による低温多結晶薄膜トランジスタを製造する方法の第七段階を表す説明図である
【図８】従来技術による低温多結晶薄膜トランジスタを製造する方法の第八段階を表す説明図である
【図９】本発明による好ましい実施例の第一段階の断面図である。
【図１０】本発明による好ましい実施例の第二段階の断面図である。
【図１１】本発明による好ましい実施例の第三段階の断面図である。
【図１２】本発明による好ましい実施例の第四段階の断面図である。
【図１３】本発明による好ましい実施例の第五段階の断面図である。
【図１４】本発明による好ましい実施例の第六段階の断面図である。
【図１５】本発明による好ましい実施例の第七段階の断面図である。
【図１６】Ｎ型薄膜トランジスタが、パワー密度が０．０７８ワット／ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【図１７】Ｐ型薄膜トランジスタが、パワー密度が０．０７８ワット／ｃｍ２である条件の下で行われる閾値電圧の調整曲線を表す説明図である。
【符号の説明】
１、１００ 絶縁基板
１０、１０１ 低温多結晶薄膜トランジスタ
１２、１１２ バッファー層
１４、１１４ 非晶質シリコン層
１４’、１１４’ 多結晶シリコン層
１６、１１６ 多結晶シリコンアイランド
１８、２６、１１８、１２６ レジスト
２２、１２２ ゲート電極絶縁層
２８、１２８ 金属ゲート電極
Claims (17)
- 薄膜トランジスタを製造する方法であって、
基板を提供することと、
前記基板の上に非晶質シリコン層を堆積することと、
プラズマを前記非晶質シリコン層と接触させることによって、前記薄膜トランジスタの閾値電圧を調整することと、
結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することを含んでなることを特徴とする薄膜トランジスタを製造する方法。 - 前記非晶質シリコン層を堆積する前に、更に前記基板の上に少なくとも一つのバッファー層を堆積するステップを含むことを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
- 前記バッファー層が窒化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
- 前記バッファー層が酸化珪素層を含むことを特徴とする請求項２記載の薄膜トランジスタを製造する方法。
- 前記プラズマは、酸素含みのプラズマであり、前記薄膜トランジスタの閾値電圧をマイナス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
- 前記酸素含みのプラズマが亜酸化窒素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
- 前記酸素含みのプラズマが酸素のプラズマであることを特徴とする請求項５記載の薄膜トランジスタを製造する方法。
- 前記プラズマは、アンモニアプラズマであり、前記薄膜トランジスタの閾値電圧をプラス方向に偏移して調整することができることを特徴とする請求項１記載の薄膜トランジスタを製造する方法。
- 低温多結晶薄膜トランジスタを製造する方法であって、
透明基板を提供することと、
前記透明基板の上に少なくとも一つのバッファー層を堆積することと、
化学気相成長プロセスチャンバーの中で化学気相成長工程を行い、前記バッファー層の上に非晶質シリコン層を堆積することと、
前記化学気相成長プロセスチャンバーの中で、プラズマを前記非晶質シリコン層と接触させ、現場で前記薄膜トランジスタの閾値電圧を調整することと、
結晶工程を行い、前記非晶質シリコン層を多結晶シリコン層に変換することを含んでなることを特徴とする低温多結晶薄膜トランジスタを製造する方法。 - 前記バッファー層が窒化珪素層を含むことを特徴とする請求項９記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記バッファー層が酸化珪素層を含むことを特徴とする請求項９記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記プラズマは、酸素含みのプラズマであり、前記薄膜トランジスタの閾値電圧をマイナス方向に偏移して調整することができることを特徴とする請求項９記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記酸素含みのプラズマが亜酸化窒素のプラズマであることを特徴とする請求項１２記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記酸素含みのプラズマが酸素のプラズマであることを特徴とする請求項１２記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記プラズマは、アンモニアプラズマであり、前記薄膜トランジスタの閾値電圧をプラス方向に偏移して調整することができることを特徴とする請求項９記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記プラズマが予定の無線電波の出力のもとで形成されることを特徴とする請求項９記載の低温多結晶薄膜トランジスタを製造する方法。
- 前記予定の無線電波の出力が５００ワットより小さいことを特徴とする請求項１６記載の低温多結晶薄膜トランジスタを製造する方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092105009A TWI222752B (en) | 2003-03-07 | 2003-03-07 | Method for manufacturing a thin film transistor |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007324732A Division JP4158055B2 (ja) | 2003-03-07 | 2007-12-17 | 薄膜トランジスタを製造する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274012A true JP2004274012A (ja) | 2004-09-30 |
| JP4079364B2 JP4079364B2 (ja) | 2008-04-23 |
Family
ID=32924607
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003143449A Expired - Fee Related JP4079364B2 (ja) | 2003-03-07 | 2003-05-21 | 薄膜トランジスタを製造する方法 |
| JP2007324732A Expired - Lifetime JP4158055B2 (ja) | 2003-03-07 | 2007-12-17 | 薄膜トランジスタを製造する方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007324732A Expired - Lifetime JP4158055B2 (ja) | 2003-03-07 | 2007-12-17 | 薄膜トランジスタを製造する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040175870A1 (ja) |
| JP (2) | JP4079364B2 (ja) |
| TW (1) | TWI222752B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7600999B2 (en) * | 2003-02-26 | 2009-10-13 | Align Technology, Inc. | Systems and methods for fabricating a dental template |
| TWI247432B (en) * | 2004-12-03 | 2006-01-11 | Chunghwa Picture Tubes Ltd | Manufacturing method of thin film transistor and poly-silicon layer |
| TWI311213B (en) * | 2004-12-24 | 2009-06-21 | Au Optronics Corp | Crystallizing method for forming poly-si films and thin film transistors using same |
| TW200924033A (en) * | 2007-11-16 | 2009-06-01 | Tpo Displays Corp | Method for forming a polysilicon thin film layer |
| WO2012081474A1 (ja) * | 2010-12-14 | 2012-06-21 | シャープ株式会社 | 結晶性半導体膜の形成方法 |
| CN102629558B (zh) * | 2012-01-09 | 2015-05-20 | 深超光电（深圳）有限公司 | 低温多晶硅薄膜晶体管制造方法 |
| KR101507381B1 (ko) * | 2014-02-26 | 2015-03-30 | 주식회사 유진테크 | 폴리실리콘 막의 성막 방법 |
| CN104037127A (zh) * | 2014-06-11 | 2014-09-10 | 京东方科技集团股份有限公司 | 一种多晶硅层及显示基板的制备方法、显示基板 |
| KR101927579B1 (ko) * | 2016-02-19 | 2018-12-10 | 경희대학교 산학협력단 | 전이금속 디칼코게나이드 박막 트랜지스터 및 그 제조방법 |
| CN108335969B (zh) * | 2018-02-05 | 2020-08-18 | 信利（惠州）智能显示有限公司 | 改善tft器件阈值电压的处理方法 |
| CN109616476A (zh) * | 2018-12-17 | 2019-04-12 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
-
2003
- 2003-03-07 TW TW092105009A patent/TWI222752B/zh not_active IP Right Cessation
- 2003-04-22 US US10/249,585 patent/US20040175870A1/en not_active Abandoned
- 2003-05-21 JP JP2003143449A patent/JP4079364B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-17 JP JP2007324732A patent/JP4158055B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TWI222752B (en) | 2004-10-21 |
| JP4158055B2 (ja) | 2008-10-01 |
| TW200418190A (en) | 2004-09-16 |
| JP4079364B2 (ja) | 2008-04-23 |
| US20040175870A1 (en) | 2004-09-09 |
| JP2008147680A (ja) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158055B2 (ja) | 薄膜トランジスタを製造する方法 | |
| US7335540B2 (en) | Low temperature polysilicon thin film transistor and method of manufacturing the same | |
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| Oana | Current and future technology of low‐temperature poly‐Si TFT‐LCDs | |
| JP2002176003A (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 | |
| WO2019001115A1 (zh) | 薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN101740524B (zh) | 薄膜晶体管阵列基板的制造方法 | |
| US6960809B2 (en) | Polysilicon thin film transistor and method of forming the same | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| TW201021159A (en) | Method for fabricating thin film transistors and array substrate comprising the same | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP2002185005A (ja) | 混成ｔｆｔアレー基板とその製造方法 | |
| JPH09139499A (ja) | 薄膜トランジスタの製造方法 | |
| TW200924033A (en) | Method for forming a polysilicon thin film layer | |
| WO2019062260A1 (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 | |
| CN107946367A (zh) | 一种薄膜晶体管的制作方法及薄膜晶体管 | |
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP3036037B2 (ja) | 半導体装置の製造方法 | |
| JP4278857B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN101459145A (zh) | 多晶硅膜层的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030623 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20030715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070918 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070921 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071018 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071023 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071116 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4079364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140215 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |