JP4278857B2

JP4278857B2 - 薄膜トランジスタ及びその製造方法

Info

Publication number: JP4278857B2
Application number: JP2000364027A
Authority: JP
Inventors: 公士大形; 康由三島; 芳樹蛯子
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-11-30
Filing date: 2000-11-30
Publication date: 2009-06-17
Anticipated expiration: 2020-11-30
Also published as: JP2002170956A

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ及びその製造方法に関するものであり、特に、アクティブマトリクス型液晶表示装置のデータドライバ及びゲートドライバ、或いは、画素スイッチング素子等として用いる多結晶シリコン薄膜トランジスタ（ＴＦＴ）における高速化と安定化を両立するためのゲート絶縁膜構造に特徴のある薄膜トランジスタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置は小型・軽量・低消費電力であるため、ＯＡ端末やプロジェクター等に使用されたり、或いは、携帯可能性を利用して小型液晶テレビ等に使用されており、特に、高品質液晶表示装置用には、画素毎にスイッチング用のアクティブ素子を設けたアクティブマトリクス型液晶表示装置が用いられている。
【０００３】
近年の液晶表示装置の高精細化、高品質化に伴い、この様なアクティブマトリクス型液晶表示装置のアドレス用ＴＦＴや画素スイッチング用ＴＦＴのゲート線或いはデータ線に印加する電圧を制御する画素周辺部の駆動ドライバには、高移動度を達成できる多結晶シリコン薄膜を能動層として用いたＴＦＴが用いられている。
【０００４】
ここで、図８を参照して従来のＴＦＴを説明する。
図８参照
図８は、従来のＴＦＴの概略的断面図であり、ガラス基板３１上に下地絶縁膜となるＳｉＮ膜及びＳｉＯ₂膜（図示を省略）を介して、ＰＣＶＤ法（プラズマＣＶＤ法）を用いて、厚さが、例えば、５０ｎｍのアモルファスシリコン膜を堆積させたのち、エキシマレーザを用いてレーザアニールを施すことによって多結晶シリコン膜に変換する。
【０００５】
次いで、ドライ・エッチングを施すことによって多結晶シリコン膜を所定形状の島状領域にエッチングして多結晶シリコン島状パターン３２としたのち、再び、ＰＣＶＤ法によって、厚さが、例えば、３０ｎｍのゲート絶縁膜３３を堆積させ、次いで、スパッタリング法によってＡｌ膜を堆積させたのち、ドライ・エッチングを施すことによってゲート電極３４を形成する。
【０００６】
次いで、ゲート電極３４をマスクとしてＰ（リン）等のｎ型不純物をイオン注入することによってｎ型ソース・ドレイン領域３５を形成したのち、全面にＳｉＯ₂膜３６及びＳｉＮ膜３７を順次堆積させて層間絶縁膜とし、次いで、ｎ型ソース・ドレイン領域３５及びゲート電極３４に対するコンタクトホールを形成したのち、全面に、Ｔｉ，Ａｌ，Ｔｉを順次堆積させ、パターニングすることによってＴｉ／Ａｌ／Ｔｉ構造のゲート引出電極３８及びソース・ドレイン電極３９を形成することによってＴＦＴの基本構成が得られる。
【０００７】
しかし、この様な多結晶シリコンＴＦＴにおいては、レーザ光を用いてアモルファスシリコン膜を結晶化させて多結晶シリコン膜を形成しており、この結晶化の際に、アモルファスシリコン膜中に含まれる水素が遊離して表面の凹凸が大きくなる。
【０００８】
【発明が解決しようとする課題】
この表面の凹凸が大きいと、ステップカヴァレッジに起因するゲート絶縁膜３３の膜厚分布の不均一性によるしきい値電圧Ｖ_thのバラツキが大きくなり、このようなＶ_thのバラツキをなくすためにはゲート絶縁膜３３を薄くすれば良いが、そうするとゲート電極３４からのリーク電流が増大し、ＴＦＴのオフ電流が劣化するという問題がある。
【０００９】
また、リーク電流が増加すると絶縁破壊を起こすことも多々有り、デバイスの高速化と安定性とを両立することが非常に困難になるという問題がある。
【００１０】
したがって、本発明は、デバイスの高速化と安定性とを両立させることを目的とする。
【００１１】
【課題を解決するための手段】
ここで、図１を参照して本発明における課題を解決するための手段を説明する。
なお、図１は薄膜トランジスタの概略的断面図であり、図における符号６，７，８は、夫々、ゲート電極、ｎ^- 型ＬＤＤ領域、及び、ｎ⁺ 型ソース・ドレイン領域である。
図１参照
上述の目的を達成するために、本発明は、薄膜トランジスタの製造方法において、絶縁性基板１上にアモルファスシリコン膜を形成する工程と、前記アモルファスシリコン膜にレーザ光を照射して多結晶シリコン膜２に変換する工程と、前記多結晶シリコン膜２をＮ _２Ｏ或いはＮＯのいずれかのガス雰囲気中でプラズマ処理して窒素含有酸化シリコン膜を形成する工程と、前記窒素含有酸化シリコン膜上にＳｉＯ _２膜４を形成する工程と、前記窒素含有酸化シリコン膜とＳｉＯ _２膜４とによりゲート絶縁膜５を形成する工程とを有することを特徴とする。
【００１２】
この様に、Ｎ _２Ｏ或いはＮＯのいずれかのガス雰囲気中でプラズマ処理することによって、アモルファスシリコン膜にレーザ光を照射して変換した多結晶シリコン膜２の表面を酸化して表面の凹凸を小さくすることができるとともに界面準位を低減することができ、且つ、窒素含有酸化シリコン膜、即ち、窒素リッチ領域３を形成することができる。それによって、リーク電流を低減することができる。
【００１３】
この様な窒素リッチ領域３における窒素濃度としては、例えば、２×１０²⁰〜２×１０²¹ｃｍ^-3とすることが望ましく、２×１０²⁰ｃｍ^-3未満であれば、リーク電流低減効果が低く、一方、２×１０²¹ｃｍ^-3を越えるとしきい値Ｖ_thが負となり正常なトランジスタ動作ができなくなる。
なお、この窒素リッチ領域３における窒素濃度は、ＥＳＣＡ法による定量においては１０％以下とすることが望ましい。
【００１４】
また、ゲート絶縁膜５の膜厚としては、４０ｎｍを越えると膜厚分布における均一性が高まるとともに、多結晶シリコン膜２の凹凸に対するカヴァレージが向上し、窒素リッチ領域３を設ける必然性は薄れるので、４０ｎｍ以下の場合、即ち、より微細化された薄膜トランジスタに好適であり、それによって、高速化と安定性の向上が可能になる。
【００１７】
この場合、Ｎ₂Ｏを用いた場合には、ガス流及び放電を停止することなく、引き続いてシラン系ガスを流すことによってＳｉＯ₂膜４を連続して形成することができるので、好適である。
一方、ＮＨ₃またはＮ₂を用いた場合には、窒素リッチ領域３における窒素濃度が高くなりやすいので、Ｖ_thの変動を抑制するためには、プラズマ処理工程における条件の制御に精度を要する。
【００１８】
【発明の実施の形態】
ここで、図２乃至図７を参照して、本発明の実施の形態を説明するが、まず、図２及び図３を参照して、本発明の実施の形態の薄膜トランジスタ（ＴＦＴ）の製造工程を説明する。
図２（ａ）参照
まず、ＴＦＴ基板となる厚さが、例えば、１．１ｍｍの透明のガラス基板１１上に、ＰＣＶＤ法を用いて厚さが、例えば、２００ｎｍの下地絶縁膜となるＳｉＯ₂膜（図示を省略）、及び、厚さが、例えば、５０ｎｍのアモルファスシリコン膜１２を順次堆積させたのち、４５０℃で２時間、常圧の窒素ガス雰囲気中でアニールしてアモルファスシリコン膜１２中の水素を放出し、次いで、ＸｅＣｌエキシマレーザを用いて、４００ｍＪ／ｃｍ²のパワーでレーザ光１３をオーバラップさせながらスキャンニングしてレーザアニールすることによってアモルファスシリコン膜１２を多結晶化して多結晶シリコン膜に変換する。
【００１９】
図２（ｂ）参照
次いで、多結晶化させた多結晶シリコン膜にドライ・エッチングを施すことによって多結晶シリコン島状パターン１４としたのち、多結晶シリコン島状パターン１４をＰＣＶＤ装置（平行平板電極の面積：５０ｃｍ×４０ｃｍ）内において、Ｎ₂Ｏガスを導入し、例えば、４０Ｐａの圧力下で、３５０℃の温度で、４００Ｗのパワーの条件でプラズマ化させたＮ₂Ｏプラズマ１５中において３０分間のプラズマ処理を行う。
【００２０】
このプラズマ処理によって、多結晶シリコン島状パターン１４の表面は酸化されて、表面の凹凸が小さくなるとともに、界面準位が低減し、且つ、約１０ｎｍ程度のＳｉＯ₂を主体とした窒素リッチ層１６が形成される。
【００２１】
図２（ｃ）参照
引き続いて、Ｎ₂Ｏガスの導入及びパワーの印加を停止することなく、Ｈ₂ガスをキャリアガスとしてＳｉＨ₄ガスを導入し、ＳｉＨ₄とＮ₂Ｏとを原料としたＰＣＶＤ法によって、３５０℃において、厚さが、例えば、３０ｎｍのＳｉＯ₂膜１７を連続して成膜したのち、再び、４５０℃で２時間、常圧の窒素ガス雰囲気中でアニールする。
【００２２】
図２（ｄ）参照
次いで、スパッタリング法を用いて、厚さが、例えば、３００ｎｍのＡｌ膜を成膜したのち、Ｃｌ₂＋ＢＣｌ₃＋ＳｉＣｌ₄ガスを用いたドライ・エッチングを施すことによってゲート電極１９を形成する。
【００２３】
次いで、ＣＨＦ₃ガスを用いたドライ・エッチングを施すことによって、ＳｉＯ₂膜１７及び窒素リッチ層１６を選択的に除去することによって、ゲート絶縁膜１８を形成する。
【００２４】
図３（ｅ）参照
次いで、Ｐイオン２０を、例えば、９０ｋｅＶの加速エネルギーで、１×１０¹⁴ｃｍ^-2のドーズ量でイオン注入することによって多結晶シリコン島状パターン１４にｎ^-型ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域２１を形成する。
なお、この場合には、加速エネルギーの関係からゲート電極１９のみがイオン注入マスクとなる。
【００２５】
図３（ｆ）参照
引き続いて、Ｐイオン２２を、例えば、１０ｋｅＶの加速エネルギーで、２×１０¹⁵ｃｍ^-2のドーズ量でイオン注入することによって多結晶シリコン島状パターン１４の露出部にｎ⁺型ソース・ドレイン領域２３を形成する。
なお、この場合には、加速エネルギーの関係からゲート絶縁膜１８もイオン注入マスクとなり、ゲート絶縁膜１８の直下の領域はｎ^-型ＬＤＤ領域２１のままとなる。
【００２６】
次いで、ＸｅＣｌエキシマレーザにより、例えば、２５０ｍＪ／ｃｍ²のパワーで、ｎ^-型ＬＤＤ領域２１及びｎ⁺型ソース・ドレイン領域２３に注入した不純物を活性化する。
【００２７】
図３（ｇ）参照
次いで、全面に、厚さが、例えば、３０ｎｍのＳｉＯ₂膜２４及び３７０ｎｍのＳｉＮ膜２５を順次堆積させて層間絶縁膜としたのち、ＳｉＯ₂膜２４をエッチングストッパ層としてＣＦ₄＋Ｏ₂ガスを用いたドライ・エッチングを施すことによってＳｉＮ膜２５を選択的に除去し、次いで、ＨＦ＋ＮＨ₄Ｆ＋Ｈ₂Ｏからなるエッチャントを用いたウェット・エッチングを施すことによって、露出しているＳｉＯ₂膜２４を除去することによって、ｎ⁺型ソース・ドレイン領域２３及びゲート電極１９に対するコンタクトホールを形成する。
【００２８】
次いで、全面に厚さが、例えば、１００ｎｍのＴｉ膜、２００ｎｍのＡｌ膜、及び、１００ｎｍのＴｉ膜を順次堆積させたのち、パターニングすることによってＴｉ／Ａｌ／Ｔｉ構造のゲート引出電極２６、ソース・ドレイン電極２７、及び、それらと一体になった配線を形成することによってｎチャネル型ＴＦＴの基本構成が得られる。
【００２９】
図４参照
図４は、この様な形成したＴＦＴにおけるＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｓｃｏｐｙ）法によって測定した窒素濃度デスプロファイルであり、多結晶シリコン島状パターン１４／ゲート絶縁膜１８界面から１０ｎｍ程度の範囲のゲート絶縁膜１８中の窒素濃度が他の領域より高くなっており、この領域が上述の窒素リッチ層１６に相当する。
【００３０】
この場合、図においては、ゲート絶縁膜１８中において、３×１０²⁰ｃｍ^-3の窒素ピークが見られる。
なお、多結晶シリコン島状パターン１４側における約１×１０²³ｃｍ^-3の窒素ピークは、ＳＩＭＳ法に特有のマトリックス効果によるものと考えられる。
【００３１】
図５参照
図５は、同じＴＦＴにおけるＥＳＣＡ法による窒素濃度デスプロファイルであり、多結晶シリコン島状パターン１４／ゲート絶縁膜１８界面近傍における窒素濃度のピークは４％程度の原子濃度となっていることが分かる。
【００３２】
このＥＳＣＡ法による定量は、一般にＳＩＭＳ法より精度が劣るものの、この程度の窒素が含有されている場合には、ＥＳＣＡ法によって窒素濃度を測定することも可能になることが理解される。
【００３３】
図６参照
図６は、本発明の実施の形態のｎチャネル型ＴＦＴにおけるチャネル長、即ち、ゲート長Ｗを３μｍ、ゲート幅Ｌを５μｍとするとともに、Ｖ_d＝１Ｖとした場合のＩ_d−Ｖ_g曲線から求めたドレイン電流Ｉ_dがＩ_d＝１×１０^-9Ａの時のしきい値電圧Ｖ_thの変化をプロットしたものである。
【００３４】
図から明らかなように、多結晶シリコン島状パターン１４／ゲート絶縁膜１８界面近傍における窒素濃度の上昇とともに、Ｖ_thが負の側にシフトし、約２×１０²¹ｃｍ^-3でＶ_th＝０となり、２×１０²¹ｃｍ^-3以上ではＶ_th＜０となり、正常なトランジスタ動作が不可能になる。
したがって、窒素濃度は、２×１０²¹ｃｍ^-3以下にすることが望ましい。
【００３５】
図７参照
図７は、本発明の実施の形態のｎチャネル型ＴＦＴにおけるチャネル長、即ち、ゲート長Ｗを３μｍ、ゲート幅Ｌを５μｍとし、ドレイン電圧Ｖ_dをＶ_d＝５Ｖとした状態でゲート電圧Ｖ_gを変化させた場合の移動度μの劣化率Δμ／μを示した図である。
【００３６】
図から明らかなように、Ｎ₂Ｏプラズマ処理を行った場合には、従来の様にＮ₂Ｏプラズマ処理を行わない場合に比べて移動度μの劣化が少なくなっており、特に、Ｖ_th近傍における劣化率が顕著に改善されていることが理解される。
【００３７】
このことから、Ｎ₂Ｏプラズマ処理を行うことによって、多結晶シリコン／ＳｉＯ₂界面における界面準位が低減されていることが推測され、信頼性の向上が可能になることが理解される。
【００３８】
以上、本発明の実施の形態を説明してきたが、本発明は実施の形態に記載した構成及び条件に限られるものではなく、各種の変更が可能である。
例えば、上記の実施の形態においては、界面準位を低減させるとともに、窒素リッチ層１６を形成するために、Ｎ₂Ｏプラズマ処理を行っているが、プラズマ処理はＮ₂Ｏに限られるものではなく、ＮＯ、ＮＨ₃、或いは、Ｎ₂を用いたプラズマ処理でも良いものである。
【００３９】
但し、ＮＯ、ＮＨ₃、或いは、Ｎ₂を用いた場合には、ＳｉＨ₄を導入したＳｉＯ₂膜の成膜工程を引き続いて連続して行うことはできなくなる。
また、ＮＨ₃またはＮ₂を用いた場合には、窒素リッチ層１６における窒素濃度が高くなりやすいので、Ｖ_thの変動を抑制するためには、プラズマ処理工程における条件の制御に精度を要する。
【００４０】
また、上記の実施の形態においては、ＬＤＤ構造を採用しているが、必ずしも設ける必要はないものであり、ゲート絶縁膜の幅をゲート電極のキャリア移動方向の幅、即ち、ゲート長と同じにするこによって単純な、ｎ⁺型領域のみによってソース・ドレイン領域を構成しても良いものである。
【００４１】
また、上記の実施の形態においては、プラズマ処理及びＳｉＯ₂膜の成膜を３５０℃において行っているが、使用している基板に影響を与えない温度範囲であれば良く、基板としてガラス基板を用いる場合には、例えば、４５０℃以下であれば良いものである。
【００４２】
また、上記の実施の形態においては、ＳｉＯ₂膜の成膜をＳｉＨ₄を用いて行っているがＳｉＨ₄に限られるものではなく、シラン系ガスであれば良く、例えば、ジシラン（Ｓｉ₂Ｈ₆）を用いても良いものである。
【００４３】
また、上記の実施の形態においては、プラズマ処理とＳｉＯ₂膜の成膜工程を同一チャンバー内で連続して行っているが、異なった反応装置を用いてバッチ処理で行っても良いものである。
【００４４】
また、上記の実施の形態においては、多結晶シリコン膜の膜厚を５０ｎｍとしているが、５０ｎｍに限られるものではなく、特に限定されないが、膜厚が３０ｎｍ程度に薄くなった場合には、ゲートリークの大きな増大は見られないが、素子間の特性のバラツキが大きくなるので、本発明のプラズマ処理を適用することによってバラツキは低減され、信頼性が向上する。
【００４５】
また、上記の実施の形態においては、ＳｉＯ₂膜の膜厚を３０ｎｍとしているが、特に限定されるものではない。
但し、ＳｉＯ₂膜を４０ｎｍ以上にした場合には、膜厚の均一性が高まるとともに、多結晶シリコン膜の凹凸に対するカヴァレージが向上し、本発明のプラズマ処理を行う必然性はあまりなくなるので、３０ｎｍ以下の場合に特に有効である。
【００４６】
また、上記実施の形態においては、ｎチャネル型ＴＦＴとして説明しているが、ｎチャネル型ＴＦＴに限られるものではなく、ｐチャネル型ＴＦＴにも適用されるものであり、その場合には、ソース・ドレイン領域の形成工程において、Ｂイオン或いはＢＦ₂イオンを用いれば良い。
【００４７】
ここで、再び、図１を参照して、本発明の詳細な特徴を説明する。
（付記１）絶縁性基板１上にアモルファスシリコン膜を形成する工程と、アモルファスシリコン膜にレーザ光を照射して多結晶シリコン膜２に変換する工程と、多結晶シリコン膜２をＮ_２Ｏ或いはＮＯのいずれかのガス雰囲気中でプラズマ処理して窒素含有酸化シリコン膜を形成する工程と、窒素含有酸化シリコン膜上にＳｉＯ_２膜４を形成する工程と、窒素含有酸化シリコン膜とＳｉＯ_２膜４とによりゲート絶縁膜５を形成する工程とを有することを特徴とする薄膜トランジスタの製造方法。
（付記２）上記ＳｉＯ_２膜４を上記窒素含有酸化シリコン膜を形成するプラズマ処理に連続して成膜する工程を有することを特徴とする付記１記載の薄膜トランジスタの製造方法。
（付記３）上記ＳｉＯ_２膜の成膜工程が、上記プラズマ処理と同一の反応室内で、プラズマ処理のための放電を行ったのち、放電を停止することなく連続してシラン系ガスを導入して成膜する工程であることを特徴とする付記２記載の薄膜トランジスタの製造方法。
（付記４）上記ＳｉＯ_２膜の成膜を、プラズマ化学気相成長を用いて、４５０℃以下の温度で行うことを特徴とする付記２または３に記載の薄膜トランジスタの製造方法。
（付記５）上記窒素含有酸化シリコン膜における窒素濃度が、２×１０²⁰〜２×１０²¹ｃｍ^-3であることを特徴とする付記１乃至４のいずれか１に記載の薄膜トランジスタの製造方法。
（付記６）上記窒素含有酸化シリコン膜における窒素濃度が、Ｘ線の照射による光電子分光法による定量において１０％以下であることを特徴とする付記１乃至４のいずれか１に記載の薄膜トランジスタの製造方法。
（付記７）上記ゲート絶縁膜５の膜厚が、４０ｎｍ以下であることを特徴とする付記１乃至６のいずれか１に記載の薄膜トランジスタの製造方法。
【００４８】
【発明の効果】
本発明によれば、レーザアニールによって多結晶化した多結晶シリコン薄膜の表面を窒素含有ガス中でプラズマ処理しているので、多結晶シリコン薄膜の凹凸を低減するとともに界面準位を低減することができ、さらに、界面近傍に窒素リッチ層を形成することができ、それによって、リーク電流を低減するとともにデバイス特性の信頼性を高めることができ、ひいては、非常に安定で高速な薄膜トランジスタを再現性良く製造することが可能になる。
【図面の簡単な説明】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施の形態の途中までの製造工程の説明図である。
【図３】本発明の実施の形態の図２以降の製造工程の説明図である。
【図４】本発明の実施の形態におけるＳＩＭＳ法による窒素濃度デスプロファイルである。
【図５】本発明の実施の形態におけるＥＳＣＡ法による窒素濃度デスプロファイルである。
【図６】本発明の実施の形態のＴＦＴのＶ_thの窒素濃度依存性の説明図である。
【図７】本発明の実施の形態のＴＦＴのＶ_thの信頼性のＮ₂Ｏ処理依存性の説明図である。
【図８】従来のＴＦＴの概略的断面図である。
【符号の説明】
１絶縁性基板
２多結晶シリコン膜
３窒素リッチ領域
４ＳｉＯ_２膜
５ゲート絶縁膜
６ゲート電極
７ｎ^- 型ＬＤＤ領域
８ｎ⁺ 型ソース・ドレイン領域
１１ガラス基板
１２アモルファスシリコン膜
１３レーザ光
１４多結晶シリコン島状パターン
１５Ｎ_２Ｏプラズマ
１６窒素リッチ層
１７ＳｉＯ_２膜
１８ゲート絶縁膜
１９ゲート電極
２０Ｐイオン
２１ｎ^- 型ＬＤＤ領域
２２Ｐイオン
２３ｎ⁺ 型ソース・ドレイン領域
２４ＳｉＯ_２膜
２５ＳｉＮ膜
２６ゲート引出電極
２７ソース・ドレイン電極
３１ガラス基板
３２多結晶シリコン島状パターン
３３ゲート絶縁膜
３４ゲート電極
３５ｎ型ソース・ドレイン領域
３６ＳｉＯ_２膜
３７ＳｉＮ膜
３８ゲート引出電極
３９ソース・ドレイン電極

Claims

絶縁性基板上にアモルファスシリコン膜を形成する工程と、
前記アモルファスシリコン膜にレーザ光を照射して多結晶シリコン膜に変換する工程と、
前記多結晶シリコン膜をＮ_２Ｏ或いはＮＯのいずれかのガス雰囲気中でプラズマ処理して窒素含有酸化シリコン膜を形成する工程と、
前記窒素含有酸化シリコン膜上にＳｉＯ_２膜を形成する工程と、
前記窒素含有酸化シリコン膜とＳｉＯ_２膜とによりゲート絶縁膜を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
上記ＳｉＯ_２膜を上記窒素含有酸化シリコン膜を形成するプラズマ処理に連続して成膜する工程を有することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
上記ＳｉＯ_２膜の成膜工程が、上記プラズマ処理と同一の反応室内で、プラズマ処理のための放電を行ったのち、放電を停止することなく連続してシラン系ガスを導入して成膜する工程であることを特徴とする請求項２記載の薄膜トランジスタの製造方法。
上記ＳｉＯ_２膜の成膜を、プラズマ化学気相成長を用いて、４５０℃以下の温度で行うことを特徴とする請求項２または３に記載の薄膜トランジスタの製造方法。