KR100205069B1 - 다결정 실리콘 박막 트랜지스터의 제조방법 - Google Patents
다결정 실리콘 박막 트랜지스터의 제조방법 Download PDFInfo
- Publication number
- KR100205069B1 KR100205069B1 KR1019950053646A KR19950053646A KR100205069B1 KR 100205069 B1 KR100205069 B1 KR 100205069B1 KR 1019950053646 A KR1019950053646 A KR 1019950053646A KR 19950053646 A KR19950053646 A KR 19950053646A KR 100205069 B1 KR100205069 B1 KR 100205069B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- silicon thin
- polycrystalline silicon
- oxide film
- amorphous silicon
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 92
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 title description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 40
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000001301 oxygen Substances 0.000 claims abstract description 7
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000002425 crystallisation Methods 0.000 abstract description 23
- 238000010438 heat treatment Methods 0.000 abstract description 23
- 230000008025 crystallization Effects 0.000 abstract description 21
- 239000007790 solid phase Substances 0.000 abstract description 10
- 239000012298 atmosphere Substances 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 239000012071 phase Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로서, 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 650℃이하의 온도와 상압 내지 100atm의 산소(O2)분위기에서 열처리하여 다결정 실리콘 박막으로 상변화시킴과 동시에 표면을 산화시켜 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상기 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비한다.
따라서, 비정질 실리콘의 고상 결정화를 위한 열처리 시간을 단축하므로 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터의 생산성을 향상시킬 뿐만 아니라 다결정 실리콘 결정립 크기를 균일하게 하여 박막 트랜지스터의 전기적 특성의 균일도를 향상시킬 수 있으며, 또한, 게이트 산화막을 열산화 방법으로 형성하므로 절연 특성 및 계면 특성이 양호하여 소자의 문턱 전압을 감소시킬 수 있으며 비정질 실리콘의 고상 결정화 및 게이트 산화막이 단 한번의 공정에 의해 이루어지기 때문에 제조 생산성과 공정의 안정성을 향상시킬 수 있다.
Description
제1a도 내지 제1f도는 종래 기술에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정도.
제2a도 내지 제2e도는 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정 단면도.
제3도는 본 발명에 의해 제작된 다결정 실리콘 박막 트랜지스터의 전기적인 특성 곡선.
제4도는 본 발명에 의해 제작된 다중 게이트형 다결정 실리콘 박막 트랜지스터의 전기적인 특성.
제5도는 종래의 열처리 공정하에서(상압이하의 질소 분위기) 열처리 시간에 따른 비정질 실리콘 박막의 결정화율(Crystalline fraction)을 나타낸 도면.
제6도는 본 발명에 의한 고압 열처리 공정하에서 (10atm의 질소 분위기) 열처리시간에 따른 비정질 실리콘 박막의 결정화율을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
31 : 절연기관 33 : 비정질 실리콘 박막
35 : 다결정 실리콘 박막 37 : 게이트 산화막
39, 40 : 소스 및 드레인영역 41 : 채널영역
43 : 게이트 전극 45 : 층간산화막
47, 48 : 소스 및 드레인 전극
본 발명은 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로서, 특히, 저전압으로 구동하며 전기적 특성을 향상시키고 제조 공정 시간을 줄일 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것이다.
다결정 실리콘 박막 트랜지스터는 고화질의 액티브 매트릭스(active matrix) 액정 표시기(Liquid Crystal Display : LCD)의 패널 픽셀 스위치(pixel switch), 또는 주변 구동 집적회로(driver IC)에 이용되고 있다.
제 1도(a) 내지 (f)는 종래 기술에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정도이다.
제 1도(a)를 참조하면, 산화막(보다 일반적으로는 절연막)이 형성되어 있는 실리콘 웨이퍼, 또는 유리나 석영 등의 투명한 절연 물질로 이루어진 기판(11)위에 SiH₄나 Si2H6가스를 사용하여 저압 화학기상증착법이나 플라즈마 증강 화학기상증착법으로 진성(intrinsic) 비정질실리콘 박막(13)을 증착한다.
제 1도(b)를 참조하면, 상기 비정질실리콘 박막(13)을 전기로에 의한 열처리나 램프-급속 열처리를 이용하여 고상 결정화하여 다결정실리콘 박막(15)을 형성한다.
제 1도(c)를 참조하면, 광리소그래피와 식각 공정을 이용하여 상기 다결정실리콘 박막(15)을 패터닝(patterning)하여 박막트랜지스터의 채널과 소스 및 드레인이 형성될 활성 영역을 한정한다.
제 1도(d)를 참조하면, 상기 기판(11)과 다결정실리콘 박막(15)의 상부에 화학기상 증착법을 이용하여 게이트 산화막(17)을 증착한다.
제 1도(e)를 참조하면, 상기 게이트 산화막(17)의 상부에 다결정실리콘을 증착한 후 광리소그래피와 식각 공정으로 패터닝하여 게이트 적극(23)을 형성한다.
그리고, 상기 게이트 전극(23)을 마스크로 이용하여 도펀트 불순물(dopant impurity)의 주입과 도펀트의 활성화를 위한 열처리 과정을 거쳐 소스 및 드레인영역(19)(20)을 형성한다.
이때, 상기 게이트 전극(23)에 의해 불순물이 주입되지 않은 소스 및 드레인영역(19)(20) 사이의 다결정실리콘 박막(15)은 채널영역(21)이 된다.
상기에서 불순물은 n-채널 박막트랜지스터인 경우 비소(As) 또는 인(P)을 , p-채널 박막트랜지스터인 경우 붕소(B) 또는 BF2을 주입한다.
제1도(f)를 참조하면, 상기 게이트 산화막(17) 및 게이트 전극(23)의 상부에 화학기상 증착법을 이용하여 층간산화막(25)을 증착한 후 광리소그래피와 식각 공정으로 상기 소스 및 드레인영역(19)(20)이 노출되도록 상기 게이트 산화막(17)과 층간산화막(25)을 제거하여 접촉구멍(contact hole)을 형성한다.
그리고, 상기 소스 및 드레인영역(19)(20)과 접촉되게 접촉 구멍을 채우도록 알루미늄(A1)과 같은 금속막을 증착하고 광리소그래피와 식각 공정을 이용하여 소스 및 드레인 전극(27)(28)을 형성하여 다결정 실리콘 박막 트랜지스터를 완성한다.
상기에서 저전압용 박막 트랜지스터는 동작 전압(operation voltage)을 결정하는 문턱 전압(threshold voltage)을 낮추기 위해서 게이트 산화막을 100Å정도의 얇은 두께로 형성하여야 한다.
그리고 박막 트랜지스터용 다결정실리콘 박막은 비정질실리콘의 결정화 공정으로 제작된다.
즉, 비정질 실리콘은 SiH₄나 Si2H6가스를 사용하여 저압 화학 기상 증착방법이나 플라즈마 증강 화학기상 증착방법으로 580℃이하의 온도에서 증착하거나, 또는 SiH₄가스를 사용하여 저압 화학기상 증착방법으로 600℃ 이상의 온도에서 증착된 다결정 실리콘을 실리콘 자기이온 주입(Si self ion-implantation)으로 비정질화시켜 만든다.
또한, 상기 비정질 실리콘을 결정화하는 공정에는 전기로 열처리(furnace annealing) 또는 급속 열처리(repid thermal annealing)에 의한 고상 결정화(solid phase crystallization) 방법이나, 또는 레이저어닐링(laser annealing)에 의한 액상 결정화 방법에 있는데, 박막의 균일성과 생산성에서 유리한 고상결정화 방법에 널리 이용되고 있다.
상기 고상결정화 방법을 이용한 종래의 다결정 실리콘 박막의 제조 공정은 비정질 실리콘을 600℃ 이하의 온도와 상압 이하의 압력의 비활성 기체(inert gas) 분위기에서 20시간 이상 장시간 동안 열처리하는 방법이다.
그러나, 상기와 같은 방법으로 형성된 다결정 실리콘은 큰 결정립(grain)을 가지게 되나, 결정립 내에 결함(defect)이 많고 결정화하는 열처리 시간이 긴 단점이 있다.
또한, 결정화 시간이 길기 때문에 각 결정립의 결정핵 생성(nucleation)시기 및 결정립 성장(grain growth)시간이 제각기 달라 최종 얻어지는 다결정 실리콘의 결정립 크기가 매우 불균일하므로 제조 생산성이 낮고 트랜지스터의 전기적 특성의 균일도가 저하되는 문제점이 있었다.
또한, 게이트 산화막을 화학기상 증착법에 의해 얇고 재현성있게 형성하기 어려운 문제점이 있었다.
따라서, 본 발명의 목적은 다결정 실리콘의 결정립 내에 결함을 감소시키고 결정화하는 열처리 시간을 줄일 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 다결정 실리콘의 결정립 크기를 균일하게 형성하므로 제조 생산성 및 트랜지스터의 전기적 특성의 균일도를 향상시킬 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 게이트 산화막을 얇고 재현성있게 형성할 수 있는 다결정 실리콘 박막 트랜지스터의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조방법은, 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 650℃이하의 온도와 상압 내지 100atm의 산소(O2)분위기에서 열처리하여 다결정 실리콘 박막으로 상변화시킴과 동시에 표면을 산화시켜 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상기 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제2도(a) 내지 (e)는 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정 단면도이다.
제2도(a)를 참조하면, 절연막이 형성되어 있는 실리콘 웨이퍼, 또는 유리나 석영 등의 투명한 절연 물질로 이루어진 기판(31)위에 SiH₄나 Si2H6가스를 사용하여 저압 화학기상증착법이나 플라즈마 증강 화학기상증착법으로 200 ~ 1500Å정도의 두께를 갖는 진성 비정질 실리콘 박막(33)을 증착한다.
제2도(b)를 참조하면,상기 비정질 실리콘 박막(33)을 광리소그래피와 식각 공정을 이용하여 패터닝(patterning)하여 박막 트랜지스터의 활성 영역을 한정한다.
제2도(c)를 참조하면, 상기 패터닝된 비정질 실리콘 박막(33)을 650℃ 이하의 온도와 상압 이상 및 100atm이하의 고압(high pressure) 산소(O2) 분위기의 전기로에서 열처리하여 다결정 실리콘 박막(35)과 게이트 산화막(37)을 동시에 형성한다.
상기에서, 다결정 실리콘 박막(35) 형성을 위한 비정질 실리콘(33)의 고상 결정화 열처리를 고압의 산소 분위기에 수행함으로써, 기판(31)과 비정질 실리콘(33) 사이의 계면에서 결정핵의 생성 및 결정립의 성장이 짧은 시간내에 이루어지므로 전체적인 고상 결정화 열처리 시간을 단축하는 동시에 균일한 결정립을 가진 양질의 다결정 실리콘 박막(35)을 형성할 수 있다.
또한, 상기 고상 결정화의 열처리는 고압의 산소 분위기에서 수행되기 때문에 비정질 실리콘(33)을 결정화시킬 뿐만 아니라 비정질 실리콘(33) 표면의 산화가 동시에 진행된다.
이에 따라, 상기 게이트 산화막(37)을 저온에서 형성하므로 양질로 80 ~ 150Å 정도의 두께로 얇게 형성할 수 있게 된다.
제2도(d)를 참조하면, 상기 기판(31)과 게이트 산화막(37)의 상부에 다결정실리콘을 1000~3000Å 정도의 두께로 증착한 후 광리소그래피와 식각 공정을 이용하여 게이트 전극(43)을 형성한다.
그 이후, 도펀트 불순물(dopant impurity)의 주입 및 도펀트 활성화 열처리 과정을 거쳐 소스 및 드레인영역(39)(40)을 형성한다.
이때, 상기 게이트 전극(43)에 의해 불순물이 주입되지 않은 소스 및 드레인영역(39)(40) 사이의 다결정실리콘 박막(35)은 채널영역(41)이 된다.
상기에서 불순물은 n-채널 박막 트랜지스터인 경우 비소(As) 또는 인(P)이 1x1014/cm2~1x1015/cm2이상 이온 주입되고, p-채널 박막 트랜지스터인 경우 붕소(B) 또는 BF2이 1x1014/cm2~1x1015/cm2이상 주입된다.
제2도(e)를 참조하면, 상기 게이트 산화막(37) 및 게이트 전극(43)의 상부에 화학기상 증착법을 이용하여 층간산화막(45)을 증착한 후 광리소그래피와 식각 공정으로 상기 소스 및 드레인영역(39)(40)이 노출되도록 상기 게이트 산화막(37)과 층간산화막(45)을 제거하여 접촉구멍(contact hole)을 형성한다.
그리고, 상기 소스 및 드레인영역(39)(40)과 접촉되게 접촉 구멍을 채우도록 층간산화막(45)상에 알루미늄(A1)과 같은 금속막을 증착하고 광리소그래피와 식각 공정을 이용하여 소스 및 드레인 전극(47)(48)을 형성하여 다결정 실리콘 박막 트랜지스터를 완성한다.
상술한 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조방법은 트랜지스터의 드레인 누설 전류를 감소시키기 위한 오프-세트(off-set) 구조와, 소스 및 드레인영역이 저농도로 도핑된 영역을 갖는 LDD(lightly doped region) 구조와, 다중 게이트(multiple gate)전극을 갖는 다결정 실리콘 박막 트랜지스터의 제조에 적용될 수도 있다.
제3도(a) 및 (b)는 본 발명에 따라 제조된 다결정 실리콘 박막 트랜지스터의 게이트 전압(Vg) 및 드레인 전압(Vd)에 따른 드레인전류 특성을 나타낸다.
상기 다결정 실리콘 박막 트랜지스터의 채널 넓이(W)와 길이(L)는 각각 30㎛와 5㎛이다.
상기 제3도(a) 및 (b)에서 보듯이 5V 정도의 저전압에서도 상기 박막 트랜지스터가 매우 잘 작동함을 알 수 있다.
이에 따라, 본 발명에 의한 방법으로 다결정 실리콘 박막 트랜지스터를 제작하면 600℃이하의 저온공정으로 5V정도의 저전압에서 작동되는 박막 트랜지스터를 충분히 제작할 수 있음을 알 수 있다.
제4도는 본 발명에 의해 형성된 다결정 실리콘 박막 및 게이트 산화막을 다중 게이트 구조의 소자에 적용하여 제작한 박막 트랜지스터의 전기적인 특성이다.
상기에서 채널 넓이와 길이가 각각 20㎛인 다중 게이트 다결정 실리콘 박막 트랜지스터에서 게이트 수에 따른 게이트 전압-드레인 전류 특성을 나타낸다.
측정시 드레인 전압은 5.0V이다.
게이트 수가 증가함에 따라 오프-상태의 드레인 누설전류가 충분히 감소함을 알 수 있다.
따라서, 본 발명에 의한 제조방법을 오프-상태의 누설전류를 줄이기 위한 박막 트랜지스터의 구조에 적용시킬 수 있음을 확인할 수 있다.
한편, 본 발명과 종래기술과의 효과를 제5도와 제6도를 참조하여 설명하면 다음과 같다.
먼저, 제5도는 열처리 공정하에서 열처리 시간에 따른 비정질 실리콘 박막의 결정화율 특성도로서, 열처리로 비정질 실리콘을 다결정화시킬 때 열처리 시간에 따른 박막의 결정성장율을 나타낸다.
이때, 박막의 결정화율은 라만 산란 스펙트럼(Raman scattering spectrum)으로부터 구한다.
상기 제5도에서 보듯이, 종래 상압 이하의 열처리 공정하에서 비정질 실리콘 박막을 다결정 실리콘 박막으로 변환시키는데 필요한 열처리 시간은 600℃에서 최소 8시간 이상 소요되므로 박막 트랜지스터의 제조 생산성이 매우 나쁜 문제점이 있다.
제6도는 본 발명에 따른 고압 열처리 공정하에서 열처리 시간에 따른 비정질 실리콘 박막의 결정화율의 특성도로서, 상기 제6도에서 볼 수 있듯이 10atm에서 4시간만에 비정질 실리콘이 완전히 다결정 실리콘으로 변화되는 것을 볼 수 있다.
따라서 상기 제6도의 결과는 본원 발명에서 처음으로 보고하는 것으로서, 본 발명을 이용하면 저온에서 짧은 시간내에 비정질 실리콘을 다결정 실리콘으로 결정화할 수 있어 박막 트랜지스터의 제조 생산성을 크게 증대시킬 수 있을 뿐만 아니라 값싼 유리를 박막 트랜지스터의 기판으로 활용할 수 있다.
상술한 바와 같이 본 발명은 기판 상에 비정질 실리콘 박막을 증착하고 패터닝한 후 600℃이하의 온도에서 고압의 산소 분위기로 열처리함으로써, 비정질 실리콘 박막의 고상 결정화가 짧은 시간에 이루어지고 저온에서 양질의 얇은 산화막을 성장시킬 수 있을 뿐만 아니라 비정질 실리콘의 고상 결정화 및 게이트 산화막의 성장을 단 한번의 공정으로 이룰 수 있다.
따라서, 본 발명은 비정질 실리콘의 고상 결정화를 위한 열처리 시간을 단축하므로 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터의 생산성을 향상시킬 뿐만 아니라 다결정 실리콘 결정립 크기를 균일하게 하여 박막 트랜지스터의 전기적 특성의 균일도를 향상시킬 수 있는 잇점이 있다.
또한, 게이트 산화막을 열산화 방법으로 형성하므로 절연 특성 및 계면 특성이 양호하여 소자의 문턱 전압을 감소시킬 수 있으며, 비정질 실리콘의 고상 결정화 및 게이트 산화막을 단 한번의 공정에 의해 이룰 수 있기 때문에 제조 생산성과 공정의 안정성을 향상시킬 수 있는 잇점이 있다.
Claims (6)
- 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 650℃ 이하의 온도와 상압 내지 100atm의 산소(O2)분위기에서 열처리하여 다결정 실리콘 박막으로 상변화시킴과 동시에 표면을 산화시켜 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상기 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비하는 다결정 실리콘 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 절연기판이 절연막이 형성되어 있는 실리콘 웨이퍼, 유리 또는 석영으로 이루어진 다결정 실리콘 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 진성 비정질 실리콘 박막을 200 ~ 1500Å의 두께로 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 게이트 산화막을 80~150Å의 두께로 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 소스 및 드레인영역을 비소(As) 또는 인(P)을 이온 주입하여 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
- 제1항에 있어서, 상기 소스 및 드레인영역을 붕소(B) 또는 BF2을 이온 주입하여 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053646A KR100205069B1 (ko) | 1995-12-21 | 1995-12-21 | 다결정 실리콘 박막 트랜지스터의 제조방법 |
| JP19051096A JPH09181324A (ja) | 1995-12-21 | 1996-07-19 | 多結晶シリコン薄膜トランジスターの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053646A KR100205069B1 (ko) | 1995-12-21 | 1995-12-21 | 다결정 실리콘 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970054500A KR970054500A (ko) | 1997-07-31 |
| KR100205069B1 true KR100205069B1 (ko) | 1999-07-01 |
Family
ID=19442538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950053646A KR100205069B1 (ko) | 1995-12-21 | 1995-12-21 | 다결정 실리콘 박막 트랜지스터의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09181324A (ko) |
| KR (1) | KR100205069B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707010B1 (ko) * | 1999-12-29 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR101218687B1 (ko) | 2011-06-30 | 2013-01-21 | 재단법인 서남권청정에너지기술연구원 | Ｔ-ｉｓｏ-ＰＯＳ를 이용한 박막 트랜지스터의 저온 게이트 산화막 형성 방법 |
| KR101293167B1 (ko) * | 2012-11-19 | 2013-08-12 | 이상호 | 고압 광소스 써멀 어닐링 방법 및 그 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| KR102182058B1 (ko) * | 2018-03-23 | 2020-11-23 | 홍잉 | 저온 다결정 반도체 소자 및 그 제조 방법 |
| EP4016611A1 (en) * | 2020-12-21 | 2022-06-22 | Nxp B.V. | Metal oxide semicondutor device and method of construction therefor |
-
1995
- 1995-12-21 KR KR1019950053646A patent/KR100205069B1/ko not_active IP Right Cessation
-
1996
- 1996-07-19 JP JP19051096A patent/JPH09181324A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707010B1 (ko) * | 1999-12-29 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR101218687B1 (ko) | 2011-06-30 | 2013-01-21 | 재단법인 서남권청정에너지기술연구원 | Ｔ-ｉｓｏ-ＰＯＳ를 이용한 박막 트랜지스터의 저온 게이트 산화막 형성 방법 |
| KR101293167B1 (ko) * | 2012-11-19 | 2013-08-12 | 이상호 | 고압 광소스 써멀 어닐링 방법 및 그 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181324A (ja) | 1997-07-11 |
| KR970054500A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
| EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
| US6627487B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6169292B1 (en) | Thin film type monolithic semiconductor device | |
| US6939749B2 (en) | Method of manufacturing a semiconductor device that includes heating the gate insulating film | |
| JP3535205B2 (ja) | 薄膜トランジスタの作製方法 | |
| US20040110329A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| KR100417539B1 (ko) | 반도체장치 | |
| KR20010060231A (ko) | 반도체장치의 제조방법 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| KR19980080800A (ko) | 반도체 장치, 반도체 장치의 제조 방법 및박막 트랜지스터의 제조 방법 | |
| KR100246984B1 (ko) | 반도체 장치의 제조 방법 및 액정표시장치의 제조방법 | |
| US5733793A (en) | Process formation of a thin film transistor | |
| KR20060062139A (ko) | 이중 열처리에 의한 다결정 박막트랜지스터 제조방법 | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR100929093B1 (ko) | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| US6211535B1 (en) | Method of manufacturing a semiconductor device | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| KR0138874B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JPH09116159A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| KR100541986B1 (ko) | 결정화 속도가 서로 다른 두 금속을 이용한 금속 유도측면 결정화에 의한 비정질 반도체 박막의 결정화 방법 및이를 이용한 박막 트랜지스터의 제조방법 | |
| KR20050078392A (ko) | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080307 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |