KR970054500A - 다결정 실리콘 박막 트랜지스터의 제조방법 - Google Patents

다결정 실리콘 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR970054500A
KR970054500A KR1019950053646A KR19950053646A KR970054500A KR 970054500 A KR970054500 A KR 970054500A KR 1019950053646 A KR1019950053646 A KR 1019950053646A KR 19950053646 A KR19950053646 A KR 19950053646A KR 970054500 A KR970054500 A KR 970054500A
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
polycrystalline silicon
drain regions
source
Prior art date
Application number
KR1019950053646A
Other languages
English (en)
Other versions
KR100205069B1 (ko
Inventor
송윤호
김종대
조경익
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950053646A priority Critical patent/KR100205069B1/ko
Priority to JP19051096A priority patent/JPH09181324A/ja
Publication of KR970054500A publication Critical patent/KR970054500A/ko
Application granted granted Critical
Publication of KR100205069B1 publication Critical patent/KR100205069B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 다결정 실리콘 박막 트랜지스터의 제조방법에 관한 것으로써, 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 저온에서 상압 이상의 고압 산소(O2)분위기로 열처리하여 다결정 실리콘 박막으로 상 변환시킴과 동시에 표면을 산화시켜 게이트 산화막 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정 실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인 영역을 형성하고 채널영역을 한정하는 공정과, 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인영역을 형성하고 채널영역을 한정하는 공정과, 상기 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인 영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비한다.
따라서, 비정질 실리콘의 고상 결정화를 위한 열처리 시간을 단축하므로 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터의 생산성을 향상시킬 뿐만 아니라 다결정 실리콘 결정립 크기를 균일하게 하여 박막 트랜지스터의 동작 전압을 감소시킬 수 있으며, 또한, 게이트 산화막을 열산화 방법으로 형성하므로 절연 특성 및 계면 특성이 양호하여 소자의 문턱 전압을 감소시킬 수 있으며 비정질 실리콘의 고상 결정화 및 게이트 산화막을 단 한번의 공정에 의해 이루어지기 때문에 제조 생산성과 공정의 안정성을 향상시킬 수 있다.

Description

다결정 실리콘 박막 트랜지스터의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (A) 내지 (E)는 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조방법을 나타내는 공정 단면도.
제3도는 본 발명에 의해 제작된 다결정 실리콘 박막 트랜지스터의 전기적인 특성 곡선.
제4도는 본 발명에 의해 제작된 다중 게이트형 다결정 실리콘 박막 트랜지스터의 전기적인 특성.

Claims (7)

  1. 절연 기판의 상부에 진성 비정질 실리콘 박막을 증착하고 활성영역을 한정하도록 상기 진성 비정질 실리콘 박막을 패터닝하는 공정과, 상기 패터닝된 비정질 실리콘 박막을 저온에서 상압 이상의 고압 산소(O2)분위기로 열처리하여 다결정 실리콘 박막으로 상 변환시킴과 동시에 표면을 산화시켜 게이트 산화막 형성하는 공정과, 상기 게이트 산화막의 상부에 다결정 실리콘을 증착한 후 패터닝하여 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 다결정 실리콘 박막에 불순물을 주입하여 소스 및 드레인 영역을 형성하고 채널영역을 한정하는 공정과, 상기 상기 게이트 산화막 및 게이트 전극의 상부에 층간산화막을 증착하고 상기 소스 및 드레인 영역이 노출되도록 상기 게이트 산화막과 층간산화막의 소정 부분을 제거하여 접촉 구멍을 형성하는 공정과, 상기 소스 및 드레인영역과 접촉되게 접촉 구멍을 채우도록 금속 전극을 형성하는 공정을 구비하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 절연기판이 실리콘 웨이퍼, 유리 또는 석영으로 이루어진 다결정 실리콘 박막 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 진성 비정질 실리콘 박막을 200∼1500A 두께로 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 비정질 실리콘 박막을 650℃ 이하의 온도와 상압 내지 100atm으 산소(O2) 분위기에서 열처리하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  5. 제1항에 있어서, 상기 게이트 산화막을 80∼150A의 두께로 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  6. 제1항에 있어서, 상기 소스 및 드레인 영역을 비소(As) 또는 인(P)을 이온 주입하여 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 소스 및 드레인 영역을 붕소(B) 또는 BF2을 이온 주입하여 형성하는 다결정 실리콘 박막 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950053646A 1995-12-21 1995-12-21 다결정 실리콘 박막 트랜지스터의 제조방법 KR100205069B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950053646A KR100205069B1 (ko) 1995-12-21 1995-12-21 다결정 실리콘 박막 트랜지스터의 제조방법
JP19051096A JPH09181324A (ja) 1995-12-21 1996-07-19 多結晶シリコン薄膜トランジスターの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950053646A KR100205069B1 (ko) 1995-12-21 1995-12-21 다결정 실리콘 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR970054500A true KR970054500A (ko) 1997-07-31
KR100205069B1 KR100205069B1 (ko) 1999-07-01

Family

ID=19442538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950053646A KR100205069B1 (ko) 1995-12-21 1995-12-21 다결정 실리콘 박막 트랜지스터의 제조방법

Country Status (2)

Country Link
JP (1) JPH09181324A (ko)
KR (1) KR100205069B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704331B1 (ko) * 2001-01-26 2007-04-09 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 장치
KR20190111723A (ko) * 2018-03-23 2019-10-02 잉 홍 저온 다결정 반도체 소자 및 그 제조 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707010B1 (ko) * 1999-12-29 2007-04-11 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR101218687B1 (ko) 2011-06-30 2013-01-21 재단법인 서남권청정에너지기술연구원 Ｔ-ｉｓｏ-ＰＯＳ를 이용한 박막 트랜지스터의 저온 게이트 산화막 형성 방법
KR101293167B1 (ko) * 2012-11-19 2013-08-12 이상호 고압 광소스 써멀 어닐링 방법 및 그 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704331B1 (ko) * 2001-01-26 2007-04-09 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 장치
KR20190111723A (ko) * 2018-03-23 2019-10-02 잉 홍 저온 다결정 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JPH09181324A (ja) 1997-07-11
KR100205069B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
KR960000225B1 (ko) 절연게이트형 반도체장치의 제작방법
JP2731056B2 (ja) 薄膜トランジスタの製造方法
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
KR20030074352A (ko) 박막 반도체 디바이스 및 그 제조 방법
JPH0637317A (ja) 薄膜トランジスタおよびその製造方法
KR970054500A (ko) 다결정 실리콘 박막 트랜지스터의 제조방법
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
JPH03165066A (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法
KR101100423B1 (ko) 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법
KR20040059931A (ko) 반도체소자의 듀얼 게이트 산화막 제조방법
KR0129234B1 (ko) 다결정실리콘 박막트랜지스터 제조방법
JPH0555246A (ja) 絶縁ゲイト型半導体装置の作製方法
KR100192364B1 (ko) 모스 트랜지스터 제조방법
KR100301852B1 (ko) 박막트랜지스터제조방법
JP2888461B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100307540B1 (ko) 반도체소자의 제조방법
KR950010121A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR100656492B1 (ko) 엘디디 구조를 갖는 박막트랜지스터의 제조방법
KR100295667B1 (ko) 반도체소자의제조방법
KR100274341B1 (ko) 반도체소자의제조방법
KR0172290B1 (ko) 모스트랜지스터 제조방법
KR0166832B1 (ko) 반도체 소자의 제조방법
KR930006141B1 (ko) 대칭적 소오스/드레인 접합형성 방법
KR100358566B1 (ko) 모스전계효과트랜지스터의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080307

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee