KR930006141B1 - 대칭적 소오스/드레인 접합형성 방법 - Google Patents

대칭적 소오스/드레인 접합형성 방법 Download PDF

Info

Publication number
KR930006141B1
KR930006141B1 KR1019900010609A KR900010609A KR930006141B1 KR 930006141 B1 KR930006141 B1 KR 930006141B1 KR 1019900010609 A KR1019900010609 A KR 1019900010609A KR 900010609 A KR900010609 A KR 900010609A KR 930006141 B1 KR930006141 B1 KR 930006141B1
Authority
KR
South Korea
Prior art keywords
forming
oxide film
source
drain region
layer
Prior art date
Application number
KR1019900010609A
Other languages
English (en)
Other versions
KR920003554A (ko
Inventor
전영권
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019900010609A priority Critical patent/KR930006141B1/ko
Publication of KR920003554A publication Critical patent/KR920003554A/ko
Application granted granted Critical
Publication of KR930006141B1 publication Critical patent/KR930006141B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

내용 없음.

Description

대칭적 소오스/드레인 접합형성 방법
제1a-c도는 종래의 LDD 제조방법에 따른 공정도.
제2a-d도는 본 발명에 따른 대칭적 정션형성 방법 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 게이트 산화막 2 : 다결정 실리콘
3 : 저농도 n형 소오스/드레인 영역 4 : 고농도 n형 소오스/드레인영역
5 : 층간절연막 6 : 금속배선
7 : 비정질 실리콘 8 : 실리콘기판
9 : 사이드월 10 : 필드산화막
11 : 캡게이트 산화막 12 : 산화막
본 발명은 반도체 집적회로의 모스(Mos) 트랜지스터의 제조방법에 관한 것으로, 일반적인 틸트(Tilt) 이온주입의 단점인 소오스/드레인의 비대칭성(Unsymmentry)을 제거하고, 접합 깊이를 얇게 할 수 있도록한 대칭적(Symmetric) 소오스/드레인 접합 형성방법에 관한 것이다.
종래에는 제1a도에 도시된 바와 같이 필드산화막(10)에 형성된 실리콘기판(8)의 액티브 영역에 게이트 산화막(1) 및 다결정 실리콘(2)으로 게이트를 형성하고 노출된 실리콘기판(8)상에 n-이온을 주입하여 저농도 n형 소오스/드레인 영역(3)을 형성한다. 이때 n-이온주입은 경사이온 주입을 실시한다.
이후 제1b도에 도시된 바와 같이 게이트에 사이드월(Side Wall)(9)을 형성한뒤 제1c도에 도시된 바와 같이 n+ 이온을 주입하여 고농도 n형 소오스/드레인 영역(4)을 형성하고 전면에 층간절연막(5)을 형성한 후 콘택홀을 형성하여 금속배선(6)을 형성한다.
그러나 이와 같은 종래의 방법에 있어서는 이온주입 장치의 하드웨어(Hardware) 및 소프트웨어(Software)를 개선하여 경사(Tilt) 및 회전(Rotation) 주입이 가능하도록 새로운 장비로 기존의 장비를 대체해야 하므로 가격(Cost)이 증가하는 단점이 있었다.
이에 따라 본 고안은 상기한 단점을 제거하기 위한 것으로서 우선 제2a도에 도시된 바와 같이 필드산화막(10)이 형성된 실리콘기판(8)에 게이트 산화막(1)과 다결정 실리콘(또는 비정질 실리콘)(2) 및 캡게이트 산화막(11) 차례로 증착하고 패터닝하여 게이트를 형성한 다음 전면에 비정질 실리콘(7)을 저압화학기상 증착법(LPCVD)으로 500-620℃ 온도에서 2000Å 이하의 두께로 증착하여 불순물 이온주입에 대한 버퍼층을 형성한다.
비정질 실리콘(7)으로 형성된 버퍼층 위로 불순물 이온을 경사 주입한다. 이때 불순물 이온은 n- 접합을 만들기 위한 경우는 P+, As+를, P- 접합을 만들기 위한 경우는 B+, BF2+, As+ 등을 적용하며, 주입량은 1010-1012/㎠으로 하고, 이온가속전압은 20-80KaV로 한다.
제2b도에서와 같이 H2O 또는 O2분위기에서 650-950℃ 온도로 10분 이상 열처리하여 비정질 실리콘(7)에 주입된 불순물이 기판과 접합부위에 확산되도록 하여 저농도 n형(또는 P형) 소오스/드레인 영역(3)을 형성한다. 여기서 열처리 시간을 충분히 하여 비정질 실리콘(7)이 전부 산화되도록 하여 산화막(12)을 형성하고, 제2c도에서와 같이 LPCVD법으로 산화막을 500Å 이하로 증착하고 증착된 산화막 두께 이상으로 건식식각하여 게이트에 사이드월(9)을 형성한다.
이후 제2d도에 도시된 바와 같이 딥 정션(Deep Junction) 이온을 주입하여 고농도 n형 (또는 P형) 소오스/드레인영역(4)을 형성한 다음 Ar 가스등이 포함된 분위기에서 열처리하여 LDD구조의 소오스/드레인을 형성한다.
그리고 전면에 층간 절연막(5)을 형성하고 선택적으로 식각하여 콘택(Contact)을 형성한 다음, 금속배선(6)을 스퍼터링(Sputtering)법으로 형성하여 MOS 트랜지스터를 제작한다.
따라서 본 발명에 따른 대칭적 소오스/드레인 접합형성 방법은 기존의 경사주입 장치를 갖고도 균일한 소오스/드레인 접합을 형성할 수 있으며 또한 접합 깊이도 얇게 조절할 수 있다.

Claims (1)

  1. 제1도전형 반도체 기판(8)에 필드산화막(10) 및 게이트 산화막(1), 폴리실리콘(2), 캡게이트 산화막(11)으로 된 게이트 전극을 형성하는 공정과, 전면에 실리콘(7)층을 증착하고 실리콘(7)층을 저농도 제2도형 이온주입하는 공정과, H2O 또는 O2분위기에서 열처리하여 실리콘(7)층에 주입된 이온이 기판(8)에 저농도 제2도전형 소오스/드레인 영역(3)을 형성하고 실리콘(7)층이 완전 산화되도록 하는 공정과, 전면에 산화막을 증착하고 에치백하여 게이트 전극에 사이드월(9)을 형성하는 공정과, 노출된 기판(8)에 고농도 제2도전형 이온주입하여 LDD구조의 소오스/드레인 영역을 형성하는 공정과, 전면에 층간절연막(5)을 형성하고 상기 소오스/드레인 영역에 콘택을 형성하여 금속배선(6)을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 대칭적 소오스/드레인 접합형성 방법.
KR1019900010609A 1990-07-13 1990-07-13 대칭적 소오스/드레인 접합형성 방법 KR930006141B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900010609A KR930006141B1 (ko) 1990-07-13 1990-07-13 대칭적 소오스/드레인 접합형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010609A KR930006141B1 (ko) 1990-07-13 1990-07-13 대칭적 소오스/드레인 접합형성 방법

Publications (2)

Publication Number Publication Date
KR920003554A KR920003554A (ko) 1992-02-29
KR930006141B1 true KR930006141B1 (ko) 1993-07-07

Family

ID=19301212

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010609A KR930006141B1 (ko) 1990-07-13 1990-07-13 대칭적 소오스/드레인 접합형성 방법

Country Status (1)

Country Link
KR (1) KR930006141B1 (ko)

Also Published As

Publication number Publication date
KR920003554A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
KR900008207B1 (ko) 반도체기억장치
JPH081957B2 (ja) 半導体装置の製造方法
JPH04225529A (ja) 微量の不純物を添加したドレイン（ｌｄｄ）を有する集積回路構造体を製作する改良された方法
US5182222A (en) Process for manufacturing a DMOS transistor
JPH09172173A (ja) 半導体装置及びその製造方法
KR100202048B1 (ko) 전력-mos 반도체 장치의 제조공정 및 그에 따른 장치
KR950001950B1 (ko) 집적회로내의 mos전계효과 트랜지스터 제조방법
KR930006141B1 (ko) 대칭적 소오스/드레인 접합형성 방법
JP3116163B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
KR940005736B1 (ko) 반도체 장치의 소자 제조방법
KR100242379B1 (ko) 수직찬넬 mosfet 및 그 제조방법
JPH05206454A (ja) Ｍｉｓ型半導体装置の製造方法
JPH1064898A (ja) 半導体装置の製造方法
JP2843037B2 (ja) 半導体装置の製造方法
JPS6112390B2 (ko)
JPH0548110A (ja) 半導体素子の製造方法
KR100192364B1 (ko) 모스 트랜지스터 제조방법
KR930009479B1 (ko) 절연게이트형 전계효과 트랜지스터 제조방법
KR100223918B1 (ko) 반도체 소자의 구조 및 제조방법
KR880001956B1 (ko) 반도체 집적회로의 제조방법
KR0124642B1 (ko) 반도체 소자의 제조방법
JPH11176959A (ja) 半導体装置の製造方法
KR0142875B1 (ko) 모오스 에프이티 제조방법
KR930001893B1 (ko) 씨모스 트랜지스터 제조방법
KR970006977B1 (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 17

EXPY Expiration of term