KR0142875B1 - 모오스 에프이티 제조방법 - Google Patents
모오스 에프이티 제조방법Info
- Publication number
- KR0142875B1 KR0142875B1 KR1019890009316A KR890009316A KR0142875B1 KR 0142875 B1 KR0142875 B1 KR 0142875B1 KR 1019890009316 A KR1019890009316 A KR 1019890009316A KR 890009316 A KR890009316 A KR 890009316A KR 0142875 B1 KR0142875 B1 KR 0142875B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- gate
- polysilicon
- forming
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title description 8
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
내용없음.
Description
제1도는 종래의 모오스 FET 제조 공정도.
제2도는 본 발명에 따른 모오스 FET 제조 공정도.
＊도면의 주요부분에 대한 부호의 설명
1 : 필드 산화막 A : 제1폴리 실리콘
B : 제1산화막 C : 게이트가 형성될 부분
D : 제2산화막 E : 게이트 산화막
VT: 문턱전압 G : 게이트
본 발명은 반도체 소자의 제조공정에 관한 것으로, 특히 n+도핑된 폴리실리콘을 이용한 모오스 FET(전계효과 트랜지스터) 제조방법에 관한 것이다.
종래 모오스 FET는 제1도에 도시된 바와같이 P형 기판(P-sub)에 필드 산화막(1)(Field Oxidation)을 형성한 다음, 상기 기판위에 게이트 산화막(2)(gate oxidation)을 형성한다.
이어, 상기 기판의 전면에 문턱전압(VT)을 주입한 후 n+폴리 실리콘을 주착한 후 선택적으로 제거하여 게이트(G)를 형성한다.
그리고 상기 게이트(G)의 양측 사이드에 벽을 형성하고, 상기 게이트 양측의 기판 표면내에 불순물을 주입 확산시켜 소오스 및 드레인(S/D)을 형성한다.
그런데 상기와 같은 방법으로 모오스 FET를 공정할 때에는 소오스/드레인을 형성함에 있어서 소오스/드레인 영역의 깊이가 깊고 문턱전압 인가시는 액티브 영역 전체에 붕소(boron)가 들어가므로 기생 캐패시터가 생기고 또 소오스/드레인에서 콘택트 오픈과 메탈 증착시 사이즈가 작아짐에 따라 스텝 커버레이즈의 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제2도에서, P형 기판(p-sub)위에 필드 산화막(1)을 형성하고, 상기 기판위의 활성영역에 제1n+폴리실리콘(A)을 증착하고, 상기 제1폴리실리콘(A)위의 제1산화막(SiO2)(B)을 형성한다.
이어, 후공정에서 게이트 형성을 상기 제1산화막(B)과 제1폴리실리콘(A)을 에칭하여 게이트가 형성될 부분(C)을 정의한다.
이어서, 상기 게이트가 형성될 부분(C)을 포함한 기판의 전면에 열산화공정을 실시하여 제2산화막(SiO2)(D)을 형성하고, 전면에 문턱전압(VT) 조절용 이온을 주입한다.
그리고 상기 제2산화막(D) RIE(Reactive Ion Etching) 산화물 처리하여 상기 제2산화막(D)을 소정깊이로 식각하여 게이트 산화막(E)을 형성한다.
이어서, 상기 게이트 산화막(E)을 포함한 기판의 전면에 제2n+폴리 실리콘을 증착한 후, 선택적으로 제거하여 게이트가 형성될 부분(C)에 게이트(G)을 형성함으로써 모오스 FET 제조공정을 끝낸다.
따라서 본 발명은 n+폴리 실리콘으로 소오스/드레인을 형성하므로 소오스/드레인 영역의 깊이를 얇게 할 수 있고, 문턱전압(VT)조절용 이온주입시 채널영역에만 주입되므로 기생 캐패시터를 줄일 수 있으며, n+폴리 실리콘으로 콘택트를 형성하므로 디바이스(device)가 스케일 다운(scale down) 다운 되어도 쉽게 형성할 수 있고 전체적인 모오스 FET 제조방법이 간단하여 양산 적용이 용이한 효과가 있다.
Claims (3)
- 제1도전형 기판위에 필드산화막을 형성한 후 상기 기판위의 활성영역에 제1폴리 실리콘과 제1산화막을 차례로 형성하는 공정; 상기 제1산화막 및 제1폴리 실리콘을 선택적으로 제거하여 게이트 영역을 정의하는 공정; 상기 게이트 영역을 포함한 반도체 기판의 전면에 제2산화막을 형성하는 공정; 상기 기판의 전면에 문턱전압 조절용 불순물 이온을 주입하는 공정; 상기 제2산화막을 반응이온 에칭법에 의해 선택적으로 제거하여 게이트 산화막을 형성하는 공정; 상기 반도체 기판의 전면에 제2폴리 실리콘을 형성한 후 선택적으로 제거하여 게이트 영역에 게이트 전극을 형성하는 공정을 포함하여 형성함을 특징으로 하는 모오스 FET 제조방법.
- 제1항에 있어서, 상기 제1, 제2폴리 실리콘은 n+형 폴리 실리콘으로 형성함을 특징으로 하는 모오스 FET 제조방법.
- 제1항에 있어서, 상기 제1폴리 실리콘을 소오스/드레인 영역으로 사용함을 특징으로 하는 모오스 FET 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890009316A KR0142875B1 (ko) | 1989-06-30 | 1989-06-30 | 모오스 에프이티 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890009316A KR0142875B1 (ko) | 1989-06-30 | 1989-06-30 | 모오스 에프이티 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910001941A KR910001941A (ko) | 1991-01-31 |
| KR0142875B1 true KR0142875B1 (ko) | 1998-08-17 |
Family
ID=19287712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890009316A KR0142875B1 (ko) | 1989-06-30 | 1989-06-30 | 모오스 에프이티 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0142875B1 (ko) |
-
1989
- 1989-06-30 KR KR1019890009316A patent/KR0142875B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR910001941A (ko) | 1991-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595919A (en) | Method of making self-aligned halo process for reducing junction capacitance | |
| KR100223847B1 (ko) | 반도체 소자의 구조 및 제조 방법 | |
| JPH04269873A (ja) | 逆シリサイドｔ型ゲート構造を有するトランジスタ | |
| KR0142875B1 (ko) | 모오스 에프이티 제조방법 | |
| KR0170515B1 (ko) | Gold구조를 갖는 반도체장치 및 그의 제조방법 | |
| KR940004415B1 (ko) | Mos fet 제조방법 및 그 구조 | |
| KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
| KR0132491B1 (ko) | 모스트랜지스터 제조방법 | |
| KR0172044B1 (ko) | 반도체 소자의 제조방법 | |
| KR940002781B1 (ko) | 곡면 이중 게이트를 갖는 반도체 장치의 제조방법 | |
| KR100192473B1 (ko) | 씨모스 소자 제조방법 | |
| KR930001893B1 (ko) | 씨모스 트랜지스터 제조방법 | |
| KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
| KR0156147B1 (ko) | 씨모스 제조방법 | |
| KR100223918B1 (ko) | 반도체 소자의 구조 및 제조방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| KR0172815B1 (ko) | 트랜치형 시모스 인버어터 제조방법 | |
| KR940002777B1 (ko) | Mos 트랜지스터 제조방법 | |
| KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
| KR930001565B1 (ko) | 씨 모스 트랜지스터 제조방법 | |
| KR100477542B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR0157872B1 (ko) | 모스형 전계효과 트랜지스터 및 그 제조방법 | |
| KR930009479B1 (ko) | 절연게이트형 전계효과 트랜지스터 제조방법 | |
| KR0170513B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100422823B1 (ko) | 모스트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090327 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |