KR100422823B1 - 모스트랜지스터제조방법 - Google Patents

Abstract

본 발명은 반도체 기판에 게이트 형성 보조막을 형성하는 단계; 게이트 전극 마스크를 사용하여 게이트 형성 부위의 상기 보조막을 제거되는 부위의 폭이 점점 적어지는 형상으로 경사식각 하는 단계; 노출된 실리콘 기판을 열 산화시켜 게이트 산화막을 형성하는 단계; 전체구조 상부에 게이트 전도막을 형성하는 단계; 상기 게이트 마스크를 다시 사용하여 상기 전도막을 패터닝하고 상기 보조막을 제거하는 단계; 및 경사 이온주입으로 저농도 불순물을 이온주입하여 상기 반도체 기판의 표면에 저농도 불순물 영역을 형성하는 단계; 수직으로 고농도 불순물을 이온주입하여 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 모스트랜지스터 제조 방법에 관한 것으로, 경사식각 기술을 이용하여 기존의 장비 능력 한계 보다 한 단계 낮은 사이즈의 모스트랜지스터를 구현함으로써 소자의 고집적화 및 비용절감의 효과가 있고, 스페이서를 형성하지 않아도 됨으로 공정이 단순하여 공정 속도를 향상시킨다.

Description

모스트랜지스터 제조 방법

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 고집적화에 상응하는 숏채널(Short Channel) 모스트랜지스터(MOSFET)를 제조하는 방법에 관한 것이다.

일반적으로, 반도체 소자의 집적도가 증가함에 따라 모스트랜지스터의 게이트도 미세한 선폭을 요구하고 있으나 종래의 리소그라피 공정 능력 한계로 인해 아주 미세한 선폭을 형성하는데는 어려움이 따르고 있다.

또한, 종래에는 게이트 패터닝 후, 저농도 불순물 이온주입에 의해 LDD(Lightly Doped Drain)을 형성하고, 게이트 측벽에 스페이서를 형성한 다음, 고농도 불순물 이온주입을 실시하여 소오스/드레인 접합을 형성하고 있는 바, 게이트 전극에 의해 자기정렬(Self-align) 방식으로 접합층이 형성되므로 마스크 작업은 게이트 전극 패터닝시에만 실시하지만 게이트 측벽에 별도의 스페이서를 만들어야 하기 때문에 스페이서 형성을 위한 공정이 추가되어 공정이 복잡하며, 스페이서의 폭만큼 소자의 고집적화는 저하된다.

본 발명은 게이트 측벽에 스페이서를 형성하지 않고서 숏채널 모스트랜지스터를 구현하여 공정 단순화 및 소자 고집적화를 가능하도록 하는데 적합한 모스트랜지스터 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 모스트랜지스터 제조 방법에 있어서, 실리콘기판 상에 게이트 형성용 보조막을 형성하는 단계, 게이트 마스크를 사용하여 게이트 형성 부위의 상기 보조막을 식각하여 상기 실리콘기판의 일부를 노출시키되, 상기 보조막이 제거되어 형성되는 홈의 폭이 하부로 갈수록 점점 적어지도록 상기 식각을 경사식각으로 실시하는 단계; 상기 노출된 실리콘기판을 열산화시켜 게이트 산화막을 형성하는 단계; 전체구조 상부에 게이트 전도막을 형성하는 단계; 및 상기 게이트 마스크를 사용하여 상기 전도막을 식각하고 상기 보조막을 제거하는 단계; 경사 이온주입으로 저농도 불순물을 이온주입하여 상기 반도체 기판의 표면에 저농도 불순물 영역을 형성하는 단계; 및 기판에 수직으로 고농도 불순물을 이온주입하여 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

제 1 도 내지 제 5 도는 본 발명의 바람직한 실시예에 따른 모스트랜지스터 제조 공정도로서, 실리콘 기판(1)에 게이트 패턴 형성용 보조막으로서 화학기상증착(CVD)에 의해 산화막(2)을 증착한 다음, 게이트 전극 마스크를 사용하여 마스크 작업을 통해 감광막 패턴(3)을 형성한다.

이어서, 제 2 도와 같이 식각되어 제거되는 부위의 폭이 점점 적어지는 경사식각을 통해 게이트 형성 부위의 실리콘 기판이 노출되도록 산화막(2)을 식각한다.

이어서, 제 3 도와 같이 상기 감광막 패턴(3)을 제거하고 열 산화(thermal oxidation) 공정으로 노출된 실리콘 기판(1)에 게이트 산화막(4)을 형성하고 게이트 전극용 도핑된 폴리실리콘막(5)을 전체구조 상부에 증착한다.

이어서, 제 4 도와 같이 다시 게이트 마스크를 사용한 리소그라피공정으로 폴리실리콘막(5)을 식각하고, 산화막(2)을 습식으로 제거하면, 하부는 좁고 상부는 넓은 게이트 형상이 형성한다. 이때, 열 산화막인 게이트 산화막(4)과 CVD 산화막(2)의 식각비율이 다르므로 게이트 산화막(4)은 손상을 받지 않는다.

이어서, 제 5 도와 같이 폴리실리콘막의 경사진 만큼 경사를 주어 저농도 불순물(N^-) 이온주입을 두번 진행하여 LDD(Lightly Doped Drain)을 형성하고, 기판과 수직으로 고농도 불순물(N⁺) 이온주입을 실시하여 소오스/드레인(6)을 완성한다.

저농도 및 고농도 불순물 이온주입은 통상적인 모스트랜지스터 처럼 자기정렬로 진행한다.

본 발명은 경사식각 기술을 이용하여 기존의 장비 능력 한계 보다 한 단계 낮은 사이즈의 모스트랜지스터를 구현함으로써 소자의 고집적화 및 비용절감의 효과가 있고, 스페이서를 형성하지 않아도 됨으로 공정이 단순하여 공정 속도를 향상시킨다.

제 1 도 내지 제 5 도는 본 발명의 바람직한 실시예에 따른 모스트랜지스터 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명 *

1 : 실리콘 기판 2 : 산화막

3 : 감광막 패턴 4 : 게이트 산화막

5 : 폴리실리콘막 6 : 소오스/드레인

Claims (2)

1. 모스트랜지스터 제조 방법에 있어서,

   실리콘기판 상에 게이트 형성용 보조막을 형성하는 단계;

   게이트 마스크를 사용하여 게이트 형성 부위의 상기 보조막을 식각하여 상기 실리콘기판의 일부를 노출시키되, 상기 보조막이 제거되어 형성되는 홈의 폭이 하부로 갈수록 점점 적어지도록 상기 식각을 경사식각으로 실시하는 단계;

   상기 노출된 실리콘기판을 열산화시켜 게이트 산화막을 형성하는 단계;

   전체구조 상부에 게이트 전도막을 형성하는 단계; 및

   상기 게이트 마스크를 사용하여 상기 전도막을 식각하고 상기 보조막을 제거하는 단계;

   경사 이온주입으로 저농도 불순물을 이온주입하여 상기 반도체 기판의 표면에 저농도 불순물 영역을 형성하는 단계; 및

   기판에 수직으로 고농도 불순물을 이온주입하여 소오스/드레인을 형성하는 단계

   를 포함하는 것을 특징으로 하는 모스트랜지스터 제조 방법.
2. 제 1 항에 있어서,

   상기 게이트 산화막은 열 산화막이며, 상기 보조막은 상기 열 산화막과 식각 선택비를 갖는 CVD 산화막인 것을 특징으로 하는 모스트랜지스터 제조 방법.