KR100209220B1 - 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법 - Google Patents

엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법 Download PDF

Info

Publication number
KR100209220B1
KR100209220B1 KR1019950041735A KR19950041735A KR100209220B1 KR 100209220 B1 KR100209220 B1 KR 100209220B1 KR 1019950041735 A KR1019950041735 A KR 1019950041735A KR 19950041735 A KR19950041735 A KR 19950041735A KR 100209220 B1 KR100209220 B1 KR 100209220B1
Authority
KR
South Korea
Prior art keywords
gate
polycrystalline silicon
forming
film
silicon film
Prior art date
Application number
KR1019950041735A
Other languages
English (en)
Other versions
KR970030896A (ko
Inventor
최국선
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950041735A priority Critical patent/KR100209220B1/ko
Publication of KR970030896A publication Critical patent/KR970030896A/ko
Application granted granted Critical
Publication of KR100209220B1 publication Critical patent/KR100209220B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 핫캐리어에 대한 내성과 전류구동능력이 우수하고, 공정이 매우 단순화된 완전 오버랩된 LDD(Lightly Doped Draln) 구조를 갖는 모스 트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명의 반도체 소자의 제조방법은 실리콘 기판상에 게이트 절연막과 다결정 실리콘막을 형성하는 공정과, 다결정 실리콘막에 게이트 형성용 감광막을 형성하는 공정과, 감광막을 마스크로 하여 다결정 실리콘막을 1차로 식각하는 공정과, 고농도의 불순물을 이온주입하여 고농도의 소오스/드레인 영역을 형성하는 공정과, 다결정 실리콘막을 2차로 식각하여 완만한 측면을 갖는 게이트를 형성하는 공정과, 기판으로 저농도의 불순물을 이온주입하여 고농도의 불순물 영역과 인접한 저농도의 불순물 영역을 형성하는 공정을 포함한다.

Description

엘디디(LDD) 구조를 갖는 모스 트랜지스터 제조 방법
제1도(a)-(c)는 종래의 LDD 구조를 갖는 모스 트랜지스터 제조 공정 단면도.
제2도는 본 발명의 일실시예에 따른 완전 오버랩된 LDD 구조를 갖는 모스 트랜지스터의 단면도.
제3도(a)-(e)는 제3도의 LDD 모스 트랜지스터의 제조 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 게이트 절연막
23 : 다결정 실리콜막 24 : 감광막
25 : 고농도 불순물 26 : 고농도 소오스/드레인 영역
27 : 게이트 28 : 저농도 불순물
29 : 저농도 소오스/드레인 영역
본 발명은 LDD 구조를 갖는 모스 트랜지스터 및 그 제조 방법에 관한 것으로 특히 핫캐리어에 대한 내성과 전류구동능력이 우수하고, 공정이 매우 단순화된 완전 오버랩된 LDD(Lightly Doped Drain) 구조를 갖는 모스 트랜지스터 및 그 제조 방법에 관한 것이다.
반도체 소자의 트랜지스터 제조시 서브 마이크론(sub-micron) 이하의 소자에서 소오스/드레인으로 사용되는 불순물 영역을 LDD 구졸 채택하는 경우가 많다.
종래 기술에 따른 LDD 구조를 갖는 모스 트랜지스터 제조 방법을 제1도를 참조하여 설명한다.
먼저, 제1도(a)와 같이 반도체 기판인 p형 실리콘 기판(11) 상에 통상적인 게이트 형성 공정에 의해 게이트 절연막(12)과 게이트(13)를 형성한다.
다음으로, 제1도(b)와 같이 게이트(13)를 마스크로하여 실리콘 기판(11)에 저농도의 n-형 불순물(14)을 이온주입하여 저농도의 n-형 소오스/드레인 영역(15)을 형성한다.
다음으로, 제1도(c)와 같이 실리콘 기판(11) 전면에 걸쳐 절연막을 형성한 후 이방성 식각하여 게이트(13)의 양측에 스페이서(16)를 형성한다.
이어서, 게이트(13)와 측벽 스페이서(16)를 마스크로하여, 실리콘 기판(11) 내에 고농도의 n+형 불순물(17)을 이온주입하여 고농도의 n+형 소오스/드레인 영역(18)을 형성한다. 이로써, 반도체 소자의 소오스/드레인 영역으로 작용차는 LDD 구조의 불순물 영역이 형성된다.
그러나, 상기한 바와 같이 통상의 스페이서 형성 공정을 이용한 LDD 구조를 갖는 종래의 방법은 공정이 복잡하고, 소자가 고집적화되어 채널 길이가 짧아짐에 따라 핫캐리어의 효과가 더욱 더 심각하게 대두되는 문제점이 있다.
핫캐리어 효과를 해결하기 위한 방법으로 역 T형 LDD(ITLDD, Inverse T type LDD) 또는 LATID(Large Angle Tilt Implanted Drain) 구조가 채택되고 있는데, 이 경우에도 제조 공정이 복잡한 문제점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 핫캐리어에 대한 내성이 강하고, 전류구동능력이 우수한 완전 오버랩된 LDD 구조를 갖는 모스 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 게이트 절연막 및 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막 상에 게이트 형성용 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 이용하여 상기 다결정 실리콘막을 식각하는 단계; 고농도의 불순물을 이온주입하여 고농도의 소오스 및 드레인 영역을 형성하는 단계: 상기 다결정 실리콘막을 습식식각하여 그 측면이 경사진 게이트를 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 게이트의 중심부를 이온주입 마스크로 이용하여 실리콘 기판에 저농도의 불순물을 이온주입해서, 고농도의 불순물 영역과 인접하며 상기 경사진 게이트의 측면과 완전히 오버랩(overlap)되는 저농도의 불순물 영역물 형성하는 단계를 포함하는 LDD 구조를 갖는 모스 트랜지스터 제조 방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예에 따른 LDD 구조를 갖는 모스 트랜지스터 제조 방법을 설명한다.
제2도는 본 발명의 일실시예에 따른 LDD 구조를 갖는 모스 트랜지스터의 단면 구조를 도시한 것으로, 반도체 기판인 p형 실리콘 기판(21) 상에 형성된 게이트 절연막(22), 저면이 상면보다 넓은 폭을 갖으며 저농도 소오스/드레인 영역(29)을 덮는 게이트(17), 저농도 소오스/드레인 영역(29) 및 고농도 소오스/드레인 영역(26)을 보이고 있다.
제2도와 같이 본 발명에 따른 LDD 구조를 갖는 모스 트랜지스터는 통상의 사진공정에 의해 정의할 수 있는 트랜지스터의 채널길이(L) 보다 2d(여기서 d는 저농도 소오스/드레인의 길이) 만큼 짬은 채널 길이를 갖는다. 따라서, 통상의 사진공정을 이용하여 종래 보다 짧은 채널 길이를 갖는 모스 트랜지스터의 제조가 가능하다.
또한, 본 발명의 LDD 구조는 저농도의 소오스/드레인 영역(29)이 게이트(27)와 완전히 오버랩된 구조를 가지므로, 핫캐리어 효과에 대한 우수한 내성을 갖는다.
제3도를 참조하여 본 발명의 일실시예에 따른 LDD 구조의 트랜지스터 제조방법을 설명한다.
먼저, 제3도(a)에 도시한 바와 같이, 실리콘 기판(21)상에 산화막으로된 게이트 절연막(22)과 다결정 실리콘막(23)을 차례로 형성한다.
다음으로, 제3도(b)에 도시한 바와 같이, 다결정 실리콘막(23) 상에 감광막(24)을 도포하고 패터닝하여 게이트가 형성될 지역에만 감광막(24)을 남겨둔다. 감광막(24)을 마스크로 다결정 실리콘막(23)을 식각한다.
다음으로, 제3도(c)에 도시한 바와 같이 감광막(24)을 마스크로하여 기판으로 고농도의 n'형 불순물(25)을 이온주입하여 다결정 실리콘막(23)의 양측 기판(21)내에 고농도의 n'형 불순물 영역(26)을 형성한다.
다음으로, 제3도(d)와 같이, 상기 감광막(24)을 식각마스크로 이용하여 다결정 실리콘막(23)을 습식식각하여 완만한(smooth)한 측면을 갖는 게이트(27)를 형성한다. 다음으로, 다결정 실리콘막(23)은 게이트 절연막(24)인 산화막에 대한 다결정 실리콘막의 식각선택비가 우수한 매우 큰 식각액을 이용하여 습식식각한다.
다음으로, 제3도(e)와 같이 감광막(24)을 제거한 후 기판으로 저농도의 n-형 불순물(28)을 이온주입하여 게이트(27)의 완만한 측면과 완전히 오버랩되는 저농도의 n-형 소오스/드레인 영역(29)을 형성한다.
상기 저농도의 소오스/드레인 영역(29) 형성을 위한 불순물의 이온주입 공정시 저농도의 불순물이 완만한 측면의 두께가 얇은 게이트(27)를 통해 기판으로 이온주입되어, 저농도의 소오스/드레인(29)이 고농도의 소오스/드레인 영역(26)과 인접하여 형성된다.
상기와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 폴리실리콘막으로된 게이트 측면이 경사지게 한 후 이를 마스크로 이용하여 저농도의 소오스/드레인 영역을 형성하여 줌으로써, 간단한 공정으로 LDD 구조를 갖는 모스 트랜지스터를 제조 할 수 있는 이점이 있다.
둘째, 통상의 사진 공정을 이용하여 종래 보다 짧은 채널 길이를 갖는 모스 트랜지스터의 제조가 가능하여 고집적 소자의 제조에 유리한 이점이 있다.
셋째, 본 발명의 LDD 구조는 저농도의 소오스/드레인 영역(29)이 게이트(27)와 완전히 오버랩된 구조를 가지므로, 통상의 ITLDD 구조에서 얻어지는 효과인 핫캐리어 효과에 대한 내성을 증가시킬 수 있다.
넷째, 소오스/드레인 영역을 형성하기 위한 별도의 스페이서 형성 공정을 생략할 수 있어 공정의 단순화를 도모할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (1)

  1. LDD(Lightly Doped Drain) 구조를 갖는 모스 트랜지스터 제조방법에 있어서, 실리콘 기판 상에 게이트 절연막 및 다결정 실리콘막을 형성하는 단계; 상기 다결정 실리콘막 상에 게이트 형성용 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로 이용하여 상기 다결정 실리콘막을 식각하는 단계; 고농도의 불순물을 이온주입하여 고농도의 소오스 및 드레인 영역을 형성하는단계; 상기 다결정 실리콘막을 습식식각하여 그 측면이 경사진 게이트를 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 및 상기 게이트의 중심부를 이온주입 마스크로 이용하여 실리콘 기판에 저농도의 불순물을 이온주입해서, 고농도의 불순물 영역과 인접하며 상기 경사진 게이트의 측면과 완전히 오버랩(overlap)되는 저농도의 불순물 영역을 형성하는 단계를 포함하는 LDD 구조를 갖는 모스 트랜지스터 제조 방법.
KR1019950041735A 1995-11-16 1995-11-16 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법 KR100209220B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041735A KR100209220B1 (ko) 1995-11-16 1995-11-16 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041735A KR100209220B1 (ko) 1995-11-16 1995-11-16 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR970030896A KR970030896A (ko) 1997-06-26
KR100209220B1 true KR100209220B1 (ko) 1999-07-15

Family

ID=19434384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041735A KR100209220B1 (ko) 1995-11-16 1995-11-16 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR100209220B1 (ko)

Also Published As

Publication number Publication date
KR970030896A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
KR930009128A (ko) 비대칭적으로 얇게 도핑된 드레인-금속 산화물 반도체 전계효과 트랜지스터(ldd mosfet) 제조 방법
KR0150105B1 (ko) 반도체 소자의 트랜지스터 제조방법
US6057582A (en) Semiconductor device with gate electrode having end portions to reduce hot carrier effects
KR19980020943A (ko) 절연막 터널링 트랜지스터 및 그 제조방법
KR100218299B1 (ko) 트랜지스터 제조방법
KR100209220B1 (ko) 엘디디(ldd)구조를 갖는 모스 트랜지스터 제조방법
JP3049496B2 (ja) Ｍｏｓｆｅｔの製造方法
KR100227644B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR0186071B1 (ko) 모스전계효과트랜지스터 제조방법
KR100298874B1 (ko) 트랜지스터의형성방법
KR100375600B1 (ko) 트랜지스터 및 그의 제조 방법
JP2000077659A (ja) 半導体素子
KR0166043B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR19990011414A (ko) 반도체 소자의 제조방법
KR0172832B1 (ko) 반도체소자 제조방법
KR100194618B1 (ko) 모스 트랜지스터의 제조방법
KR0140811B1 (ko) 트랜지스터 제조 방법
KR100304975B1 (ko) 반도체소자제조방법
KR100448166B1 (ko) Ｍｏｓ 소자의 게이트 산화막 제조 방법
KR100422823B1 (ko) 모스트랜지스터제조방법
KR100444771B1 (ko) 반도체장치의 제조방법
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR0161848B1 (ko) 반도체소자 제조방법
KR0157902B1 (ko) 반도체 소자 제조방법
KR0186021B1 (ko) Ldd구조의 트랜지스터 제조 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050318

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee