KR100194618B1 - 모스 트랜지스터의 제조방법 - Google Patents

Abstract

본 발명은 모스 트랜지스터의 제조방법에 관한 것으로서, 제1도전형의 반도체 기판 상에 게이트 산화막과 감광막을 형성하는 공정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측 보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구 내에 반도체 기판과 접촉되며 머리 부분의 일측이 타측보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것은 소정 부분 중첩되는 저농도영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도영역이 잔류되도록 고농도의 소오스 및 드레인영역을 형성하는 공정을 구비한다.

따라서, 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항 값을 가지므로 소자의 고속 동작이 가능하며, 소오스영역에 저농도영역이 없으므로 소오스영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되고, 또한, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도영역을 형성하므로 공정이 간단해진다.

Description

모스 트랜지스터의 제조방법

제1도(a) 내지(d)는 종래 기술에 따른 모스 트랜지스터의 제조 공정도.

제2도(a) 내지(d)는 본 발명에 따른 모스 트랜지스터의 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

21 : 실리콘 기판 23 : 게이트 산화막

25 : 감광막 27 : 개구

29 : 게이트 전극 31 : 저농도영역

32 : 소오스영역 33 : 드레인영역

본 발명은 LDD(Lightly Doped Drain) 구조를 갖는 모스 트랜지스터의 제조방법에 관한 것으로서, 특히, 비대칭 T형 게이트를 형성함으로써 게이트 저항을 줄이고 저농도 도핑 영역을 드레인에 한정시킬 수 있는 모스 트랜지스터의 제조방법에 관한 것이다.

일반적으로 실리콘 기판을 이용한 고속 디지탈(digital) 집적회로(Integrated Circuits : IC)에 적용하기 위해서는 낮은 게이트 저항과 안정된 소자의 특성이 요구된다.

따라서, 선폭이 서브 미크론(submicron) 크기 이하인 모스 트랜지스터부터는 드레인영역의 전계를 낮춤으로써 짧은 채널 효과(short channel effect)를 감소시켜 소자의 동작 특성을 향상시킬 수 있는 LDD(Lightly Doped Drain) 구조가 채택되었다.

또한, 게이트 저항을 낮추기 위해 게이트 전극을 불순물이 도핑된 다결정실리콘에서 고융점 금속(refractory metal)이 포함된 실리사이드(silicide)로 형성하였다.

제1도(a) 내지(d)는 종래 기술에 따른 모스 트랜지스터의 제조 공정도이다.

제1도(a)를 참조하면, p형 실리콘 기판(1) 상에 열산화 방법에 의해 게이트 산화막(3)을 성장하고, 이 게이트 산화막(3)의 상부에 금속박막 혹은 다결정 실리콘 박막(5)을 증착한다.

제1도(b)를 참조하면, 상기 금속박막 혹은 다결정 실리콘 박막(5)을 통상의 포토리쏘그래피 방법에 의해 패터닝하여 게이트 전극(7)을 형성한다.

그리고, 상기 게이트 전극(7)을 마스크로 이용하여 상기 실리콘 기판(1)의 노출된 부분에 As 또는 P 등의 n형 불순물을 이온 주입하고 열처리하여 LDD 구조를 실현하기 위한 저농도영역(9)을 형성한다.

제1도(c)를 참조하면, 상술한 구조의 전 표면에 실리콘산화막 또는 실리콘질화막 등의 절연막을 화학기상증착(CVD : Chemical Vapor Deposition)방법으로 증착한다.

그리고, 장기 절연막을 반응성 이온 에치(RIE : Reactive Ion Etch) 방법으로 상기 게이트 산화막(3) 및 게이트 전극(7)이 노출되도록 에치 백하여 상기 게이트 전극(7)의 측면에 측벽(sidewall spacer : 11)을 형성한다.

제1도(d)를 참조하면, 상기 저농도영역(9)을 형성하는 방법과 동일한 방법에 의해 As 또는 P 등의 n형 불순물의 도우즈(dosage) 만을 증가시켜 이온 주입하고 열처리하여 고농도영역인 소오스 및 드레인영역(12)(13)을 형성한다.

그러나, 상술한 종래의 LDD 구조를 갖는 모스 트랜지스터는 드레인영역의 전계를 낮추기 위한 저항이 큰 저농도영역이 소오스영역에도 형성되어 전압 강하가 증가되므로 소자의 성능 향상 및 짧은 채널 효과의 감소에 한계가 있어 소자의 동작 특성을 향상시키기 어려운 문제점이 있었다.

또한, 저농도영역을 형성하기 위해 게이트 전극의 측면에 측벽을 형성하여야 하므로 공정이 복잡해지는 문제점이 있었다.

그리고, 게이트 전극의 단면적이 작으므로 저항이 증가되므로 소자의 고속 동작이 어려운 문제점이 있었다.

따라서, 본 발명의 목적은 저농도영역을 드레인영역에만 형성시켜 짧은 채널 효과를 감소시켜 소자의 동작 특성을 향상시킬 수 있는 모스 트랜지스터의 제조방법을 제공함에 있다.

본 발명의 다른 목적은 저농도영역을 간단하게 형성할 수 있는 모스 트랜지스터의 제조방법을 제공함에 있다.

본 발명의 또 다른 목적은 게이트저항을 감소시켜 고속 동작이 가능한 모스 트랜지스터의 제조방법들 제공함에 있다.

상기 목적들을 달성하기 위한 본 발명에 따른 모스 트랜지스터의 제조방법은 제1도전형의 반도체 기판 상에 게이트 산화막과 감광막을 형성하는 공정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측 보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막을 제거하여 반도체 기판을 노출시키고 상기 개구내에 반도체 기판과 접촉되며 머리 부분이 일측이 타측 보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하고 열처리하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것은 소정 부분 중첩되는 저농도영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도영역이 잔류되도록 고농도의 소오스 및 드레인영역을 형성하는 공정을 구비한다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

제2도(a) 및(d)는 본 발명에 따른 모스 트랜지스터의 제조 공정도이다.

제2도(a)를 참조하면, p형 실리콘 기판(21) 상에 열산화 방법에 의해 게이트 산화막(23)을 성장하고, 이 게이트 산화막(23)의 상부에 포지티브형의 감광막(25)을 도포하고 연화 건조한다.

그리고, 상기 감광막(25)의 소정 부분을 소정 마스크(도시되지 않음)를 이용하여 파장이 짧은 자외선(deep UV)으로 노광시킨 후 재차 상기 마스크의 패턴과 폭이 서로 다른 마스크를 소정 부분이 중첩되게 이동시켜 노광시키고 현상하여 상기 게이트 산화막(23)을 노출시키는 비대칭 T형을 갖는 개구(27)를 형성한다.

상기에서, 2번의 노광을 하는데, 1번 노광시 소정 노광량, 예를 들면, 절반의 노광량으로 노광한다.

그러므로, 상기 감광막(25)은 마스크가 2번 중첩된 부분이 게이트 산화막(23)이 노출되게 모두 제거되고 마스크가 1번만 대응된 부분이 소정 두께, 예를 들면, 절반 두께가 남게되어 비대칭 T형의 개구(27)가 형성된다.

제2도(b)를 참조하면, 상기 개구(27)에 의해 노출된 게이트 산화막(22) 부분에 전자선 증착 방법으로 금속을 증착하여 게이트 전극(29)을 형성한다.

이때, 상기 개구(27) 외부의 감광막(25)의 상부에도 상기 게이트 전극(29)을 형성하는 금속이 증착된다.

상기에서, 게이트 전극(27)이 비대칭 T자형을 갖는 개구(27) 내에 형성되므로 중심축의 일측의 머리 부분이 타측의 머리 부분 보다 큰 비대칭 T자형을 갖게 된다.

그리고, 상기 감광막(25)을 리프트-오프(lift-off) 방법으로 제거한다.

이 때, 상기 감광막(25)의 상부에 증착된 상기 게이트 전극(29)을 형성하는 금속도 함께 제거된다.

제2도(c)를 참조하면, 상기 게이트 전극(27)을 마스크로 사용하여 상기 반도체 기판(21)에 As 또는 P 등의 n형 불순물을 머리 부분이 큰 일측에서 소정 각도(θ), 예를 들면, 30~90°의 각도로 이온 주입하여 LDD 구조를 실현하기 위한 저농도영역(31)을 형성한다.

이 때, 상기 저농도영역(31)은 일측에 형성된 것이 상기 게이트 전극(29)의 다리 부분과 소정 부분이 중첩되며, 타측에 형성된 것은 게이트 전극(29)의 다리 부분과 이격된다.

제2도(d)클 참조하면, 상기 게이트 전극(29)을 마스크로 하여 저농도 영역(31)과 동일한 불순물인 As 또는 P 등의 n형 불순물의 도우즈(dosage) 만을 증가시켜 수직으로 이온 주입하고 열처리하여 고농도영역인 소오스 및 드레인영역(32)(33)을 형성한다.

이 때, 상기 게이트 전극(29) 타측에 형성된 저농도영역(31)은 고농도로 형성된 소오스영역(32)에 흡수되어 사라진다.

그리고, 상기 게이트 전극(29) 일측에 형성된 저농도영역(31)은 상기 게이트 전극(29)의 머리 부분의 하부에 고농도의 드레인영역(33)을 형성하기 위한 불순물이 주입되지 않으므로 게이트 전극(29)과 드레인영역(33) 사이에 잔류하게 된다.

즉, 짧은 채널 효과를 감소시키기 위한 저농도영역(31)이 드레인영역(33) 쪽에만 형성된다.

따라서, 본 발명은 게이트 머리 부분의 단면적이 넓어 낮은 게이트 저항값을 가지므로 소자의 고속 동작이 가능하며, 또한, 소오스영역에 저농도영역이 없으므로 소오스영역에서 전압의 강하가 감소되어 소자의 성능이 향상되고 채널의 길이가 줄어드는 효과가 없어지므로 소자의 신뢰성이 향상되는 잇점이 있다.

그리고, 별도의 측벽을 형성하지 않고 게이트 전극을 이용하여 저농도영역을 형성하므로 공정이 간단해지는 잇점이 있다.

Claims (3)

1. 제1도전형의 반도체 기판 상에 게이트 산화막과 감광막을 형성하는 공정과, 상기 감광막을 폭이 서로 다른 패턴을 갖는 마스크를 이용하여 소정 부분이 중첩되도록 이동시키면서 2번 노광시키고 현상하여 상기 마스크들이 2번 중첩된 부분의 게이트 산화막이 노출되게 모두 제거되고 마스크들이 1번만 대응된 부분이 소정 두께가 남게되며 상기 소정 두께가 남는 부분의 일측이 타측 보다 폭이 큰 비대칭 T형의 개구를 형성하는 공정과, 상기 개구에 의해 노출된 부분의 게이트 산화막과 접촉되며 머리 부분이 일측이 타측 보다 폭이 큰 비대칭 T형의 게이트 전극을 형성하고 상기 감광막을 제거하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 머리 부분이 큰 일측에서 소정 각도로 제1이온 주입하여 상기 게이트 전극의 다리 부분과 타측에 형성된 것은 이격되며 일측에 형성되는 것은 소정 부분 중첩되는 저농도영역을 형성하는 공정과, 상기 게이트 전극을 마스크로 사용하여 상기 반도체 기판에 제2도전형의 불순물을 고농도로 수직으로 제2이온 주입하고 열처리하여 게이트 전극의 타측에서 상기 저농도영역을 포함하고 일측에서 상기 게이트 전극과 사이에 저농도영역이 잔류되도록 고농도의 소오스 및 드레인영역을 형성하는 공정을 구비하는 모스 트랜지스터의 제조방법.
2. 제1항에 있어서, 상기 감광막이 포지티브형인 모스 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 제1이온 주입시 30~90°의 경사각을 갖는 모스 트랜지스터의 제조방법.