KR19990018405A - 반도체소자를 제조하기 위한 ldd 구조의 형성방법 - Google Patents

Abstract

본 발명은 반도체소자를 제조하기 위한 공정중에서 LDD 구조를 형성하는 방법에 관한 것이다. 본 발명에 의한 LDD 구조의 형성방법은 (a) 게이트전극이 형성된 제1 도전형의 반도체기판상의 전면에, 상기 게이트전극의 상부면과 양 측벽 및 상기 제1 도전형의 반도체기판의 표면을 소정의 두께로 덮는 실리콘 산화막을 형성하는 단계 (b) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 게이트전극을 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 저농도로 주입하는 단계 및 (c) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 상기 게이트전극의 상부면과 양 측벽을 덮는 포토레지스트 패턴을 형성한 후, 이를 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 고농도로 주입함으로써 LDD(Lightly Doped Drain)구조의 소오스/ 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체소자를 제조하기 위한 ＬDＤ 구조의 형성방법

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 LDD 구조의 형성방법에 관한 것이다.

MOS 메모리소자에서는 통상적으로 소오스와 드레인 사이의 전계(electric field)에 의한 핫 캐리어 효과(hot carrier effects) 때문에 문턱전압(V_th) 변동, 기판전류(I_sub) 증가, 드레인 포화전류(I_dsat)의 변화 등 원하지 않는 현상들이 발생한다. 이러한 핫 캐리어 효과를 개선하기 위하여 등장한 것이 LDD(Lightly Doped Drain)구조이다.

그런데, 종래의 LDD구조를 형성하는 기술은 게이트전극을 형성한 뒤 N형 불순물(또는 P형 불순물)을 저농도로 도핑한 후, 게이트전극의 양 측벽에 실리콘 질화막으로 이루어진 스페이서를 형성하고, 이어서 다시 N형 불순물(또는 P형 불순물)을 고농도로 도핑함으로써 저농도로 도핑된 영역과 고농도로 도핑된 영역이 공존하는 소오스/ 드레인 영역을 형성하는 단계로 진행되었다.

이때, 상기 실리콘 질화막으로 이루어진 스페이서를 형성하는 것은 위와 같은 LDD구조를 형성하는 목적이외에 활성영역과 게이트전극 사이에서 단락(short)을 방지하기 위한 목적도 있다. 그러나, 상기한 종래기술은 게이트전극이 형성된 반도체기판 상에 실리콘 질화막을 증착한 후 이를 이방성식각하는 복잡한 공정을 거치므로 비경제적이고, 패턴 프로파일 조절 및 잔류산화막(remaining oxide)의 두께를 조절하기 어려운 문제점이 있다.

따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 문제점을 효과적으로 방지할 수 있는 LDD 구조 형성방법을 제공하는 데 있다.

도 1 내지 도 4는 본 발명의 바람직한 실시예에 의한 LDD 구조의 형성방법을 설명하기 위하여 도시한 단면도이다.

도면의 주요 부분에 대한 부호의 설명

100 : P형 반도체기판 102 : 도전성 폴리실리콘 게이트전극

104 : 실리콘 산화막 104a : 실리콘 산화막 스페이서

106 : 저농도의 N형 불순물이온으로 도핑된 소오스/ 드레인 영역

108 : 고농도의 N형 불순물이온을 주입하는 공정에서 이온주입마스크로 사용되는 포토레지스트 패턴

110 : 저농도의 N형 불순물이온으로 도핑된 영역과 고농도의 N형 불순물이온으로 도핑된 영역이 공존하는 LDD구조의 소오스/ 드레인 영역

112 : 티타늄 실리사이드막

상기 기술적 과제를 달성하기 위하여 본 발명은, (a) 게이트전극이 형성된 제1 도전형의 반도체기판상의 전면에, 상기 게이트전극의 상부면과 양 측벽 및 상기 제1 도전형의 반도체기판의 표면을 소정의 두께로 덮는 실리콘 산화막을 형성하는 단계; (b) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 상기 게이트전극을 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 저농도로 주입하는 단계; 및 (c) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 상기 게이트전극의 상부면과 양 측벽을 덮는 포토레지스트 패턴을 형성한 후, 이를 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 고농도로 주입함으로써 LDD(Lightly Doped Drain)구조의 소오스/ 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 LDD 구조 형성방법을 제공한다.

본 발명에 있어서, 상기 게이트전극은, 도전성 폴리실리콘으로 형성하는 것이 바람직하고, 상기 실리콘 산화막은 실리콘 열산화막으로 형성하는 것이 바람직하다.

본 발명에 있어서, 상기 (c) 단계 이후에, (d) 상기 실리콘 산화막을 이방성식각함으로써 상기 게이트전극의 양 측벽에 실리콘 산화막 스페이서를 형성하는 단계; 및 (e) 상기 게이트전극의 상부면과 상기 제1 도전형의 반도체기판의 표면에 금속 실리사이드막을 형성하는 단계를 더 포함하는 것이 바람직하다.

본 발명에 의하면 게이트전극이 형성된 반도체기판 상에 실리콘 질화막을 증착한 후 이를 이방성식각함으로써 게이트전극의 양 측벽에 실리콘 질화막 스페이서를 형성하는 공정이 생략된다. 따라서, 경제적이고 간단한 공정으로 LDD 구조를 형성할 수 있다.

이하, 본 발명의 바람직한 실시예에 대하여 첨부한 도 1 내지 도 4를 참조하여 상세히 설명한다.

도 1은 반도체기판(100) 상에 게이트전극(102)과 실리콘 산화막(104)을 형성하는 단계를 설명하기 위한 단면도이다.

구체적으로 설명하면, 먼저 제1 도전형의 반도체기판(100), 예를 들면 P형 반도체기판상에 도전성 폴리실리콘을, 예를 들면 CVD방식으로 증착한 후 이를 패터닝하여 게이트전극(102)을 형성한다. 이어서, 상기 결과물을 산소 분위기에서 열산화함으로써 상기 결과물의 전면을 약 170 Å 정도로 덮는 실리콘 산화막(104)을 성장시킨다.

도 2는 저농도의 N형 불순물이온으로 도핑된 소오스/ 드레인 영역(106)을 형성하는 단계를 설명하기 위한 단면도이다.

구체적으로 설명하면, 게이트전극(102)을 이온주입마스크로 하여 상기 제1 도전형의 반도체기판(100)내에 제2 도전형의 불순물 이온, 예를 들면 인(P) 또는 비소(As)와 같은 N형 불순물이온을 저농도로 주입함으로써, 저농도의 N형 불순물이온으로 도핑된 소오스/ 드레인 영역(106)을 형성한다.

도 3은 LDD구조의 소오스/ 드레인 영역(110)을 완성하는 단계를 설명하기 위한 단면도이다.

구체적으로 설명하면, 상기 게이트전극(102)의 상부면과 양 측벽을 덮는 포토레지스트 패턴(108)을 형성한 후, 이를 이온주입마스크로 하여 상기 제1 도전형의 반도체기판(100)내에 제2 도전형, 예를 들면 인(P) 또는 비소(As)와 같은 N형 불순물이온을 고농도로 주입함으로써 N형 불순물이온이 저농도로 도핑된 영역(N^-영역)과 N형 불순물이온이 고농도로 도핑된 영역(N^＋)이 공존하는 LDD(Lightly Doped Drain)구조의 소오스/ 드레인 영역(110)을 완성한다. 이어서, 상기 포토레지스트 패턴(108)을 제거한다.

도 4는 스페이서(104a)와 티타늄 실리사이드막(112)을 형성하는 단계를 설명하기 위한 단면도이다.

구체적으로 설명하면, 먼저 상기 실리콘 산화막(도 3의 104)을 이방성식각함으로써 상기 게이트전극(102)의 양 측벽에 실리콘 산화막 스페이서(104a)를 형성하고, 동시에 상기 게이트전극(102)의 상부면과 상기 제1 도전형의 반도체기판(100)의 단결정 실리콘을 노출시킨다. 상기 스페이서(104a)는 상기 게이트전극(102)과 후속 공정에서 형성할 티타늄 실리사이드막(112)를 분리시킴으로써 이들 사이에서 단락(short)이 일어나는 것을 방지하는 역할을 한다.

이어서, 상기 결과물의 전면에 티타늄(Ti)을, 예를 들면 스퍼터링 방법으로 증착한다. 이어서, 상기 결과물을 약 550℃ 정도에서 열처리하면 상기 실리콘 산화막(도 3의 104)이 제거되어 도전성 폴리실리콘 또는 단결정 실리콘이 노출된 상기 게이트전극(102)의 상부면과 상기 제1 도전형의 반도체기판(100)의 표면에서 실리콘(Si)과 티타늄(Ti)이 반응하여 티타늄 실리사이드(TiSi_x)막(112)이 형성된다.

상기한 바와 같이, 본 발명에 의하면 종래의 LDD구조를 형성하는 공정중 게이트전극이 형성된 반도체기판 상에 실리콘 질화막을 증착한 후 이를 이방성식각하여 게이트전극의 양 측벽에 실리콘 질화막 스페이서를 형성하는 공정이 생략된다. 따라서, 경제적이고 간단한 공정으로 LDD 구조를 형성할 수 있다.

이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

Claims (4)

1. (a) 게이트전극이 형성된 제1 도전형의 반도체기판상의 전면에, 상기 게이트전극의 상부면과 양 측벽 및 상기 제1 도전형의 반도체기판의 표면을 소정의 두께로 덮는 실리콘 산화막을 형성하는 단계;

   (b) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 상기 게이트전극을 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 저농도로 주입하는 단계; 및

   (c) 그 상부면과 양 측벽이 실리콘 산화막으로 덮인 상기 게이트전극의 상부면과 양 측벽을 덮는 포토레지스트 패턴을 형성한 후, 이를 이온주입마스크로 하여 상기 제1 도전형의 반도체기판내에 제2 도전형의 불순물 이온을 고농도로 주입함으로써 LDD(Lightly Doped Drain)구조의 소오스/ 드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 LDD 구조 형성방법.
2. 제1항에 있어서, 상기 게이트전극은,

   도전성 폴리실리콘으로 형성하는 것을 특징으로 하는 LDD 구조 형성방법.
3. 제1항에 있어서, 상기 실리콘 산화막은,

   실리콘 열산화막으로 형성하는 것을 특징으로 하는 LDD 구조 형성방법.
4. 제1항에 있어서, 상기 (c) 단계이후에,

   (d) 상기 실리콘 산화막을 이방성식각함으로써 상기 게이트전극의 양 측벽에 실리콘 산화막 스페이서를 형성하는 단계; 및

   (e) 상기 게이트전극의 상부면과 상기 제1 도전형의 반도체기판의 표면에 금속 실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 LDD 구조 형성방법.