KR100732338B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100732338B1
KR100732338B1 KR1020050073788A KR20050073788A KR100732338B1 KR 100732338 B1 KR100732338 B1 KR 100732338B1 KR 1020050073788 A KR1020050073788 A KR 1020050073788A KR 20050073788 A KR20050073788 A KR 20050073788A KR 100732338 B1 KR100732338 B1 KR 100732338B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
manufacturing
gate electrode
forming
Prior art date
Application number
KR1020050073788A
Other languages
English (en)
Other versions
KR20070019843A (ko
Inventor
김학동
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050073788A priority Critical patent/KR100732338B1/ko
Publication of KR20070019843A publication Critical patent/KR20070019843A/ko
Application granted granted Critical
Publication of KR100732338B1 publication Critical patent/KR100732338B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 구현례에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 및 상기 게이트 절연막 상에 사이드월 산화막을 형성하는 단계; 상기 사이드월 산화막 상에 버퍼막을 형성하는 단계; 상기 버퍼막을 식각하여 상기 게이트 전극의 상부를 노출시키는 단계; 상기 버퍼막 및 상기 게이트 전극 상에 금속층을 형성하는 단계; 상기 반도체 기판의 상부 구조 전면을 급속 열처리하여 상기 게이트 전극을 실리사이드 금속으로 만드는 단계; 상기 금속층을 제거하는 단계; 상기 반도체 기판의 노출된 부분에 불순물 이온을 저농도로 주입하는 단계; 상기 사이드월 산화막 측면에 스페이서를 형성하는 단계; 상기 반도체 기판의 노출된 부분에 불순물 이온을 고농도로 주입하는 단계;를 포함한다.
게이트 전극, 도핑 영역

Description

반도체 소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 도면이고,
도 2 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정을 단계별로 도시한 단면도이다.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 소자의 성능을 향상시키는 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 LOCOS(local oxidation of silicon) 또는 STI(swallow trench isolation) 소자 분리 방법에 의해 정의되는 소자 영역에 게이트, 소스 및 드레인으로 이루어진 트랜지스터를 구비하고 있다.
이와 같은 반도체 소자의 트랜지스터를 제조하는 방법에 관해 설명한다.
우선, STI(shallow trench isolation)가 형성되어 있는 반도체 기판 위에 게이트 절연막을 형성하고, 그 위에 폴리(poly) 실리콘 층을 증착한다. 여기서, STI는 반도체 기판에 형성된 소자를 전기적으로 격리 시킴으로써 소자간의 오동작을 방지한다.
이어, 게이트 절연막 및 폴리 실리콘층은 사진 식각하여, STI가 형성되어 있지 않은 반도체 기판 위에 게이트 전극을 형성한다.
그 다음, 게이트 전극을 마스크로 삼아 노출된 반도체 기판 위에 불순물 이온을 고농도로 주입함으로써 고농도 도핑 영역을 형성한다.
한편, 근래에 들어 반도체 소자가 고집적화 됨에 따라 게이트 전극의 폭이 좁아지고, 두께도 얇아지고 있다. 이로 인해 고농도의 불순물 이온이 게이트 전극 아래 영역에도 침투할 수 있다. 이에 따라, 반도체 소자에 열화가 발생되어 반도체 소자의 특성이 저하될 수 있다.
따라서, 본 발명의 기술적 과제는 반도체 소자의 특성을 향상하는 것이다.
본 발명의 구현례에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 및 상기 게이트 절연막 상에 사이드월 산화막을 형성하는 단계; 상기 사이드월 산화막 상에 버퍼막을 형성하는 단계; 상기 버퍼막을 식각하여 상기 게이트 전극의 상부를 노출시키는 단계; 상기 버퍼막 및 상기 게이트 전극 상에 금속층을 형성하는 단계; 상기 반도체 기판의 상부 구조 전면을 급속 열처리하여 상기 게이트 전극을 실리사이드 금속으로 만드는 단계; 상기 금속층을 제거하는 단계; 상기 반도체 기판의 노출된 부분에 불순물 이온을 저농도로 주입하는 단계; 상기 사이드월 산화막 측면에 스페이서를 형성하는 단계; 상기 반도체 기판의 노출된 부분에 불순물 이온을 고농도로 주입하는 단계;를 포함한다.
삭제
삭제
삭제
상기 금속층은 산화 방지막, 금속막 및 접촉 보조막의 순서대로 형성될 수 있다.
상기 금속층은 니켈(Ni) 또는 코발트(Co)를 포함하며, 상기 산화 방지막은 티타늄(Ti)을 포함하며, 상기 접촉 보조막은 티타늄(Ti)을 포함할 수 있다.
상기 게이트 절연막은 20~50Å의 두께로 형성하며, 상기 게이트 전극은 800~1,500Å의 두께로 형성하며, 상기 사이드월 산화막은 50~500Å의 두께로 형성하며, 상기 버퍼막은 1,000~3,000Å의 두께로 형성할 수 있다.
상기 버퍼막은 USG(un-doped silicate glass) 또는 BPSG(boron phospotos silicate glass)를 포함할 수 있다.
상기 접촉 보조막 및 상기 산화 방지막은 50~150Å의 두께로 형성할 수 있 다.
상기 급속 열처리는 20 내지 100 초 동안 진행하고, 상기 급속 열처리는 350 내지 500도의 온도에서 진행하고, 상기 급속 열처리는 질소 분위기에서 진행할 수 있다.
상기 접촉 보조막, 상기 금속막 및 상기 산화 방지막의 제거는 과산화 수소(H2O2)와 황산(H2SO4)으로 하며, 상기 과산화 수소와 상기 황산의 비율은 1:4 내지 1:6으로 할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 5를 참고로 하여 반도체 소자 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 도면이고, 도 2 내지 도 5는 본 발명의 한 실시예에 따른 반도체 소자의 제조 공정을 단계별로 도시한 단면도이다.
우선, 도 1을 참고로 하여 반도체 소자의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 소자 분리막(2)이 형성되어 있는 반도체 기판(1) 위에 게이트 절연막(3) 및 게이트 전극(10)이 차례로 형성되어 있고, 게이트 절연막(3) 및 게이트 전극(10) 측면에 사이드월 산화막(5)이 형성되어 있다. 그리고 게이트 전극(10)의 측면과 접하는 사이드월 산화막(5) 측면에는 스페이서(spacer)(12)가 형성되어 있다. 그리고 게이트 전극(10)의 에지(edge) 부분에서 스페이서(12) 아래에 있는 반도체 기판(1)에는 저농도 도핑 영역(11a, 11b)이 형성되어 있고, 저농도 도핑 영역(11a, 11b)과 소자 분리막(2) 사이 영역에는 고농도 도핑 영역(13a, 13b)이 형성되어 있다.
여기서, 게이트 전극(10)은 니켈 실리사이드 금속으로 이루어져 있다. 이에 따라 저농도 도핑 영역(11a, 11b) 및 고농도 도핑 영역(13a, 13b)의 불순물 이온이 어닐 공정에 의해 게이트 전극(10) 아래 영역으로 침투하는 것을 방지할 수 있다. 이에 따라, 반도체 소자의 특성이 향상될 수 있다.
다음으로, 도 2 내지 도 5를 참고로 하여 반도체 소자의 제조 방법에 대하여 상세하게 설명한다.
도 2에 도시한 바와 같이, 소자 분리막(2)이 형성되어 있는 반도체 기판(1) 위에 게이트 절연막(3)을 형성하고, 그 위에 폴리(poly)로 만들어진 게이트 전극 (4)을 형성한다. 이때, 게이트 절연막(3)은 20~50Å의 두께로 형성하고, 게이트 전극(4)은 800~1,500Å의 두께로 형성하는 것이 바람직하다.
그 다음, 도 3에 도시한 바와 같이, 게이트 전극(4) 및 게이트 절연막(3) 위에 사이드월 산화막(5)을 형성하고, 사이드월 산화막(5) 위에 버퍼막(buffer layer)(6)을 형성한다. 이때, 버퍼막(6)은 낮은 온도에서 만들 수 있는 USG(un-doped silicate glass) 또는 BPSG(boron phospotos silicate glass) 등을 포함한다. 그리고, 사이드월 산화막(5)은 50~500Å의 두께로 형성하고, 버퍼막(6)은 1,000~3,000Å의 두께로 형성하는 것이 바람직하다.
다음, 도 4에 도시한 바와 같이, 게이트 전극(4)의 상부가 노출되도록 버퍼막(6) 및 사이드월 산화막(5)을 식각한다. 이때, 버퍼막(6)의 표면은 평탄하며, 게이트 전극(4)의 높이와 동일할 수 있다.
그 다음, 버퍼막(6)과 노출된 게이트 전극(4) 위에 접촉 보조막(7), 금속막 (8) 및 산화 방지막(9)을 차례로 증착한다. 여기서, 접촉 보조막(7)은 금속막(8)의 접착을 향상시키고, 산화 방지막(9)은 금속막(8)이 공기중에 노출되어 산화되는 것을 방지한다. 여기서, 접촉 보조막(7) 및 산화 방지막(9)은 티타늄(Ti)을 포함하며, 금속막(8)은 니켈(Ni) 또는 코발트(Co)와 같은 실리사이드(silicide) 금속을 포함한다.
본 발명에서 접촉 보조막(7) 및 산화 방지막(9)은 50~150Å의 두께로 형성하고, 금속막(8)은 500~1,000Å의 두께로 형성하는 것이 바람직하다.
이어, 도 5에 도시한 바와 같이, 반도체 기판(1)에 급속 열처리 공정(rapid thermal process, RTP)을 진행한다.
급속 열처리 공정(RTP)은 급온급냉 방식으로 기판 표면에 고온 처리를 하여 표면을 급속히 녹였다가 급속히 식히는 공정이다.
이와 같은 공정을 통해 폴리(poly)로 이루어진 게이트 전극(4)은 니켈 실리사이드(silicide)로 이루어진 게이트 전극(10)으로 변환된다. 이때, 급속 열처리 공정(RTP)은 20~100sec동안 350~500℃의 온도와 질소(N2) 분위기에서 진행하는 것이 바람직하다.
그런 다음, 급속 열처리 공정(RTP)에 의해 게이트 전극(4)과 반응하지 않은 금속막(8)은 과산화 수소(H2O2)와 황산(H2SO4)이 1:4 내지 1:6의 비율로 섞인 용액에 의해 완전히 제거한다. 다음, 도 1에 도시한 바와 같이, 버퍼막(6)을 완전히 제거한다. 이때, 사이드월 산화막(5)은 버퍼막(6)을 제거함에 따라 게이트 전극(10)이 손상되는 것을 방지한다.
이어, 게이트 전극(10)을 마스크로 하여 반도체 기판(1) 위에 불순물 이온을 저농도로 주입하여 저농도 도핑 영역(11a, 11b)을 형성하고, 게이트 전극(10)의 측면과 접하는 사이드월 산화막(5) 측면에 스페이서(spacer)(12)를 형성한다.
그런 다음, 게이트 전극(10) 및 스페이서(12)를 마스크로 삼아 반도체 기판(1)의 상부 구조 전면에 불순물 이온을 고농도로 주입하고 어닐 (anneal) 공정을 진행 함으로써 반도체 기판(1)에 고농도 도핑 영역(13a, 13b)을 형성한다.
한편, 앞서 설명한 바와 같이, 게이트 전극(10)이 니켈 실리사이드 (silicide) 금속으로 이루어져 있으므로 불순물 이온이 어닐 공정에 의해 게이트 전극(10) 아래 영역으로 침투하는 것을 방지할 수 있다. 이에 따라, 반도체 소자의 특성을 향상할 수 있다.
본 발명에 따르면 폴리로 이루어진 게이트 전극을 니켈 실리사이드 금속의 게이트 전극으로 변환함으로써 게이트 전극 아래 영역에 불순물 이온이 침투하여 반도체 소자의 특성을 저하하는 것을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 반도체 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 및 상기 게이트 절연막 상에 사이드월 산화막을 형성하는 단계;
    상기 사이드월 산화막 상에 버퍼막을 형성하는 단계;
    상기 버퍼막을 식각하여 상기 게이트 전극의 상부를 노출시키는 단계;
    상기 버퍼막 및 상기 게이트 전극 상에 금속층을 형성하는 단계;
    상기 반도체 기판의 상부 구조 전면을 급속 열처리하여 상기 게이트 전극을 실리사이드 금속으로 만드는 단계;
    상기 금속층을 제거하는 단계;
    상기 반도체 기판의 노출된 부분에 불순물 이온을 저농도로 주입하는 단계;
    상기 사이드월 산화막 측면에 스페이서를 형성하는 단계;
    상기 반도체 기판의 노출된 부분에 불순물 이온을 고농도로 주입하는 단계;를 포함하는 반도체 소자의 제조 방법.
  7. 제6항에서,
    상기 금속층은 산화 방지막, 금속막 및 접촉 보조막의 순서대로 형성되는 반도체 소자의 제조 방법.
  8. 제6항에서,
    상기 금속층은 니켈(Ni) 또는 코발트(Co)를 포함하는 반도체 소자의 제조 방법.
  9. 제7항에서,
    상기 산화 방지막은 티타늄(Ti)을 포함하는 반도체 소자의 제조 방법.
  10. 제7항에서,
    상기 접촉 보조막은 티타늄(Ti)을 포함하는 반도체 소자의 제조 방법.
  11. 제6항에서,
    상기 게이트 절연막은 20~50Å의 두께로 형성하는 반도체 소자의 제조 방법.
  12. 제6항에서,
    상기 게이트 전극은 800~1,500Å의 두께로 형성하는 반도체 소자의 제조 방법.
  13. 제6항에서,
    상기 사이드월 산화막은 50~500Å의 두께로 형성하는 반도체 소자의 제조 방 법.
  14. 제6항에서,
    상기 버퍼막은 1,000~3,000Å의 두께로 형성하는 반도체 소자의 제조 방법.
  15. 제6항에서,
    상기 버퍼막은 USG(un-doped silicate glass) 또는 BPSG(boron phospotos silicate glass)를 포함하는 반도체 소자의 제조 방법.
  16. 제7항에서,
    상기 접촉 보조막 및 상기 산화 방지막은 50~150Å의 두께로 형성하는 반도체 소자의 제조 방법.
  17. 제6항에서,
    상기 급속 열처리는 20 내지 100 초 동안 진행하는 반도체 소자의 제조 방법.
  18. 제17항에서,
    상기 급속 열처리는 350 내지 500도의 온도에서 진행하는 반도체 소자의 제조 방법.
  19. 제17항에서,
    상기 급속 열처리는 질소 분위기에서 진행하는 반도체 소자의 제조 방법.
  20. 제7항에서,
    상기 접촉 보조막, 상기 금속막 및 상기 산화 방지막의 제거는 과산화 수소(H2O2)와 황산(H2SO4)으로 하는 반도체 소자의 제조 방법.
  21. 제20항에서,
    상기 과산화 수소와 상기 황산의 비율은 1:4 내지 1:6으로 하는 반도체 소자의 제조 방법.
KR1020050073788A 2005-08-11 2005-08-11 반도체 소자의 제조 방법 KR100732338B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050073788A KR100732338B1 (ko) 2005-08-11 2005-08-11 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050073788A KR100732338B1 (ko) 2005-08-11 2005-08-11 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070019843A KR20070019843A (ko) 2007-02-15
KR100732338B1 true KR100732338B1 (ko) 2007-06-25

Family

ID=41634053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050073788A KR100732338B1 (ko) 2005-08-11 2005-08-11 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100732338B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846187A (ja) * 1994-07-28 1996-02-16 Sony Corp トランジスタの製造方法
KR19990018405A (ko) * 1997-08-27 1999-03-15 윤종용 반도체소자를 제조하기 위한 ldd 구조의 형성방법
KR20030042154A (ko) * 2001-11-21 2003-05-28 삼성전자주식회사 실리사이드 패턴을 포함하는 반도체 트랜지스터의 제조 방법
JP2004072039A (ja) 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置およびその製造方法
US6864178B1 (en) 2002-07-25 2005-03-08 Dongbu Electronics Co., Ltd. Method of making a MOS transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846187A (ja) * 1994-07-28 1996-02-16 Sony Corp トランジスタの製造方法
KR19990018405A (ko) * 1997-08-27 1999-03-15 윤종용 반도체소자를 제조하기 위한 ldd 구조의 형성방법
KR20030042154A (ko) * 2001-11-21 2003-05-28 삼성전자주식회사 실리사이드 패턴을 포함하는 반도체 트랜지스터의 제조 방법
US6864178B1 (en) 2002-07-25 2005-03-08 Dongbu Electronics Co., Ltd. Method of making a MOS transistor
JP2004072039A (ja) 2002-08-09 2004-03-04 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20070019843A (ko) 2007-02-15

Similar Documents

Publication Publication Date Title
KR20040029119A (ko) 니켈 규화물을 사용하여 개선된 k 값이 높은 유전체
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100732338B1 (ko) 반도체 소자의 제조 방법
KR101088712B1 (ko) 반도체 소자의 제조방법
KR100628225B1 (ko) 반도체 소자의 제조방법
KR100529675B1 (ko) 반도체 소자의 제조 방법
KR100896593B1 (ko) Cis 소자의 웨이퍼 에지 옥사이드 필링 방지 방법
KR20000004742A (ko) 반도체소자의 제조방법
KR100588780B1 (ko) 반도체 소자의 제조 방법
KR100727255B1 (ko) 반도체 소자 및 이의 제조 방법
KR100192537B1 (ko) 반도체 소자 제조방법
KR20090067966A (ko) 반도체 소자 및 그 제조방법
KR100699594B1 (ko) 반도체 소자의 실리사이드 제조방법
KR100447783B1 (ko) 실리사이드층 형성 방법 및이를 이용한 반도체 소자의제조 방법
KR100613279B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100579848B1 (ko) 반도체 소자의 제조 방법
KR100545902B1 (ko) 반도체 소자의 제조 방법
KR101002046B1 (ko) 반도체소자의 제조방법
KR100546059B1 (ko) 반도체 제조 방법
KR100595863B1 (ko) 반도체 소자 제조 방법
KR101006513B1 (ko) 반도체 소자의 제조방법
KR100604916B1 (ko) 물리기상증착 코발트 샐리사이드막의 형성방법 및 그형성방법을 이용한 반도체 소자의 제조방법
KR101133518B1 (ko) 반도체 소자 및 반도체 소자 제조방법
KR100238871B1 (ko) 반도체 장치의 모오스 트랜지스터 및 그 제조방법
KR19980055970A (ko) 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee