KR100579848B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100579848B1 KR100579848B1 KR1020030101830A KR20030101830A KR100579848B1 KR 100579848 B1 KR100579848 B1 KR 100579848B1 KR 1020030101830 A KR1020030101830 A KR 1020030101830A KR 20030101830 A KR20030101830 A KR 20030101830A KR 100579848 B1 KR100579848 B1 KR 100579848B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- cobalt
- forming
- semiconductor device
- heat treatment
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims abstract description 67
- 229910017052 cobalt Inorganic materials 0.000 claims abstract description 66
- 239000010941 cobalt Substances 0.000 claims abstract description 66
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000001681 protective effect Effects 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000009832 plasma treatment Methods 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 230000000087 stabilizing effect Effects 0.000 claims description 2
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 실시예에 따른 반도체 소자의 제조 방법은 게이트 전극 및 소스/드레인 영역을 가지는 실리콘 기판 위에 코발트층을 형성하는 단계, 코발트층에 질소 플라즈마 처리하는 단계, 플라즈마 처리된 코발트층 위에 보호 금속층을 형성하는 단계, 보호 금속층이 형성되어 있는 기판을 열처리하여 코발트 실리사이드 층을 형성하는 단계를 포함한다.
코발트, 실리사이드, 질소, 플라즈마, 누설 전류
Description
도 1은 본 발명의 한 실시예에 따른 반도체 소자를 개략적으로 도시한 단면도이고,
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
본 발명은 코발트 실리사이드가 적용된 게이트 전극을 포함하는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자를 구성하는 트랜지스터의 성능은 트랜지스터의 속도, 구동 전류(driving current) 및 누설 전류(leakage current) 등과 밀접한 관계를 가진다. 이 때문에, 트랜지스터의 속도는 증가시키는 한편 누설 전류는 감소시켜 트랜지스터의 성능을 향상시키기 위하여, 트랜지스터의 소스/드레인 영역이나 게이트 전극의 저항을 감소시키려는 시도가 계속적으로 이루어지고 있다.
특히 최근에는 이러한 부분의 저항을 감소시키기 위해 소스/드레인 영역의 계면이나, 게이트 전극의 상부 계면에 금속 실리사이드 층을 형성시키는 방법이 주 로 이용되고 있다. 이러한 금속 실리사이드 중에서도 누설 전류 및 저항의 크기 등을 고려하여 코발트 실리사이드가 많이 이용되고 있다.
한편, 이러한 코발트 실리사이드를 이용하여 게이트 전극을 형성함에 있어서는, 우선 소정의 게이트 전극과 소스/드레인 영역을 가지는 실리콘 기판 위에 코발트를 증착하여 소스/드레인 영역의 계면과 게이트 전극의 상부 계면에 코발트층을 형성한다. 그리고, 이러한 코발트층 위에 티타늄 또는 티타늄 나이트라이드 등의 보호 금속층을 형성하고, 열처리 공정을 실시함으로써 코발트층과 실리콘을 반응시켜 코발트 실리사이드층을 형성한다.
그런데, 이러한 종래 기술에 따른 반도체 소자의 제조 방법은 코발트와 실리콘의 높은 반응성으로 인하여, 코발트층이 형성되어 있는 게이트 전극 또는 소스/드레인 영역의 일부 계면에서 코발트 실리사이드층이 비정상적으로 성장한다. 특히, 코발트 실리사이드를 형성하기 위한 열처리는 300-600℃의 고온에서 진행되는데, 이러한 고온은 일부 계면에서 코발트와 실리콘을 비정상적으로 빠르게 반응하게 하여 코발트 실리사이드층을 비정상적인 성장적으로 성장하게 한다.
또한 코발트 실리사이드층이 비정상적인 성장하게 되면 코발트 실리사이드층의 두께가 불균일해진다. 따라서, 이러한 코발트 실리사이드층의 불균일한 두께 또는 일부 지역에서의 코발트 실리사이드의 비정상적인 성장은 누설 전류를 증가시키게 되어 반도체 소자의 특성 및 구동을 불안정하게 한다.
본 발명이 이루고자 하는 기술적 과제는 코발트 실리사이드를 적용하는 반도 체 소자에 있어서, 코발트 실리사이드의 비정상적인 성장을 방지하여 균일한 두께를 가지는 코발트 실리사이드층을 얻을 수 있는 반도체 소자의 제조 방법을 제공하는 것이다.
이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 반도체 소자의 제조 방법을 마련한다.
보다 상세하게는 게이트 전극 및 소스/드레인 영역을 가지는 실리콘 기판 위에 코발트층을 형성하는 단계, 코발트층에 질소 플라즈마 처리하는 단계, 플라즈마 처리된 코발트층 위에 보호 금속층을 형성하는 단계, 보호 금속층이 형성되어 있는 기판을 열처리하여 코발트 실리사이드 층을 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 마련한다.
여기서 코발트층은 PVD 또는 CVD 방법으로 코발트를 사용하여 형성하는 것이 바람직하다.
또한 질소 플라즈마 처리 단계는 코발트층을 형성하는 챔버와 동일한 챔버에서 인-시츄로 진행하는 것이 바람직하다.
또한 코발트층을 형성하는 단계부터 상기 열처리 단계까지 모두 동일한 챔버에서 진행하는 것이 바람직하다.
또한 보호 금속층은 티타늄, 티타늄 나이트라이드 또는 티타늄/티타늄나이트라이드 복합체를 사용하여 형성하는 것이 바람직하다.
또한 보호 금속층은 PVD 또는 CVD 방법으로 형성하는 것이 바람직하다.
또한 열처리 공정은 급속 열처리 방식으로 300~600℃의 온도 조건에서 10~60초 동안 진행하는 것이 바람직하다.
또한 열처리 공정은 전기로 열처리 방식으로 300~600℃의 온도 조건에서 20~60분 동안 진행하는 바람직하다.
또한 코발트 실리사이드층을 형성하는 단계 이후에 보호 금속층 및 실리 사이드화 되지 않은 코발트층을 제거하는 단계 및 기판을 열처리하여 코발트 실리사이드층을 안정화하는 단계를 더 포함하는 것이 바람직하다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 반도체 소자를 첨부된 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자를 개략적으로 도시한 단면 도이다.
도 1에 도시한 바와 같이, 실리콘 기판(10)에는 활성 영역을 정의하는 소자 격리 영역(12)이 형성되어 있다. 그리고 활성 영역의 일부 위에는 게이트 산화막(14)이 형성되어 있고, 게이트 산화막(14) 위에 게이트 폴리층(16)이 형성되어 있다.
게이트 폴리층(16)의 측벽에는 절연 물질로 이루어진 스페이서(18)가 형성되어 있다. 게이트 폴리층(16) 및 스페이서(18) 양쪽의 반도체 기판(10)에는 n 형 또는 p형 불순물이 고농도로 도핑되어 있는 소스 영역(19)과 드레인 영역(19)이 형성되어 있다.
게이트 폴리층(16)의 상부 및 소스 영역 및 드레인 영역(19)의 상부에는 실리 사이드(30)가 각각 형성되어 있다. 이때, 실리사이드층(30)은 실리사이드 물질로 코발트(Co)를 이용하여 이루어진다. 또한 실리사이드층(30)은 이후에 금속 또는 폴리 실리콘으로 이루어진 배선과의 접촉 시 계면의 접촉 저항을 감소시킨다. 이상 설명한 반도체 소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
우선, 도 2a에 도시한 바와 같이, 실리콘 기판(10) 위에 활성 영역을 정의하는 소자 분리 영역(12)을 형성한다. 그리고, 기판(10) 위에 산화막 및 폴리실리콘층을 순차적으로 형성한 다음 마스크를 이용한 사진 식각 공정으로 폴리실리콘층 및 산화막을 차례로 패터닝하여 활성 영역 위에 게이트 폴리층(16) 및 게이트 산화 막(14)으로 이루어진 게이트(17)를 형성한다.
이어, 게이트 폴리층(16)을 덮도록 기판(10) 전면에 질화 규소(SiNx)를 증착하여 질화막을 형성한 후 질화막을 에치백하여 게이트 폴리층(16)의 측벽에 스페이서(18)를 형성한다.
그리고, 기판 전면에 산화막을 형성한 후 패터닝하여 게이트 폴리층(16)을 보호하기 위한 캡 산화막(도시하지 않음)을 형성한 다음 이를 마스크로 활성 영역에 도전형 불순물 이온을 도핑하여 소스 영역(19) 및 드레인 영역(19)을 형성한다. 이때 주입되는 이온은 n형 또는 p형 불순물로 예를 들면 인(P), 붕소(B) 등을 주입한다. 상기에서는 소스 영역(19) 및 드레인 영역(19)만을 형성하였지만 상기 스페이서(18)의 형성 이전에 LDD 영역(도시하지 않음)을 형성할 수도 있다.
도 2b에 도시한 바와 같이, 기판(10) 전면에 코발트(Co)를 증착하여 실리사이드용 코발트층(20)을 형성한다. 이때, 코발트층(20)은 주로 PVD(physical Vapor Deposition) 방법 또는 CVD(Chemical Vapor Deposition) 방법을 이용하여 형성한다.
이어 도 2c에 도시한 바와 같이, 코발트층(20)에 N2 가스를 이용하여 플라즈마 처리한다. 플라즈마 처리는 코발트층(20)을 형성한 챔버와 동일한 챔버 내에서 인-시츄(in-situ)로 진행한다. 이때, N2 가스는 후속 실리사이드 공정에 의해 코발트와 실리콘이 서로 반응하여 코발트 실리사이드층을 형성할 때, 코발트와 실리콘 간의 반응율(reaction rate)을 완화시키는 역할을 한다.
그리고 도 2d에 도시한 바와 같이, 플라즈마 처리한 코발트층(20) 위에 코발트층(20)을 보호하기 위한 보호 금속층(25)을 형성한다. 보호 금속층(25)은 Ti, TiN 또는 Ti/TiN 와 같은 복합체 등을 PVD 또는 CVD 방법을 이용하여 형성한다.
이후 1차 열처리를 진행하여 소스 및 드레인 영역(19) 및 게이트 폴리층(16)의 상부에 코발트 실리사이드층(30)을 형성한다. 이때, 자연 산화막이 잔존하더라도 코발트 원자는 소스 영역(19) 및 드레인 영역(19)과 게이트 폴리층(16)의 계면에 충분히 적층되어 있기 때문에 코발크 실리사이드층(30)을 형성에 있어서 자연 산화막은 더 이상 장벽으로 작용하지 않는다.
여기서 1차 열처리는 급속 열처리인 RTP 방식 또는 일반적인 전기로 열처리로 진행할 수 있다. 이중 RTP 방식으로 열처리를 할 경우에는 300~600℃ 범위의 온도를 유지하면서 10~60초간 진행하는 것이 바람직하다. 그리고 전기로에서 열처리를 할 경우에는 300~600℃의 온도에서 20~60분간 진행하는 것이 바람직하다.
또한 앞서 설명한 코발트층(20)을 형성하는 단계, 질소 플라즈마 처리하는 단계, 보호 금속층(25)을 형성하는 단계 및 열처리하는 단계는 모두 하나의 동일 진공 챔버 내에서 인-시츄로 진행하여 공정 시간을 줄이는 것이 바람직하다.
다음, 도 1에서 보는 바와 같이 실리사이드화 되지 않은 코발트층(20) 및 보호 금속층(25)을 제거한다. 이때 코발트층(20) 및 보호 금속층(25)은 50~150℃의 SPM 용액으로 5~15분간 기판을 식각하여 제거하고 SC1 용액에서 3~10분간 세척하여 식각시 발생된 불순물을 제거한다. SPM 용액은 과산화 수소와 황산이 1: 6의 비율로 혼합된 용액이다.
이후 2차 열처리를 진행하여 코발트 실리사이드층(30)을 안정화한다. 이때 RTP방식으로 열처리를 할 경우에는 800~950℃ 범위의 온도를 유지하면서 10~60초간 진행하는 것이 바람직하다. 그리고 전기로에서 열처리를 할 경우에는 500~900℃의 온도에서 20~60분간 진행하는 것이 바람직하다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 설명한 바와 같이 본 발명에 따르면, 코발트와 실리콘의 반응율이 완화되어 코발트 실리사이드의 비정상적인 성장을 방지한다. 따라서, 트랜지스터의 소스/드레인 영역과 게이트 전극의 계면 접촉 저항 및 누설 전류를 낮출 수 있어 반도체 소자의 특성 및 구동을 안정화 할 수 있다.
Claims (9)
- 게이트 전극 및 소스/드레인 영역을 가지는 실리콘 기판 위에 코발트층을 형성하는 단계,상기 코발트층에 질소 플라즈마 처리하는 단계,상기 플라즈마 처리한 상기 코발트층 위에 보호 금속층을 형성하는 단계,상기 보호 금속층이 형성되어 있는 상기 기판을 300~600℃의 온도 조건에서 열처리하여 코발트 실리사이드 층을 형성하는 단계를 포함하며,상기 코발트층은 PVD 또는 CVD 방법으로 형성하고,상기 질소 플라즈마 처리 단계는 상기 코발트층을 형성하는 챔버와 동일한 챔버에서 인-시츄로 진행하며,상기 코발트층을 형성하는 단계부터 상기 열처리 단계까지 모두 동일한 챔버에서 진행하며,상기 보호 금속층은 티타늄, 티타늄 나이트라이드 또는 티타늄/티타늄나이트라이드 복합체를 사용하여 형성하는 반도체 소자의 제조 방법.
- 삭제
- 삭제
- 삭제
- 삭제
- 제1항에서,상기 보호 금속층은 PVD 또는 CVD 방법을 사용하여 형성하는 반도체 소자의 제조 방법.
- 제1항에서,상기 열처리 공정은 급속 열처리 방식으로 10~60초 동안 진행하는 반도체 소자의 제조 방법.
- 제1항에서,상기 열처리 공정은 전기로 열처리 방식으로 20~60분 동안 진행하는 반도체 소자의 제조 방법.
- 제1항에서,상기 코발트 실리사이드층을 형성하는 단계 이후에 상기 보호 금속층 및 실리 사이드화 되지 않은 상기 코발트층을 제거하는 단계 및 상기 기판을 열처리하여 상기 코발트 실리사이드층을 안정화하는 단계를 더 포함하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101830A KR100579848B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101830A KR100579848B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050071039A KR20050071039A (ko) | 2005-07-07 |
| KR100579848B1 true KR100579848B1 (ko) | 2006-05-12 |
Family
ID=37261031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101830A KR100579848B1 (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100579848B1 (ko) |
-
2003
- 2003-12-31 KR KR1020030101830A patent/KR100579848B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050071039A (ko) | 2005-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| JPH0923003A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| US7811928B2 (en) | Semiconductor devices and fabrication methods thereof | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| KR100821089B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100579848B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100685898B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040087527A (ko) | 실리사이드 형성 방법 및 이 방법에 의해 제조된실리사이드를 갖는 반도체 소자 | |
| KR100628225B1 (ko) | 반도체 소자의 제조방법 | |
| US20050159008A1 (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| KR100672739B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| KR100541705B1 (ko) | 반도체소자의 제조방법 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| KR100552844B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100571381B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100607793B1 (ko) | 폴리 실리콘 게이트 전극의 이온 주입 방법 | |
| KR100900224B1 (ko) | 반도체 소자의 게이트 및 그의 제조방법 | |
| KR100604916B1 (ko) | 물리기상증착 코발트 샐리사이드막의 형성방법 및 그형성방법을 이용한 반도체 소자의 제조방법 | |
| KR100732338B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100701679B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100779400B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR101039143B1 (ko) | ｐ형 폴리게이트 형성방법 및 이를 이용한 듀얼 폴리게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090430 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |