KR100595863B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100595863B1 KR100595863B1 KR1020040110113A KR20040110113A KR100595863B1 KR 100595863 B1 KR100595863 B1 KR 100595863B1 KR 1020040110113 A KR1020040110113 A KR 1020040110113A KR 20040110113 A KR20040110113 A KR 20040110113A KR 100595863 B1 KR100595863 B1 KR 100595863B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor device
- silicide
- device manufacturing
- cleaning
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000007769 metal material Substances 0.000 claims abstract description 14
- 238000004140 cleaning Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 125000006850 spacer group Chemical group 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 229910021341 titanium silicide Inorganic materials 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 실리사이드 형성시 잔류하는 금속 물질을 제거하여 소자의 누설 원인을 제거하는 방법에 관한 것이다.
본 발명의 반도체 소자 제조 방법은 기판을 준비하는 단계; 상기 기판상에 게이트 절연막, 게이트 전극, 측벽 및 스페이서를 형성하는 단계; 상기 기판상에 실리사이드가 형성될 영역을 클리닝하는 단계; 상기 기판상에 금속 물질을 증착하여 금속층을 형성하는 단계; 상기 기판을 열처리하여 금속 실리사이드를 형성하는 단계 및 잔류하는 금속 물질은 금속 패턴공정, 식각, 세정, 어닐 공정의 순서로 제거하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 제조 방법은 잔류하는 금속 물질을 제거하는 과정에서 금속 패턴 공정과 어닐 공정을 추가하여 소자의 누설 원인을 막아주는 효과가 있다.
티타늄 실리사이드, 패턴 공정
Description
도 1a 내지 1c는 본 발명에 의한 반도체 소자 제조 방법.
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 자세하게는 잔류하는 금속 물질을 제거하는 과정에서 금속 패턴 공정과 어닐 공정을 추가하여 소자의 누설 원인을 막아주는 방법에 관한 것이다.
종래에는 LOCOS(local oxidation of silicon) 방법이나 STI(shallow trench isolation) 방법에 의해 소자 분리 영역이 정의된 기판을 열산화하여 게이트 산화막을 형성하고, 그 상부에 폴리 실리콘을 증착한다. 그리고, 폴리 실리콘과 게이트 산화막을 패터닝하여 게이트 전극을 형성한다. 이후, 게이트 전극을 마스크로 기판에 P형 또는 N형 도펀트를 이온 주입하고 어닐링(Anealing)하여 게이트 전극의 양측 하부 기판에 소스/드레인을 형성한다. 그리고, 상기 기판 전면에 절연막을 증착하고 등방성 식각하여 게이트 전극의 측벽에 측벽 스페이서를 형성한다.
그 다음 상기 기판 전면에 실리사이드 형성을 위한 티타늄 박막을 증착한 후 상기 기판을 급속 열처리(RTP : Rapid Thermal Processing) 장비에 장입하여 750℃ 이하의 온도로 급속 열처리를 한다. 그러면, 티타늄 박막과 게이트 전극 상부의 폴리 실리콘및 소스/드레인 상부의 실리콘 계면 반응에 의해 티타늄 실리사이드가 형성된다. 그 다음 최종적으로 습식 스트립(strip) 방법에 의해 티타늄 실리사이드로 형성되지 않고 잔류하는 티타늄 박막을 제거한다.
그러나, 종래와 같은 기술은 트랜지스터의 전극으로 사용되는 소스, 드레인, 게이트에 형성되는 실리사이드는 티타늄의 특성으로 인하여 보통 패턴 공정없이 형성한다. 하지만 열처리 공정을 거치기 때문에 열공정의 불안정성이나 불완전함으로 인하여 실리사이드가 형성되지 말아야 할 측벽 절연막 위에도 실리사이드가 형성되고 이것이 소자가 동작할 때 누설 원인으로 작용하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 트랜지스터에서 전극으로 사용하는 실리사이드 형성시 패턴 공정을 추가하여 잔류하는 금속 물질을 제거하는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판을 준비하는 단계; 상기 기판상에 게이트 절연막, 게이트 전극, 측벽 및 스페이서를 형성하는 단계; 상기 기판상에 실리사이드가 형성될 영역을 클리닝하는 단계; 상기 기판상에 금속 물질을 증착하여 금속층을 형성하는 단계; 상기 기판을 열처리하여 금속 실리사이드를 형성하는 단계 및 잔류하는 금속 물질은 금속 패턴공정, 식각, 세정, 어닐 공정의 순서로 제거하는 단계로 이루어진 반도체 소자 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참고한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 1c는 본 발명에 의한 반도체 소자 제조 방법이다.
먼저 도 1a와 같이 STI 방법에 의해 소자 분리 영역(130)이 형성된 기판(140)에 게이트 절연막(120), 게이트 전극(100)을 형성한다. 이후 상기 게이트 전극(100)을 마스크로 드러난 상기 기판(140)에 이온 주입 공정과 어닐링 공정을 하여 소스/드레인을 형성한다.
다음 상기 기판(140) 전면에 질화막 등의 절연막을 증착하고 등방성 식각하여 상기 게이트 전극(100)의 측벽에 스페이서(110)를 형성한다. 다음 상기 기판(140)상에 실리사이드가 형성될 영역을 불산용액(Hydrofluoric Acid)으로 클리닝한다.
다음 도 1b와 같이 상기 기판(140)을 스퍼터 시스템에 장입하여 스퍼터링 방식에 의해 상기 기판(140) 상부에 실리사이드 형성을 위해 금속 물질을 증착하여 금속층(150)을 형성한다. 상기 금속 물질은 바람직하게는 티타늄을 사용한다.
다음 도 1c와 같이 상기 기판(140)을 열처리하여 실리사이드(160)를 형성한 다. 상기 열처리 공정은 750℃ 내지 800℃에서 급속 열처리를 실시한다. 상기 실리사이드(160)가 형성된 다음 금속 패턴공정과 식각, 세정, 어닐 공정의 순서로 잔류하는 금속 물질을 제거한다.
상기 식각의 공정 조건은 Cl2 혹은 BCl3를 이용한 건식 식각으로 실시하고, 상기 세정 조건은 H2SO4와 O3가 혼합되거나 H2SO4
와 H2O2가 혼합된 피라나(Piranha)에서 90℃ 내지 150℃로 세정한 후 SC1 공정을 25℃ 내지 40℃에서 진행하고 마지막으로 SC2 공정을 60℃ 내지 90℃에서 진행한다. 다음 어닐 공정은 800℃ 내지 950℃ 에서 급속 열처리를 실시한다. 상기와 같은 순서로 공정을 진행하면 상기 측벽 스페이서(110) 부위에 형성되어진 실리사이드를 쉽게 제거할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
본 발명의 반도체 소자 제조 방법은 잔류하는 금속 물질을 제거하는 과정에서 금속 패턴 공정과 어닐 공정을 추가하여 소자의 누설 원인을 막아주는 효과가 있다.
Claims (7)
- 반도체 소자 제조 방법에 있어서,기판을 준비하는 단계;상기 기판상에 게이트 절연막, 게이트 전극, 측벽 및 스페이서를 형성하는 단계;상기 기판상에 실리사이드가 형성될 영역을 클리닝하는 단계;상기 기판상에 금속 물질을 증착하여 금속층을 형성하는 단계;상기 기판을 열처리하여 금속 실리사이드를 형성하는 단계; 및잔류하는 금속 물질은 금속 패턴공정, 건식식각, 세정, 어닐 공정의 순서로 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 클리닝 단계는 HF로 클리닝하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 열처리 단계는 750℃ 내지 800℃의 온도로 수행되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 금속층을 형성하는 단계는 스퍼터링방식에 의해 형성되는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 식각 공정은 Cl2 혹은 BCl3를 이용한 건식 식각을 이용하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 세정 공정은 H2SO4와 O3가 혼합되거나 H2SO4 와 H2O2가 혼합된 피라나에서 90℃ 내지 150℃로 세정한 후 SC1 공정을 25℃ 내지 40℃에서 진행하고 마지막으로 SC2 공정을 60℃ 내지 90℃에서 진행하는 것을 특징으로 하는 반도체 소자 제조 방법.
- 제 1항에 있어서,상기 어닐 공정은 800℃ 내지 950℃에서 진행되는 것을 특징으로 하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110113A KR100595863B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040110113A KR100595863B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060071506A KR20060071506A (ko) | 2006-06-27 |
| KR100595863B1 true KR100595863B1 (ko) | 2006-06-30 |
Family
ID=37164920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040110113A KR100595863B1 (ko) | 2004-12-22 | 2004-12-22 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100595863B1 (ko) |
-
2004
- 2004-12-22 KR KR1020040110113A patent/KR100595863B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060071506A (ko) | 2006-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6171911B1 (en) | Method for forming dual gate oxides on integrated circuits with advanced logic devices | |
| KR100372643B1 (ko) | 다마신 공정을 이용한 반도체 소자의 제조방법 | |
| JP3104689B2 (ja) | シリサイド層の形成方法および半導体装置の製造方法 | |
| KR100562310B1 (ko) | 실리사이드 형성 방법 및 이 방법에 의해 제조된실리사이드를 갖는 반도체 소자 | |
| US6291279B1 (en) | Method for forming different types of MOS transistors on a semiconductor wafer | |
| KR100595863B1 (ko) | 반도체 소자 제조 방법 | |
| KR100628225B1 (ko) | 반도체 소자의 제조방법 | |
| KR100291277B1 (ko) | 반도체 소자의 샐리사이드 형성 방법 | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007019206A (ja) | 半導体装置及びその製造方法 | |
| KR101004808B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10303417A (ja) | 半導体装置の製造方法 | |
| KR100688709B1 (ko) | 모스 트랜지스터의 제조 방법 | |
| JP2008071914A (ja) | 半導体装置及びその製造方法 | |
| KR100571381B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR100691965B1 (ko) | 반도체 소자 제조 방법 | |
| KR100935190B1 (ko) | 반도체소자의 제조방법 | |
| KR100588906B1 (ko) | 반도체 소자의 제조방법 | |
| KR100546059B1 (ko) | 반도체 제조 방법 | |
| KR100296125B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100732338B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100713332B1 (ko) | 반도체 소자의 살리사이드 형성 방법 | |
| KR20010057688A (ko) | 반도체 소자의 티타늄 샐리사이드 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110520 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |