KR101004808B1 - 반도체 소자의 실리사이드 형성 방법 - Google Patents
반도체 소자의 실리사이드 형성 방법 Download PDFInfo
- Publication number
- KR101004808B1 KR101004808B1 KR1020030056843A KR20030056843A KR101004808B1 KR 101004808 B1 KR101004808 B1 KR 101004808B1 KR 1020030056843 A KR1020030056843 A KR 1020030056843A KR 20030056843 A KR20030056843 A KR 20030056843A KR 101004808 B1 KR101004808 B1 KR 101004808B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- forming
- semiconductor substrate
- film
- field oxide
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 72
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 72
- 238000000034 method Methods 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 230000000903 blocking effect Effects 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 238000004140 cleaning Methods 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 1
- 229910017052 cobalt Inorganic materials 0.000 description 10
- 239000010941 cobalt Substances 0.000 description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 10
- 125000006850 spacer group Chemical group 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 238000005280 amorphization Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 STI 코너에서의 과도한 실리사이드 형성을 억제함으로써, 소오스/드레인 접합부와 실리사이드의 거리를 멀리하여 누설 전류를 감소시기 위한 반도체 소자의 실리사이드 형성 방법에 관한 것으로, 반도체기판의 비활성영역에 필드산화막을 형성하는 단계와, 반도체기판의 활성영역에 게이트 및 소오스/드레인을 형성하는 단계와, 게이트 및 소오스/드레인이 형성된 반도체기판 상에 블로킹막을 형성하는 단계와, 블로킹막 상에, 실리사이드 형성 영역을 오픈시키되 실리사이드 형성 영역의 필드산화막이 노출되지 않도록 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 하여, 실리사이드 형성 영역을 비정질화시키기 위한 이온주입을 실시하는 단계와, 포토레지스트 패턴을 마스크로 하여 블로킹막을 패터닝하는 단계와, 블로킹막이 패터닝된 반도체기판을 세정하는 단계와, 세정을 실시한 반도체기판의 결과물 상에 실리사이드용 금속막을 형성하는 단계, 및 실리사이드용 금속막이 형성된 반도체기판을 열처리하여 실리사이드를 형성하는 단계를 포함한다.
실리사이드, 필드 산화막 손실, 누설 전류, 전세정 공정
Description
도1a 내지 도1f는 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.
도2a 내지 도2f는 본 발명에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
200 : 실리콘 기판 210 : 필드 산화막
220 : 게이트 산화막 230 : 폴리실리콘
240 : 스페이서 250 : 소오스/드레인
260 : 블로킹 산화막 270 : 코발트
270' : 실리사이드
본 발명은 반도체 소자의 실리사이드 형성 방법에 관한 것으로, 보다 상세하게는 STI 코너에서의 과도한 실리사이드 형성을 억제함으로써, 소오스/드레인 접합부와 실리사이드의 거리를 멀리하여 누설 전류를 감소시키기 위한 반도체 소자의 실리사이드 형성 방법에 관한 것이다.
반도체 제조 공정에서 특히 로직 소자의 제조 공정에 있어서 소자의 동작 속도는 매우 중요한 요소로 작용하기 때문에 저항을 감소시키기 위해 실리사이드 공정을 적용하고 있다.
이러한 실리사이드 형성 공정은 금속을 증착하고 열공정에 의해 금속 실리사이드막을 형성하는 것인데, 통상의 실리사이드 공정은 실리콘으로 구성되는 액티브 영역과 게이트 형성 물질인 폴리실리콘 상부에만 실리사이드가 형성되고 그 이외의 절연 물질에는 실리사이드막이 형성되지 않도록 하는 샐리사이드(Self Aligned Silicide) 공정을 채택하고 있다.
이하, 첨부된 도면을 참조하여 상기 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법을 상세히 설명한다.
도1a 내지 도1f는 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.
우선, 도1a에 도시된 바와 같이 실리콘 기판(100) 상에 필드 산화막(110)을 형성하여 소자의 액티브 영역과 필드 영역을 구분하고 웰(미도시함) 형성 공정을 진행한다. 그리고, 액티브 영역에 게이트 산화막(120)을 형성하고 폴리실리콘막(130)을 증착한 후 소정의 사진 및 식각 공정을 진행하여 게이트를 패터닝한다.
상기 게이트 패터닝 후 도시되지는 않지만 저농도의 불순물 이온 주입을 실시하여 LDD(Lightly Doped Drain) 영역을 형성하고, 게이트의 측벽에 스페이서(140)를 형성한 다음 게이트와 스페이서를 마스크로 이용한 고농도 불순물 이온 주입을 실시하여 소오스/드레인 영역(150)을 형성한다. 그리고 나서, 실리사이드 비형성 영역을 블로킹하기 위하여 블로킹 산화막(160)을 증착한다.
이어서, 도1b에 도시된 바와 같이 실리사이드 형성 영역의 블로킹 산화막(160)을 식각하기 위하여 포토레지스트 패턴(PR)을 형성하여 도1c에 도시된 바와 같이 식각 공정을 진행하여 실리사이드 형성 영역의 블로킹 산화막(160)을 제거한다.
그런 다음, PAI(Pre Amorphization Implant) 공정을 진행하여 실리사이드가 형성될 영역 미리 비정질화 시킨다.
상기 PAI 공정을 진행하게 되면, 도1d에 도시된 바와 같이 필드 산화막(110)의 식각률이 증가되어 HF 세정시에 필드 산화막(110)이 손실되어 STI 단차가 발생하게된다.
상기 PAI 공정을 진행한 후에 도1e에 도시된 바와 같이 실리사이드 금속막인 코발트(170)를 증착하고 1차 급속 열처리 공정을 진행한 후에 도1f에 도시된 바와 같이 1차 급속 열처리 공정에 대해 미반응된 코발트(170)을 식각 공정을 통해 제거함으로써 소오스/드레인 영역이 각각 연결되지 않도록 한다.
이어서, 1차 급속 열처리 공정시에 반응된 코발트(170)에 대하여 2차 급속 열처리 공정을 진행함으로써 코발트 실리사이드(CoSi2:170')를 형성한다.
이와 같은 종래 기술에 의한 반도체 소자의 실리사이드 형성 방법에 의하면 실리사이드용 금속막 증착 이전에 전세 공정 진행시에 필드 산화막의 일부 손실되어 단차가 발생하게 되고, STI의 코너에서 단차에 의해 실리사이드가 과도하게 형성되어 소오스 드레인 접합 경계부와의 거리가 감소하게 되어 누설 전류를 증가되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 PAI 공정을 블로킹 산화막 식각 공정 이전에 실시하여 필드 산화막 부분이 PAI 공정에 의해 손실되지 않도록 하여 STI 코너에서의 실리사이드의 실리사이드 형성을 억제함으로써, 실리사이드와 접합 영역의 간격 감소에 따른 누설 전류 증가를 방지하기 위한 반도체 소자의 실리사이드 형성 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체기판의 비활성영역에 필드산화막을 형성하는 단계와, 반도체기판의 활성영역에 게이트 및 소오스/드레인을 형성하는 단계와, 게이트 및 소오스/드레인이 형성된 반도체기판 상에 블로킹막을 형성하는 단계와, 블로킹막 상에, 실리사이드 형성 영역을 오픈시키되 실리사이드 형성 영역의 필드산화막이 노출되지 않도록 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 마스크로 하여, 실리사이드 형성 영역을 비정질화시키기 위한 이온주입을 실시하는 단계와, 포토레지스트 패턴을 마스크로 하여 블로킹막을 패터닝하는 단계와, 블로킹막이 패터닝된 반도체기판을 세정하는 단계와, 세정을 실시한 반도체기판의 결과물 상에 실리사이드용 금속막을 형성하는 단계, 및 실리사이드용 금속막이 형성된 반도체기판을 열처리하여 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 반도체기판을 세정하는 단계에서 불산 용액을 사용할 수 있다.
상기 반도체기판을 열처리하여 실리사이드를 형성하는 단계는, 상기 실리사이드용 금속막의 상전이를 유도하기 위하여 1차 급속 열처리를 실시하는 단계와, 상기 1차 급속 열처리에서 미반응된 금속막을 제거하는 단계, 및 상기 금속막에 대해 2차 급속 열처리를 실시하는 단계를 포함할 수 있다.
상기 반도체기판을 세정하는 단계에서 불산 용액을 사용할 수 있다.
상기 반도체기판을 열처리하여 실리사이드를 형성하는 단계는, 상기 실리사이드용 금속막의 상전이를 유도하기 위하여 1차 급속 열처리를 실시하는 단계와, 상기 1차 급속 열처리에서 미반응된 금속막을 제거하는 단계, 및 상기 금속막에 대해 2차 급속 열처리를 실시하는 단계를 포함할 수 있다.
상기 본 발명에 의한 반도체 소자의 실리사이드 형성 방법에 따르면, 실리사이드 형성 영역을 비정질화시키는 PAI 공정을 블로킹막 식각 공정 이전에 실시하여 필드 산화막 부분이 PAI 공정에 의해 손실되지 않도록 한 후 필드 산화막 상부에 블로킹막이 존재하도록 하여 실리사이드 금속막 증착 이전 세정 공정에 의해 STI 산화막의 손실을 방지함으로써, STI 코너에서의 실리사이드 형성을 억제함으로써, 누설 전류를 감소시킬 수 있게된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도2a 내지 도2f는 본 발명에 의한 반도체 소자의 실리사이드 형성 방법을 나타낸 공정 단면도들이다.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200)에 필드 산화막(210)을 형성하여 소자가 형성될 액티브 영역과 필드 영역을 구분한다. 그리고, 액티브 영역에 게이트 산화막(220)을 형성하고 폴리실리콘막(230)을 증착한 후 소정의 사진 및 식각 공정을 진행하여 게이트를 패터닝한다.
상기 게이트 패터닝 후 도시되지는 않지만 저농도의 불순물 이온 주입을 실시하여 LDD(Lightly Doped Drain) 영역을 형성하고, 게이트의 측벽에 스페이서(240)를 형성한 다음 게이트와 스페이서를 마스크로 이용한 고농도 불순물 이온 주입을 실시하여 소오스/드레인 영역(250)을 형성한다. 그리고, 상기 결과물 상에 실리사이드 비형성 영역을 블로킹하기 위하여 블로킹 산화막(260)을 증착한다.
이어서, 도2b에 도시된 바와 같이 실리사이드 형성 영역이 오픈되도록 포토레지스트 패턴(PR)을 형성한 후에 PAI(Pre Amorphization Implant) 공정을 진행한다.
상기 PAI 공정을 진행한 다음 도2c에 도시된 바와 같이 실리사이드 비형성 영역 및 필드 산화막 상부에만 블로킹 산화막이 남도록 식각 공정을 진행하고, 도2d에 도시된 바와 같이 실리사이드용 금속막 증착 전에 HF 세정액을 이용한 전세정 공정을 진행한다. 이때, 필드 산화막 상부에 블로킹 산화막이 존재하므로 세정에 의한 필드 산화막의 손실이 감소하여 STI 단차가 발생하지 않게 된다.
상기 세정 공정 진행 후에 도2e에 도시된 바와 같이 실리사이드용 코발트(270)를 증착한 후 1차 급속 열처리 공정을 진행하여 1차 상전이를 유도한다. 이때, 상기 STI 코너부의 단차가 발생하지 않으므로 STI 탑코너에는 코발트가 증착되지 않는다.
이후, 도2f에 도시된 바와 같이 상기 1차 급속 열처리 공정에 대해 미반응된 코발트(270)을 식각 공정을 통해 제거함으로써 소오스/드레인 영역이 각각 연결되지 않도록 한다. 그런 다음, 1차 급속 열처리 공정시에 반응된 코발트에 대하여 2차 급속 열처리 공정을 진행함으로써 코발트 실리사이드(CoSi2:270')를 형성한다.
이와 같은 본 발명에 의한 반도체 소자의 실리사이드 형성 방법에 의하면, PAI 공정을 블로킹 산화막 식각 공정 이전에 실시하여 필드 산화막 부분이 PAI 공정에 의해 손실되지 않도록 한 후 필드 산화막 상부에 블로킹 산화막이 존재하도록 함으로써 실리사이드 금속막 증착 이전 세정 공정에 의해 STI 산화막의 손실을 방지한다. 그리하여 STI 코너에서의 실리사이드 형성을 억제함으로써, 누설 전류를 감소시킬 수 있게 된다.
상기한 바와 같이 본 발명은 STI 코너에서의 과도한 실리사이드 형성을 억제함으로써, 소오스/드레인 접합부와 실리사이드의 거리를 멀리하여 누설 전류를 감소시킴으로써 소자의 특성을 향상시킬 수 있는 이점이 있다.
Claims (6)
- 반도체기판의 비활성영역에 필드산화막을 형성하는 단계;상기 반도체기판의 활성영역에 게이트 및 소오스/드레인을 형성하는 단계;상기 게이트 및 소오스/드레인이 형성된 반도체기판 상에 블로킹막을 형성하는 단계;상기 블로킹막 상에, 실리사이드 형성 영역을 오픈시키되 상기 실리사이드 형성 영역의 필드산화막이 노출되지 않도록 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 하여, 상기 실리사이드 형성 영역을 비정질화시키기 위한 이온주입을 실시하는 단계;상기 포토레지스트 패턴을 마스크로 하여 상기 블로킹막을 패터닝하는 단계;상기 블로킹막이 패터닝된 반도체기판을 세정하는 단계;세정을 실시한 반도체기판의 결과물 상에 실리사이드용 금속막을 형성하는 단계; 및상기 실리사이드용 금속막이 형성된 반도체기판을 열처리하여 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성 방법.
- 제1항에 있어서,상기 반도체기판을 세정하는 단계에서 불산 용액을 사용하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.
- 제1항에 있어서,상기 반도체기판을 열처리하여 실리사이드를 형성하는 단계는,상기 실리사이드용 금속막의 상전이를 유도하기 위하여 1차 급속 열처리를 실시하는 단계와,상기 1차 급속 열처리에서 미반응된 금속막을 제거하는 단계, 및상기 금속막에 대해 2차 급속 열처리를 실시하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 실리사이드 형성방법.
- 기판;상기 기판상에 형성된 트랜지스터;상기 트랜지스터들을 전기적으로 분리하는 필드 산화막; 및상기 필드 산화막의 상부에 형성된 블로킹 절연막을 포함하며, 상기 블로킹 절연막은, 식각공정에서 상기 필드산화막의 손실을 방지하여 상기 필드 산화막과 상기 트랜지스터의 소스/드레인 사이에 실리사이드 형성을 막는 반도체 소자.
- 제4항에 있어서,상기 식각공정은, 상기 하이드로플로릭(HF)산을 이용한 습식 세정 공정을 수행하여 형성된 반도체 소자.
- 제5항에 있어서,상기 블로킹 절연막은, 산화막으로 이루어진 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056843A KR101004808B1 (ko) | 2003-08-18 | 2003-08-18 | 반도체 소자의 실리사이드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030056843A KR101004808B1 (ko) | 2003-08-18 | 2003-08-18 | 반도체 소자의 실리사이드 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050021595A KR20050021595A (ko) | 2005-03-07 |
| KR101004808B1 true KR101004808B1 (ko) | 2011-01-04 |
Family
ID=37229801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030056843A KR101004808B1 (ko) | 2003-08-18 | 2003-08-18 | 반도체 소자의 실리사이드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101004808B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244275B1 (ko) * | 1997-06-24 | 2000-02-01 | 김영환 | 반도체 소자의 금속실리사이드 형성방법 |
| KR20010001764A (ko) * | 1999-06-08 | 2001-01-05 | 황인길 | 반도체 소자의 제조 방법 |
| KR100289779B1 (ko) * | 1999-05-11 | 2001-05-15 | 황인길 | 반도체 소자의 실리사이드 형성 방법 |
| KR100310175B1 (ko) | 1999-12-31 | 2001-09-28 | 황인길 | 이온주입에 의한 실리사이드 형성 방법 |
-
2003
- 2003-08-18 KR KR1020030056843A patent/KR101004808B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100244275B1 (ko) * | 1997-06-24 | 2000-02-01 | 김영환 | 반도체 소자의 금속실리사이드 형성방법 |
| KR100289779B1 (ko) * | 1999-05-11 | 2001-05-15 | 황인길 | 반도체 소자의 실리사이드 형성 방법 |
| KR20010001764A (ko) * | 1999-06-08 | 2001-01-05 | 황인길 | 반도체 소자의 제조 방법 |
| KR100310175B1 (ko) | 1999-12-31 | 2001-09-28 | 황인길 | 이온주입에 의한 실리사이드 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050021595A (ko) | 2005-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003078137A (ja) | 高められたソース／ドレインをポリスペーサーを用いて形成する方法 | |
| US6509264B1 (en) | Method to form self-aligned silicide with reduced sheet resistance | |
| US7268048B2 (en) | Methods for elimination of arsenic based defects in semiconductor devices with isolation regions | |
| KR101004808B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| KR101004812B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100602122B1 (ko) | 반도체 소자의 제조방법 | |
| KR100602121B1 (ko) | 반도체 소자의 제조방법 | |
| KR100628253B1 (ko) | 반도체 소자의 자기 정렬 실리사이드 형성방법 | |
| JP3805751B2 (ja) | 半導体装置の製造方法 | |
| KR19990076400A (ko) | 샐리사이드 공정을 사용하는 모스 트랜지스터 형성방법 | |
| KR100940996B1 (ko) | 반도체 소자의 실리사이드층 형성 방법 | |
| KR100995332B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100927787B1 (ko) | 반도체 소자 제조 방법 | |
| KR100481381B1 (ko) | 반도체 소자 제조 방법 | |
| KR100358174B1 (ko) | 반도체장치의소오스및드레인형성방법 | |
| KR100566942B1 (ko) | 질화측벽 식각 후 폴리 피팅을 방지하는 트랜지스터제조방법 | |
| KR100400305B1 (ko) | Ｃｍｏｓ의 제조 방법 | |
| KR100850071B1 (ko) | 반도체소자의 살리사이드 형성 방법 | |
| KR100273685B1 (ko) | 반도체장치제조방법 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| KR100565755B1 (ko) | 반도체 소자의 제조방법 | |
| KR100576420B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH1050636A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131118 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20141119 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20151118 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20171117 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20181120 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20191119 Year of fee payment: 10 |