KR100546059B1 - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR100546059B1
KR100546059B1 KR1020040055848A KR20040055848A KR100546059B1 KR 100546059 B1 KR100546059 B1 KR 100546059B1 KR 1020040055848 A KR1020040055848 A KR 1020040055848A KR 20040055848 A KR20040055848 A KR 20040055848A KR 100546059 B1 KR100546059 B1 KR 100546059B1
Authority
KR
South Korea
Prior art keywords
film
nickel
forming
hydrogen ions
manufacturing
Prior art date
Application number
KR1020040055848A
Other languages
English (en)
Other versions
KR20060007108A (ko
Inventor
강성원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020040055848A priority Critical patent/KR100546059B1/ko
Publication of KR20060007108A publication Critical patent/KR20060007108A/ko
Application granted granted Critical
Publication of KR100546059B1 publication Critical patent/KR100546059B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28097Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 제조 방법에 관한 것이다. 본 발명에 따르면 필드 산화막에 의해 소자 분리 영역이 형성된 반도체 기판 상부에 게이트 산화막과 게이트 도전막을 증착하고 패터닝하여 게이트 전극을 형성하는 단계 게이트 전극의 양측에 측벽 스페이서를 형성하는 단계 반도체 기판의 전면에 니켈막을 형성하는 단계 니켈막의 내부에 수소 이온을 주입하는 단계 및 내부에 수소 이온이 주입된 니켈막을 열처리하여 니켈 실리사이드를 형성하는 단계 를 포함하는 반도체 소자의 제조 방법을 제공할 수 있다.
실리사이드, 수소 이온, 반도체

Description

반도체 제조 방법{Method for manufacturing semiconductor}
도 1a에서 도 1f는 본 발명의 바람직한 실시예와 비교되는 종래의 반도체 소자 제조 방법을 개략적인 순서로 도시한 개념도.
도 2a에서 도 2g는 본 발명의 바람직한 실시예와 비교되는 종래의 반도체 소자 제조 방법을 개략적인 순서로 도시한 개념도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 반도체 기판
203 : 필드 산화막
205 : 게이트 산화막
207 : 게이트 전극
209 : 측벽 스페이서
213 : 희생막
213a : 잔류된 희생막
215 : 금속막
217 : 수소 이온
219 : 금속 실리사이드막
본 발명은 반도체 제조 방법에 관한 것이다.
반도체 소자의 제조에 있어서 고집적, 고속화가 요구되는 최근의 조류에 따라, 기생 저항을 감소시키기 위한 저 저항 배선 물질에 대한 연구가 활발하다. 일반적으로 반도체 소자는 반도체 기판에 형성된 소오스(Source)/드레인(Drain) 영역, 상기 소오스 영역 및 드레인 영역 사이의 채널 영역 및 상기 채널 영역 상의 게이트 전극으로 구성된다. 여기에서 소오스/드레인 영역 및 게이트 전극과 금속 배선의 접촉 저항을 감소시키기 위하여 티타늄 실리사이드가 사용되었으며, 최근에는 코발트 실리사이드 및 니켈 실리사이드가 사용되고 있다.
도 1a에서 도 1f는 종래의 니켈 실리사이드를 형성하는 방법을 개략적인 순서로 도시한 개념도이다.
도 1을 참조하면 반도체 기판(101)에 소자간 분리를 위한 필드 산화막(103)을 형성한다. 그 후, 반도체 기판(101)에 게이트 산화막(105)과 게이트 도전막을 증착하고 패터닝하여 게이트 전극(107)을 형성한다. (도 1a). 그 후, 게이트 전극(107)의 양측 벽에 접하는 측벽 스페이서(109)를 형성한다(도 1b). 그 후, 반 도체 기판의 전면에 희생막(113)을 증착한다(도 1c).
그 후, 상기 희생막(113)을 식각하여 필드 산화막(103) 상부에만 남겨둔다(도 1d), 그 후, 니켈(Ni)막(115)반도체 기판의 전면을 스퍼터링(Sputtering)법에 의하여 증착시킨다. 그 후, 상기 니켈막(115) 상부에 티타늄(Ti)이나 티타늄/티타늄나이트라이드(TiN)막의 캡핑막(117)을 증착시킨다(도 1e).상기 캡핑막(117)은 후속 공정인 실리사이드 형성을 위한 열처리 공정 전에 상기 니켈막(115)의 자연 산화막 형성이나 오염으로부터 보호하기 위한 것이다.
그 후, 열처리 과정을 통하여 상기 니켈막(115)과 실리콘과의 반응을 유도하여 니켈 실리사이드막(119)을 형성한 후, 캡핑막(117) 및 잔류 니켈막을 제거한다(도 1f).
이와 같은 종래의 방법은 스퍼터링을 통한 금속막(115)이 산화되거나 오염되는 것을 막기 위하여 또 다른 캡핑막(117)을 입히는 과정이 존재한다. 이 경우 상기 캡핑막(117)을 제거하기 위해서 여러 단계가 더 필요하며 무엇보다 상기 금속 실리사이드막 형성 후, 후속 공정에서의 추가 열처리 과정에서 금속 실리사이드막의 저항의 변화가 크다는 단점이 있다.
본 발명은 상술한 문제점들을 극복하기 위한 것으로, 티타늄(Ti)막, 혹은 티타늄나이트라이드(TiN)막을 사용하거나 스퍼터링을 진행하고 있는 동안에 질소를 이용하지 않고 수소 이온을 이용하여 실리사이드의 열적 안정성을 향상시키는 반도 체 제조 방법을 제공하는데 그 목적이 있다.
본 발명의 또 다른 목적은, 상기 수소 이온을 이용함으로써 실리사이드 형성 이후의 열 공정에 의한 저항의 변화를 줄이는 반도체 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 필드 산화막에 의해 소자 분리 영역이 형성된 반도체 기판 상부에 게이트 산화막과 게이트 도전막을 증착하고 패터닝하여 게이트 전극을 형성하는 단계, 상기 게이트 전극의 양측에 측벽 스페이서를 형성하는 단계, 상기 반도체 기판의 전면에 니켈막을 형성하는 단계, 상기 니켈막의 내부에 수소 이온을 주입하는 단계 및 상기 내부에 수소 이온이 주입된 니켈막을 열처리하여 니켈 실리사이드를 형성하는 단계를 포함하는 반도체 소자의 제조 방법을 제공할 수 있다.
바람직한 실시예에 있어서, 상기 니켈막의 형성 이전, 상기 필드 산화막 상부에 희생막을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 니켈막은 250~300Å의 두께로 형성하는 것을 특징으로 할 수 있다. 또한, 상기 열처리는 400~600℃의 온도에서 30~45초 동안 급속 열처리하는 것을 특징으로 할 수 있다.
이어서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2a에서 도 2g는 본 발명의 바람직한 실시예에 따른 반도체 소자 제조 방법을 개략적인 순서로 도시한 개념도이다.
먼저 도2a에서와 같이, 반도체 기판(201)에 STI(Shallow Trench Isolation)법을 이용하여 소자간 분리를 위한 필드 산화막(203)이 형성한다. 이때 필드 산화막을 형성하는 과정은 먼저 반도체 기판을 적당한 깊이로 식각한 후 열 확산을 얇게 시킨다. 그 후, 식각한 홈에 실리콘 산화막(SiO2)과 같은 산화물을 증착한 후, 화학적 기계적 연마(CMP)를 사용하여 평탄화 과정을 거친다.
그 후, 반도체 기판(201) 상부에 게이트 산화막(205)과 게이트 도전막을 증착한 후 패터닝하여 게이트 전극(207)을 형성한다. 이 때, 상기 게이트 전극(207)은 통상 폴리 실리콘막을 이용하며, 게이트 산화막(205)은 반도체 기판(201)이 열 산화되어 형성된 실리콘 산화막을 이용한다.
그 다음 도 2b에서와 같이, 게이트 전극(207)을 포함한 전면에 절연막을 증착한 후, 전면 식각 과정을 거쳐서 게이트 전극(207)의 양측 벽에 접하는 측벽 스페이서(209)를 형성한다.
그 다음 도 2c에서와 같이, 반도체 기판의 전면에 희생막(213)을 증착한다. 이때 희생막(213)은 실리콘 산화막(SiO2)또는 질화막(Nitride)으로 형성한다.
그 다음 도 2d에서와 같이, 희생막(213)을 패터닝하여 필드 산화막(203) 영역에만 잔류하도록 한다. 이 때 잔류된 희생막(213a)은 산화 필드막의 모서리에서 실리사이드가 형성되는 것을 억제한다.
그 다음 도 2e에서와 같이, 반도체 기판의 전면에 스퍼터링(Sputtering)법에 의하여 니켈막(215)을 증착시킨다. 이때, 니켈막(215)은 250~300Å의 두께로 형성하는 것이 바람직하다.
그 다음 도 2f에서와 같이, 상기 니켈막(215)의 내부로 수소 이온(H+)(217)을 주입한다. 이와 같이 수소 이온을 주입함으로써 상기 니켈막 상부에 종래에서와 같이 캡핑막을 형성하지 않더라도 산소와 금속막의 결합을 억제하여 산화층의 생성을 저지할 수 있다. 또한 수소 이온의 주입에 의해 이후의 실리사이드 공정과 그 이후의 추가 열 공정에 의한 저항의 변화가 적다는 장점이 있다.
그 다음 도 2g에서와 같이, 열처리 과정을 통하여 상기 니켈막(215)과 실리콘과의 반응을 유도하여 니켈 실리사이드막(219)을 형성한다. 이때, 열처리는 400~600℃의 온도에서 30~45초의 시간 동안 급속 열처리에 의해 진행하는 것이 바람직하다. 이후, 실리사이드화되지 않은 미반응 니켈막을 제거한다. 또한, 미반응 니켈막의 제거 이후 실리사이드의 저 저항화를 위한 열처리를 진행할 수도 있다.
상기 실시예에서 접합 영역의 형성을 생략하였지만, 스페이서 형성 전후에 통상적인 방법에 의해 소스/드레인 및 LDD를 형성할 수도 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
본 발명에 의하여, 티타늄(Ti)막, 혹은 티타늄나이트라이드(TiN)막의 캡핑막을 사용하지 않고 수소 이온을 이용하여 실리사이드의 열적 안정성을 향상시키는 반도체 제조 방법을 제공할 수 있다.
또한 본 발명에 의하여, 상기 수소 이온을 이용함으로써 실리사이드 형성 이후의 열 공정에 의한 저항의 변화를 줄이는 반도체 제조 방법을 제공할 수 있다.

Claims (4)

  1. 필드 산화막에 의해 소자 분리 영역이 형성된 반도체 기판 상부에 게이트 산화막과 게이트 도전막을 증착하고 패터닝하여 게이트 전극을 형성하는 단계;
    상기 게이트 전극의 양측에 측벽 스페이서를 형성하는 단계;
    상기 반도체 기판의 전면에 니켈막을 형성하는 단계;
    상기 니켈막의 내부에 수소 이온을 주입하는 단계; 및
    상기 내부에 수소 이온이 주입된 니켈막을 열처리하여 니켈 실리사이드를 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 니켈막의 형성 이전, 상기 필드 산화막 상부에 희생막을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 니켈막은 250~300Å의 두께로 형성하는 것
    을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 열처리는 400~600℃의 온도에서 30~45초 동안 급속 열처리하는 것
    을 특징으로 하는 반도체 소자의 제조 방법.
KR1020040055848A 2004-07-19 2004-07-19 반도체 제조 방법 KR100546059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055848A KR100546059B1 (ko) 2004-07-19 2004-07-19 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055848A KR100546059B1 (ko) 2004-07-19 2004-07-19 반도체 제조 방법

Publications (2)

Publication Number Publication Date
KR20060007108A KR20060007108A (ko) 2006-01-24
KR100546059B1 true KR100546059B1 (ko) 2006-01-26

Family

ID=37118484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055848A KR100546059B1 (ko) 2004-07-19 2004-07-19 반도체 제조 방법

Country Status (1)

Country Link
KR (1) KR100546059B1 (ko)

Also Published As

Publication number Publication date
KR20060007108A (ko) 2006-01-24

Similar Documents

Publication Publication Date Title
US5933741A (en) Method of making titanium silicide source/drains and tungsten silicide gate electrodes for field effect transistors
US5972761A (en) Method of making MOS transistors with a gate-side air-gap structure and an extension ultra-shallow S/D junction
KR20020002593A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
US7985643B2 (en) Semiconductor transistors with contact holes close to gates
JP2000216386A (ja) 浅い接合部を有する半導体デバイスの製作
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
KR20020069502A (ko) 반도체 장치의 제조방법
US6087248A (en) Method of forming a transistor having thin doped semiconductor gate
JPH023244A (ja) 半導体装置の製造方法
KR100546059B1 (ko) 반도체 제조 방법
KR100628225B1 (ko) 반도체 소자의 제조방법
KR100355868B1 (ko) 반도체 소자의 제조 방법
KR20040007949A (ko) 반도체 소자의 제조 방법
KR20060073818A (ko) 반도체 소자의 콘택 제조 방법
CN108206160A (zh) 一种半导体器件及其制造方法和电子装置
KR100791691B1 (ko) 모스 트랜지스터 구조 및 그 제조 방법
KR100609035B1 (ko) 반도체 장치의 모스트랜지스터 게이트 제조방법
KR101102775B1 (ko) 반도체 소자의 제조 방법
KR100460200B1 (ko) 반도체 소자 및 그 제조 방법
KR100752191B1 (ko) Mosfet의 제조 방법
KR20030003341A (ko) 트렌치 게이트를 이용한 트랜지스터 제조방법
KR20050064010A (ko) 반도체 소자의 제조방법
KR20020053191A (ko) 반도체 소자의 누설전류 감소방법
US20080150038A1 (en) Method of fabricating semiconductor device
KR980011871A (ko) 샐리사이드(salicide) 공정을 이용한 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee