KR100935190B1 - 반도체소자의 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 제조방법을 개시한다. 개시된 본 발명에 따른 반도체소자의 제조방법은, 반도체기판에 활성영역과 소자분리영역을 한정하는 소자분리막을 형성하는 단계; 상기 반도체기판의 활성영역 상에 게이트산화막과 게이트를 적층하는 단계; 상기 적층된 게이트산화막과 게이트를 포함한 반도체기판 상에 스페이서가 형성될 지역을 노출시키는 포토레지스트패턴을 형성하는 단계; 상기 노출된 스페이서가 형성될 지역의 반도체기판 부분 상에 스페이서를 형성하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 및 상기 포토레지스트패턴이 제거되어 노출된 상기 반도체기판 부분 및 게이트 표면에 실리사이드를 형성하는 단계;를 포함한다. 본 발명에 따르면, 식각공정 없이 상온의 침적에 의해 선택적으로 절연막을 성장시키는 원리를 이용하여 LDD 스페이서를 형성함으로써, 플라즈마 데미지 및 증착 조건의 열적 부하(thermal budget)를 최소화시켜 소자특성을 개선시키고 공정을 단순화시킬 수 있다.

Description

반도체소자의 제조방법{Method of manufacturing semicoductor device}

도 1a 및 도 1b는 종래기술에 따른 스페이서 형성방법을 설명하기 위한 공정별 단면도.

도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정별 단면도.

- 도면의 주요 부분에 대한 부호의 설명 -

11 : 반도체기판 13 : 소자분리막

15 : 게이트산화막 17 : 게이트

19 : 포토레지스트패턴 21 : LDD 스페이서

23 : 실리사이드

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는, LPD(liquid phase deposition) 방법을 이용한 LDD 스페이서를 형성하는 공정에 응용이 가능한 반도체소자의 제조방법에 관한 것이다.

기존 반도체소자의 스페이서 형성방법을 도 1를 참조하여 설명하면 다음과 같다.

도 1a 및 도 1b는 종래기술에 따른 스페이서 형성방법을 설명하기 위한 공정별 단면도이다.

종래기술에 따른 반도체소자의 스페이서 형성방법은, 도 1a에 도시된 바와 같이, 반도체기판(11) 상에 게이트산화막(13)과 게이트(15)를 적층한 후, 전체 구조의 상면에 고온의 퍼니스에서 HLD 박막(17)과 함께 LDD 영역의 확보를 위한 유효 스페이서를 형성하기 위하여 800∼1000℃의 온도에서 800∼1000Å 두께로 질화막(19)을 증착한다.

그 다음, 상기 질화막(19)과 HLD 박막(17)을 이방성 식각하여, 도 1b에 도시된 바와 같이, LDD 스페이서(19a)를 형성한다.

그러나, 종래기술에 따르면, HLD 박막 또는 질화막 증착 공정에서 열적 부하(thermal budget)에 의해 소자의 특성이 악화되며, 또한, 스페이서 형성을 위하여 수행하는 플라즈마를 이용한 식각시에 소자의 활성영역(silicon substrate)이 플라즈마에 노출됨으로써 플라즈마 데미지가 발생할 수 있고, 게다가, 식각에 의한 실리콘 손실(silicon loss)로 인하여 소자의 접합 누설전류 특성이 열화되는 등의 문제점이 있으며, 그리고, 제조공정이 복잡한 난점이 있다.

따라서, 본 발명은 상기와 같은 종래기술의 제반 문제점들을 해결하기 위하여 안출된 것으로서, 식각공정 없이 상온의 침적에 의해 선택적으로 절연막을 성장시키는 원리를 이용하여 LDD 스페이서를 형성함으로써 플라즈마 데미지 및 증착조건의 열적 부하를 최소화시켜 소자특성을 개선시키고 공정을 단순화시킬 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 반도체기판에 활성영역과 소자분리영역을 한정하는 소자분리막을 형성하는 단계; 상기 반도체기판의 활성영역 상에 게이트산화막과 게이트를 적층하는 단계; 상기 적층된 게이트산화막과 게이트를 포함한 반도체기판 상에 스페이서가 형성될 지역을 노출시키는 포토레지스트패턴을 형성하는 단계; 상기 노출된 스페이서가 형성될 지역의 반도체기판 부분 상에 스페이서를 형성하는 단계; 상기 포토레지스트패턴을 제거하는 단계; 및 상기 포토레지스트패턴이 제거되어 노출된 상기 반도체기판 부분 및 게이트 표면에 실리사이드를 형성하는 단계;를 포함한다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 2a를 참조하면, 기존의 소자 형성방법과 동일하게 반도체기판(21) 내에 STI(shallow trench isolation) 공정에 따라 소자와 소자간의 분리를 위한 소자분리막(23)을 형성한다. 상기 소자분리막(23)을 포함한 반도체기판(21) 상에 게이트산화막(25)과 폴리실리콘을 2000∼2500Å 두께로 증착한 후, 플라즈마를 이용하여 식각하므로써 트랜지스터의 게이트(27)를 형성한다.

도 2b를 참조하면, 적층된 게이트산화막(25)과 게이트(27)를 포함한 반도체기판(21)의 전체 구조의 상면에 포토레지스트를 도포한 후, 상기 포토레지스트를 노광 및 현상하여 LDD 스페이서가 형성될 지역만을 노출시키는 포토레지스트패턴(29)을 형성한다. 이때, 상기 포토레지스트패턴(29)은 노광시에 광원을 과도 노출(over expose)시킴으로써 상기 LDD 스페이서가 형성될 지역을 노출시키는 부분이 역 사다리꼴 형태의 프로파일을 갖도록 형성하며, 이를 통해, 후속하는 선택적 LPD(liquid phase deposition) 공정시에 증착이 용이하게 되도록 한다. 예컨대, 상기 포토레지스트패턴(29)은 LDD 스페이서가 형성될 지역을 노출시키는 부분이 80∼60°의 네거티브 경사진 프로파일을 갖도록 형성한다.

도 2c를 참조하면, 선택적 LPD(liquid phase deposition) 공정, 즉, 상온의 과포화된 하이드로플루오실리식 에시드(hydrofluosilicic acid) (H₂SiF₆)에 보릭 에시드(H₃BO₃)를 첨가한 수용액에 상기 LDD 스페이서가 형성될 지역을 노출시키는 포토레지스트패턴(29)이 형성된 반도체기판(21)을 침적하여 실리콘과 산화막위에만 산화막(SiO₂)을 성장시키는 방법을 이용하여 상기 노출된 LDD 스페이서가 형성될 지역에만 선택적으로 산화막을 게이트(27)의 두께보다 높게 2500∼3000Å 정도 성장시켜 LDD 스페이서(31)를 형성한다. 이때, 상기 포토레지스트패턴(29)이 있는 부분, 즉, LDD 스페이서가 형성되지 않는 지역에서는 산화막이 성장되지 않는다. 상기 LDD 스페이서(31)를 게이트(27)의 높이보다 500Å 이상, 바람직하게, 500∼1000Å 더 높은 높이로 성장시키는 이유는 후속의 실리사이드 형성시에 실리사이드 브릿지 발생을 억제하기 위함이다.

위에서 언급한 실리콘 다이옥사이드(silicon dioxide)와 선택적 LPD(selective liquid phase deposition)의 메카니즘에 대해 설명하면 다음과 같다.

H₂SiF₆ + 2H₂O ↔ SiO₂ + HF

따라서, 하이드로플루오실릭시스 에시드(hydrofluosilicic Acid)(H₂SiF₆)수용액에서 SiO₂가 증착되고, SiO₂를 식각하는 HF가 발생되는데, 이 HF를 분해하기 위하여 보릭 에시드(boric acid) (H₃BO₃)를 20∼30% 정도 첨가하여 다음과 같은 반응에 의해 레지스트 선택비 및 증착속도를 높인다.

H₃BO₃ + 4HF ↔ BF₄- + H₃O+ + 2H₂O

도 2d를 참조하면, 바이어스된 O₂ 플라즈마를 이용하여 포토레지스트패턴을 제거함과 동시에 바이어스 파워에 의한 스퍼터링 효과를 크게 하여 스페이서(31) 상단부에 약간의 평면(faceting)을 유발해서 후속의 BLC(borderless contact) 질화막 증착시의 스텝 커버리지를 개선한다. 여기서, 상기 포토레지스트패턴의 제거는 압력을 100∼200mT, 소스파워를 1800∼2000W, 바이어스 파워를 300∼500W, O₂ 가스유량을 200∼300sccm으로 하는 조건으로 진행한다.

도 2e를 참조하면, 안정된 실리사이드를 형성하기 위하여 희석된 HF 용액으로 노출된 반도체기판(21)의 소스/드레인영역 표면에 형성된 자연산화막(native oxide)를 완전히 제거한 후, 상기 노출된 소스/드레인영역과 게이트(27) 표면에 실리사이드(33)을 형성한다. 이때, 상기 실리사이드(33)는 아래와 같이 Ti 실리사이드 또는 Co 실리사이드로 형성할 수 있다.

먼저, Ti 실리사이드를 형성하는 경우, PVD(physical vapor deposition)를 이용하여 Ti를 200∼400Å 정도 증착하고 난후 질소분위기의 RTA(rapid thermal anneal)를 이용하여 2단계 어닐링을 진행한다. 이때, Ti와 Si이 고상 반응을 하여 첫 번째 어닐링 공정에서 비교적 저온, 예를들어, 650∼750℃ 온도에서 준안정상인 C₄₉ TiSi₂를 먼저 형성하고, 증착된 Ti 표면에서는 N₂가 반응하여 TiN이 형성된다.

그다음으로 Ti 실리사이드 표면위에 남아 있는 TiN과 미반응 Ti를 SC-1 용액(NH₄OH : H₂O₂ : H₂O = 1 : 5 : 50)으로 제거한 후, 두 번째 어닐링 공정을 고온, 예를들어, 800∼850℃ 온도에서 진행하여 안정된 상인 C₅₄ TiSi₂ 를 형성한다.

한편, Co 실리사이드를 형성하는 경우, PVD(physical vapor deposition)를 이용하여 Co를 100∼200Å 정도 증착하고 난 후, 계면의 산화막을 제거하고, 표면 산화를 억제하기 위하여 캡핑층으로서 Ti를 100∼200Å 또는 TiN을 150∼250Å 정도 증착한다.

그다음, RTA(rapid thermal anneal)를 이용한 2단계 어닐링을 진행한다. 첫 번째 어닐링 공정은 비교적 저온, 예를들어, 550∼650℃ 온도에서 진행하여 상(phase)이 Ti(O) 또는 Ti(O)/CoTiSix/CoSix/Si 이 되도록 하며, 이어서, SC-1 용액(NH₄OH : H₂O₂ : H₂O = 1 : 5 : 50)으로 Ti(O)/CoTiSix 를 제거하고, 그리고나서, 두 번째 어닐링 공정을 고온, 예를들어, 650∼750℃ 온도에서 진행하여 안정된 상인 CoSi₂ 를 형성한다.

상기에서 설명한 바 와같이, 본 발명은 고온의 확산 퍼니스에서 LDD 스페이서 형성을 위한 산화막 또는 질화막의 증착이 필요가 없으므로 열적부하(thermal budget)에 의한 소자의 특성 악화를 개선할 수 있다.

또한, LDD 스페이서만을 선택적으로 성장시킴으로써 기존 공정인 플라즈마를 이용한 식각공정을 진행할 필요가 없으므로 플라즈마 데미지에 대한 우려가 없고, 과도식각에 의한 기판의 손상이 없으므로 접합 누설전류(junction leakage) 특성을 개선할 수 있다.

그리고, 위에서와 같이 식각공정이 생략되므로써 식각에 의한 실리콘표면에 실리콘 카바이드(carbide)가 형성되지 않으므로 폴리게이트의 저항특성을 개선할 수있다.

더욱이, 식각공정을 실시하지 않으므로 추가적인 세정공정을 생략할 수 있으므로 공정의 단순화가 가능하다.

한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (15)

1. 반도체기판에 활성영역과 소자분리영역을 한정하는 소자분리막을 형성하는 단계;

   상기 반도체기판의 활성영역 상에 게이트산화막과 게이트를 적층하는 단계;

   상기 적층된 게이트산화막과 게이트를 포함한 반도체기판 상에 스페이서가 형성될 지역을 노출시키는 포토레지스트패턴을 형성하는 단계;

   상기 노출된 스페이서가 형성될 지역의 반도체기판 부분 상에 스페이서를 형성하는 단계;

   상기 포토레지스트패턴을 제거하는 단계; 및

   상기 포토레지스트패턴이 제거되어 노출된 상기 반도체기판 부분 및 게이트 표면에 실리사이드를 형성하는 단계;

   를 포함하며,

   상기 포토레지스트패턴을 형성하는 단계는,

   상기 적층된 게이트산화막과 게이트를 포함한 반도체기판의 전체 상면에 포토레지스트를 도포하는 단계; 및 상기 포토레지스트를 노광 및 현상해서 상기 스페이서가 형성될 지역에 있는 포토레지스트 부분을 제거하되, 상기 노광시에 광원을 과도 노출시켜서 상기 제거된 포토레지스트 부분이 역사다리꼴 형태의 프로파일을 갖도록 하는 단계;

   를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
2. 삭제
3. 제1항에 있어서, 상기 포토레지스트패턴은 80∼60°의 네거티브 경사진 프로파일을 갖도록 하는 것을 특징으로 하는 반도체소자의 제조방법.
4. 제1항에 있어서, 상기 스페이서는 선택적 LPD(liquid phase deposition) 공정으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
5. 제4항에 있어서, 상기 선택적 LPD 공정은, 상온의 과포화된 하이드로플루오 실리식 에시드(hydrofluosilicic acid) (H₂SiF₆)에 보릭 에시드(H₃BO₃)를 첨가한 수용 액에 상기 스페이서가 형성될 지역을 노출시키는 포토레지스트패턴이 형성된 반도체기판을 침적하여 실리콘과 산화막 위에서만 산화막(SiO₂)을 성장시키는 것을 특징으로 하는 반도체소자의 제조방법.
6. 삭제
7. 제4항에 있어서, 상기 스페이서는 게이트의 두께보다 500∼1000Å 더 높은 높이로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
8. 삭제
9. 삭제
10. 삭제
11. 제1항에 있어서, 상기 실리사이드는 Ti 실리사이드 또는 Co 실리사이드로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
12. 삭제
13. 삭제
14. 삭제
15. 삭제

Images